JP5103832B2 - Ac−dcコンバータ - Google Patents
Ac−dcコンバータ Download PDFInfo
- Publication number
- JP5103832B2 JP5103832B2 JP2006233891A JP2006233891A JP5103832B2 JP 5103832 B2 JP5103832 B2 JP 5103832B2 JP 2006233891 A JP2006233891 A JP 2006233891A JP 2006233891 A JP2006233891 A JP 2006233891A JP 5103832 B2 JP5103832 B2 JP 5103832B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- input
- output
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
例えば、図17に、図16の回路の電圧V(AC)と入力電流I(AC)とコンデンサC1の電圧V(C1)との時間変化を示す。図17のI(AC)に示すように、T1701、T1702、T1703、1704、の区間のみに、入力電流I(AC)が流れる。
このため図17のI(AC)に示すように入力電流が大きく歪み、力率が悪くなる。
また、請求項1から請求項3の発明は、他方のスイッチング素子のオン期間は、一方のスイッチング素子のオン期間と他方のスイッチング素子のオン期間の比率が、所定の比率で一定であるだけではなく、請求項5のように入力電圧に応じて比率を調整しても良い。或いは、請求項6のように前記コンデンサの両端電圧に応じて調整しても良い。請求項5から請求項6の発明は前記コンデンサの電圧が一定になるので、制御範囲が広くすることが可能になり、また、安定した出力の制御が可能となる。
また、請求項4の発明によれば、漏れインダクタンスを利用するので別にリアクトルを設ける必要がないという効果を奏する。
以下、図面を参照して、本発明の実施の形態について説明する。図1は、この発明の第1の実施形態によるAC−DCコンバータの構成を示す概略図である。同図において図18の各部に対応する部分には同一の符号を付け、その説明を省略する。
交流入力電圧ACが全波整流器DB(ダイオードブリッジ)に入力され、全波整流器DBの出力には、トランスT1の1次巻線N1とスイッチング素子Q1が直列に接続される。トランスT1の1次巻線N1には、スイッチング素子Q2とコンデンサC1が直列に接続される。トランスT1の2次巻線N2はダイオードD2及びD3が直列に逆向きで接続される。ダイオードD2とダイオードD3の接続点は、リアクトルL2を介してコンデンサC2の一方の端子に接続される。コンデンサC2の他方の端子は、トランスT1の2次巻線N2に接続される。
なお、コンデンサC1は平滑用のコンデンサである。また、リアクトルL2はチョークコイルである。
交流入力電圧ACが全波整流器DB(ダイオードブリッジ)の入力端に接続され、全波整流器DBの正極性出力端が、コンデンサC3の一端と、トランスT1の1次巻線N1の一端と、コンデンサC1の一端と、に接続される。一方、全波整流器DBの負極性出力端が、コンデンサC3の他端と、スイッチング素子Q1の入力端に接続される。
一方トランスT1の2次巻線N2の他端は、ダイオードD3のアノード端子と、コンデンサC2の他端と、出力端子の他端に接続される。
また、ダイオードD3のカソード端子は、ダイオードD2のカソード端子とリアクトルL2の一端との接続点に接続される。
また、トランスT1の2次巻線N2の他端およびダイオードD3のアノード端子およびコンデンサC2の他端と接続される出力端子の他端は、制御回路1のVo入力端子1に接続される。
制御回路1のQ1ゲート出力端子はスイッチング素子Q1のゲート端子に接続され、制御回路1のQ2ゲート出力端子はスイッチング素子Q2のゲート端子に接続される。
また、つまり、制御回路1のVo入力端子1と2には、Voの2つの出力端子、または、コンデンサC2の2つの端子が、それぞれ接続されている。
なお、図1のコンデンサC1は、図16または図18に示すコンデンサC1と同様なものであり、平滑用のコンデンサである。
なお、出力端子の一方と他方の端子の電位差が出力電圧Voである。
また、制御回路1は、スイッチング素子Q1のオン期間ton1をスイッチング素子Q2のオン期間ton2の変化に応じて変化させ、比率が同じになるようにスイッチング素子Q1のオン期間ton1を決定し、駆動信号をスイッチング素子Q1へ送る。
制御回路1は、このような制御を実現するため、スイッチング素子Q1とQ2が同時にオフする期間toffを設ける。
なお、スイッチング素子Q1とQ2は同時にオンすることは無く、スイッチング素子Q1のオン期間ton1と、スイッチング素子Q2のオン期間ton2と、同時にオフしている期間toffとで、スイッチング動作の1周期Tを形成する。
PC1は、出力電圧Voからの帰還信号を1次側に伝達する手段として一般的に用いられているフォトカプラである。制御回路1では、PC1を介して、Vo入力端子1及び2による出力電圧Voからの帰還信号が入力される。
CVは帰還信号を生成するもので、内部の基準電圧Vrefと(一般的には抵抗分圧された)出力電圧Voとを比較し、その誤差に応じて1次側へ伝達する帰還信号の大きさが変わる。
また、制御回路1の出力端子は、Q1ゲート出力端子とQ2ゲート出力端子とであり、図1において、それぞれ、スイッチング素子Q1とQ2のゲート端子に接続される端子である。
また、抵抗R2とR3の接続点はコンパレータcomp1の+入力端子に接続され、定電流源Irefと抵抗R2の接続点はコンパレータcomp2の+入力端子に接続されている。コンパレータcomp1とcomp2の−入力端子は発振器OSC接続されている。OSCは内部で設定された一定の周期で鋸波を発生させる発振器である。
AND回路2には、コンパレータcomp2の出力と、NOT回路を介し反転されたコンパレータcomp1の出力とが入力されていて、AND回路2の出力端子はハイサイドドライバーHDを介してQ2ゲート出力端子に接続されている。
周期の初めには(図3のT31の期間)、OSCの電圧は0Vであるのでコンパレータcomp1、コンパレータcomp2ともに+入力端子の電圧が高くなりハイが出力されている。
そのためAND回路1の入力端子は両方ハイとなり、AND回路1の出力であるQ1ゲート出力端子にハイが出力される。一方AND回路2にはコンパレータcomp1の出力がNOT回路で反転されて入力されるため、AND回路2の出力であるQ2ゲート出力端子はローとなっている。
一方、NOT回路の出力は反転してハイとなるため、AND回路2の出力はハイとなり、ハイサイドドライバーHDを介してQ2ゲート出力端子はハイとなる。
その後一定の周期に達すると、OSCの電圧は0Vになり、制御回路1は先と同じ動作を操り返す。
また、上記のT31の期間がton1であり、T32の期間ton2であり、T33の期間がtoffである。
一方、負荷が軽くなり2次側からの期間信号が多くなると、PC1に流れる電流が増え、抵抗R2とR3に流れる電流が減るため、コンパレータcomp1とcomp2との+入力端子の電圧が同じ割合で低くなる。
このような制御をすることでゲート出力端子Q2のオン期間とゲート出力端子Q1のオン期間との比率は同じままに、1周期に対する比率を可変することができる。
そのため、制御回路1は、ton1とton2との比率を同じにしたまま、負荷に応じてton1とton2との合計の時間を可変とすることができる。また、OSCの1周期の時間は固定であるので、1周期からton1とton2との時間を引いた時間に等しいtoffも可変となる。
次に、第1の実施形態によるAC−DCコンバータの動作を、図4から図7を用いて説明する。
図4は、第1の実施形態によるAC−DCコンバータの波形を示す波形図である。図5は正弦波で変化する交流入力電圧がピーク値付近における、第1の実施形態によるAC−DCコンバータの動作を示す波形である。図6は正弦波で変化する交流入力電圧がゼロボルト付近の、第1の実施形態によるAC−DCコンバータの動作を示す波形である。また図7は、第1の実施形態によるAC−DCコンバータの軽負荷のときの動作を示す波形である。
図5の説明に戻り、期間Iは、スイッチング素子Q1及びQ2がオフの状態の期間(toff)である。この期間においては、リアクトルL2に蓄積されていたエネルギによって、コンデンサC2(及び負荷)、トランスT1の2次巻線N2、ダイオードD2の経路で電流が流れ、エネルギを放出する。
一方、リアクトルL2からコンデンサC2(負荷)、トランスT1の2次巻線N2、ダイオードD2の経路で流れていた電流は滅少し、リアクトルL2の蓄積エネルギはコンデンサC2(負荷)、ダイオードD3の経路になる。
次に再び期間Iに戻り、スイッチング素子Q1及びQ2がオフになる。
以降、期間I、II、IIIが繰り返される。
Vc1=Vin×(ton1/ton2)
Vc1=Vinp(ton1/ton2)
一方、トランスT1の2次巻線N2に発生した電圧は、ダイオードD2、D3、リアクトルL2、コンデンサC2で構成されたチョークインプット型の整流平滑回路で直流に変換するので、出力電圧Voは、スイッチング素子Q2がオンの期間に2次巻線に発生する電圧の平均値となる。
Vo=Vc1×(N2/N1)×(ton2/T)
ここで、N2は2次巻線N2の巻数、N1は1次巻線N1の巻数、Tはスイッチング素子Q1およびQ2がスイッチング動作をする周期である。なお、周期Tは、ton1とton2とtoffを加算した時間と一致する。
本発明では、スイッチング素子Q2のオン期間ton2を、出力電圧Voに基づいて調整することが可能であるため、出力電圧Voを一定に制御することが出来る。
図6の説明に戻り、図6のおいては図5に比較して、交流入力電圧からトランスT1の1次巻線に印加される電圧が低いので、スイッチング素子Q1に流れる電流は少ない。このため、スイッチング素子Q2がオンしたときのコンデンサC1の充電電流も少なくなり、直ちにコンデンサC1から放電電流が流れる。
この放電電流でトランスT1は励磁されるので、スイッチング素子Q2がオフしたときに、スイッチング素子Q1のボディダイオードを介して励磁エネルギが入力に回生される。このとき、トランスT1の2次巻線N2に逆方向の電圧が発生するので、リアクトルL2に蓄積されたエネルギはダイオードD3を介して放出される。
つまり、交流入力電圧のゼロボルト付近においてもスイッチング素子Q2のオン期間ton2に2次巻線N2に発生する電圧は、交流入力電圧のピーク付近と同じ電圧が発生するので、スイッチング素子Q2のオン期間ton2が変化することなく出力を安定化することができる。
スイッチング素子Q1のオン期間ton1はスイッチング素子Q2のオン期間ton2と同じ比率に制御され、スイッチング素子Q2のオン期間ton2はコンデンサC1の電圧変動に対して出力電圧を一定にするように制御される。
つまり、交流入力電圧が正弦波で変化しても、コンデンサC1の電圧は変化しないのでスイッチング素子Q1のオン期間ton1は一定となり、入力電流は、交流入力電圧の正弦波で変化する電圧に応じて変化する。
例えば、第1の実施形態の波形である図4において電流Iinが流れている期間(T401からT404)は、従来のものの波形である図17において電流I(AC)が流れている期間(T1701からT1704)より長い。
このときも、スイッチング素子Q1のオン期間はスイッチング素子Q1のオン期間に合わせて、同じ比率になるように制御されるので、コンデンサC1の電圧はほぼ同じ電圧に保たれる。
次に、図8に本発明の第2の実施形態を示す。同図において図1の各部に対応する部分には同一の符号を付け、その説明を省略する。
第2の実施形態では、第1の実施形態の制御回路1に、更に入力電圧監視機能を持たせた制御回路2を用いる。制御回路2は、交流入力電圧の瞬時値を監視し、その瞬時値に基づいて、スイッチング素子Q1のオン期間を制御する。
図8の説明にもどり、制御回路2には、制御回路1に設けられている端子に加えて、更に電圧入力端子を設ける。この電圧入力端子は、全波整流器DBの正極性出力端に接続される。
第1の実施形態の制御回路1では、コンパレータcomp1の+入力端子は、抵抗R2と抵抗R3の接続点に接続され、コンパレータcomp2の+入力端子は、定電流源Irefと抵抗R2との接続点に接続されていた。
これに対して、第2の実施形態の制御回路2では、コンパレータcomp1の+入力端子は、定電流源Irefと抵抗R2との接続点に接続され、コンパレータcomp2の+入力端子は加算器ADDの出力が接続されている。
また、コンデンサC3の一端に抵抗R4とR5とが直列に接続される。乗算器MULTの入力端子には、抵抗R4とR5との接続点と、定電流源Irefと抵抗R2との接続点とが接続される。つまり、乗算器MULTには、コンデンサC3の電圧(入力電圧)を抵抗R4とR5とにより分圧した電圧と、抵抗R2の電圧とが入力される。
また、Vc3=350Vのときは、乗算器MULTには2.5Vが入力され、乗算器MULTの出力はVr2×2.5となり、加算器ADDによりコンパレータcmop1の+入力端子には3.5×Vr2が入力されるので、Q1とQ2のオンDutyは1:2.5となるのでC1の電圧は350×1/2.5=140Vとなる。
つまり、入力電圧であるVc3の入力変動があってもコンデンサC1の電圧を一定に保つことができる。
なお、第2の実施形態で制御回路2は交流入力電圧ではなく、コンデンサC1の電圧を監視しても、同様の効果がある。
コンデンサC1の電圧を監視する方法としては、直接コンデンサC1の両端電圧を検出するほかに、第2の1次巻線等を設け、スイッチング素子Q2のオン期間に第2の1次巻線に発生する電圧、つまりコンデンサC1の電圧に比例した電圧を制御回路2に入力して、コンデンサC1の電圧が一定になるようにスイッチング素子Q1とスイッチング素子Q2のオン期間の比率を調整する方法がある。
次に図11を用いて、本発明の第3の実施形態を説明する。同図において図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
第3の実施形態は、第2の実施形態に対し、トランスT1の第1の2次巻線N2とダイオードD2との接続点に一端を接続し、他端にダイオードD3を接続した第2の2次巻線N3を追加する。第1の2次巻線N2と第2の2次巻線N3とは、同じ巻数で極性が逆になるように直列に接続される。なお、リアクトルL2は設けられていない。
なお、第1の2次巻線N2と第2の2次巻線N3とで極性が逆とは、巻き方が逆ということである。
第3の実施形態の2次側回路においては、トランスT1の第1の2次巻線N2の一端とダイオードD2のアノード端子とが接続される。トランスT1の第1の2次巻線N2の一端とダイオードD2のアノード端子との接続点に、トランスT1の第2の2次巻線N3の一端が接続される。トランスT1の第2の2次巻線N3の他端に、ダイオードD3のアノード端子が接続される。
トランスT1の第1の2次巻線N2の他端がコンデンサC2の他端に接続される。トランスT1の第1の2次巻線N2と第2の2次巻線N3は互いに疎結合に巻かれるので、トランスT1の第1の2次巻線N2の他端とコンデンサC2の他端との間に、等価的に漏れインダクタンスLr2が接続されることになる。
なお、漏れインダクタンスLr2は、説明のために明示的に図示してあるものである。
このように巻かれたトランスT1は、1次巻線N1と第1の2次巻線N2が疎結合になり、漏れインダクタンスLr2ができる。この漏れインダクタンスLr2は第2の実施形態のリアクトルL2と同じ作用をする。
スイッチング素子Q1がオフでスイッチング素子Q2がオンのときは、ダイオードD2はオンで、ダイオードD3はオフになるように各2次巻線に電圧が発生し、第1の2次巻線からダイオードD2、コンデンサC2、漏れインダクタンスLr2の経路で電流が流れ、漏れインダクタンスLr2は第2の実施形態のリアクトルL2と同じ働きになる。
また、第1の2次巻線N2と第2の2次巻線N3の間は、互いに逆極性で同じ電圧が発生するので、互いに打ち消しあい、何も作用しない。
そこで、漏れインダクタンスLr2に蓄積されたエネルギが、第1の2次巻線N2、第2の2次巻線N3、ダイオードD3、コンデンサC2の経路で放出されて電流が流れる。
漏れインダクタンスLr2は、第2の実施形態のL2と同じ作用をするので、図11に示す第3の実施形態においても、第2の実施形態と同じ効果がある。
次に、図13を用いて本発明の第4の実施形態を説明する。同図において図8の各部に対応する部分には同一の符号を付け、その説明を省略する。
図13の第4の実施形態において、図8の第2の実施形態と異なる点は、第2の2次巻線N3を第1の2次巻線N2と互いに同極になるように直列に接続し、接続点とは異なる両端子にダイオードD2、D3を接続して、両波整流回路を構成し、また、トランスT1の1次巻線に直列にリアクトルLr1を設けた点である。なお、1次巻線N1と第1の2次巻線N2及び第2の2次巻線N3とを疎結合とし、生じた漏れインダクタンスをリアクトルLr1としても良い。図13では漏れインダクタンスをLr1とする。
なお、第2の2次巻線N3を第1の2次巻線N2と互いに同極になるように直列に接続するとは、第2の2次巻線N3と第1の2次巻線N2との巻き方が同じということである。
第4の実施形態の1次側回路においては、コンデンサC1の一端とトランスT1の第1の1次巻線N1の一端とが、漏れインダクタンスLr1を介して接続される。
トランスT1の第1の2次巻線N2の他端には、ダイオードD2のアノード端子が接続される。トランスT1の第2の2次巻線N3の他端には、ダイオードD3のアノード端子が接続される。
ダイオードD3のカソード端子とダイオードD2のカソード端子とが、コンデンサC2の一端に接続される。
トランスT1の第1の2次巻線N2とトランスT1の第2の2次巻線N3との接続点が、コンデンサC2の他端に接続される。
このとき、第1の2次巻線N2には、ダイオードD2をオンする方向に電圧が発生し出力される。1次巻線には第1の2次巻線N2に発生した電圧の巻数比倍の電圧が1次巻線に発生し、交流入力電圧を整流した電圧と1次巻線N1の電圧との差の電圧が漏れインダクタンスLr1に印加され、漏れインダクタンスLr1で制限された電流が2次側に伝達するので、第1の2次巻線N2から、ダイオードD2、コンデンサC2(負荷)へ流れる。
1次巻線N1及び漏れインダクタンスLr1に蓄積された励磁エネルギ放出が完了すると、コンデンサC1の電圧によって、スイッチング素子Q2、1次巻線N1、漏れインダクタンスLr1の経路で、コンデンサC1の電圧を漏れインダクタンスLr1で制限した電流が流れ、トランスT1を励磁する。このとき、第2の2次巻線N3にはダイオードD3をオンにする方向に電圧が発生する。
1次巻線N1には第2の2次巻線N3に発生した電圧の巻数比倍の電圧が1次巻線N1に発生し、コンデンサC1の電圧と1次巻線N1の電圧の差の電圧が漏れインダクタンスLr1に印加され、漏れインダクタンスLr1で制限した電流が2次側に伝達するので、ダイオードD3、コンデンサC2(負荷)の経路で電流が流れる。
図14に示すように、交流入力電圧がピーク値付近では、入力電圧が大きいので、Q1がオンしたときに、ダイオードD2から出力される電流が負荷に供給する量が大きくなる。このときの励磁電流も大きいのでコンデンサC1も十分に充電される。
図15に示すように、交流入力電圧がゼロボルト付近では、入力電圧が小さいので、Q1がオンした時にダイオードD2から負荷に供給される電流は少なく、Q2がオンしたときに、C1の電圧によってD3から負荷に供給される電流が多くなる。
また、1次巻線のインダクタンスを大きくしてトランスT1の励磁電流を減らし効率を向上することができる。
2次側は両波整流になるため、サージ電圧が例えばダイオードD2に印加されても、もう一方の第2の2次巻線N3、コンデンサC2で出力電圧にクランプされるので、D2に印加されるサージ電圧は低く抑えられので、耐圧を低くすることができる。
なお、説明のため、図2の制御回路1を第1の制御回路1、図19の制御回路1を第2の制御回路1として説明する。なお、第2の制御回路1が適応される構成は、図1の第1の実施形態の構成と同一である。
また、図3の第1の制御回路1では基準電源Vre2は一定の電圧であったが、図19の第2の制御回路1では、フォトカプラPC1に流れる電流により基準電源Vref2が可変される。またコンパレータcomp1、コンパレータcomp2の+入力端子に入力される電圧は常に一定なので、Q1ゲート出力及びQ2ゲート出力の出力がオンである期間は常に一定となる。
一方、軽負荷時には二時側からの帰還信号が大きくなり、フォトカプラPC1に流れる電流が増加し、Vref2の電圧が高く設定される。そのため周期Tが長くなり、1周期Tに対するQ2のオン期間ton2のデューティが小さくなり、二次側へ伝達する電力量を減らすことができる。
第2の制御回路1は、第1の制御回路1を変形した回路構成となっているが、図9の制御回路2のように、交流入力電圧の瞬時値に応じてスイッチング素子Q1のオン期間ton1とスイッチング素子Q2のオン期間ton2の比率を変える制御方式に適用しても同様の効果が得られる。
なお、上記に説明した本発明は、スイッチング電源に適応可能である。
DB 全波整流器
C1、C2、C3 コンデンサ
Q1、Q2 スイッチング素子
T1 トランス
L2 リアクトル
D2、D3 ダイオード
Claims (7)
- 交流電圧が入力され、入力された交流電圧の周波数に応じた脈流電圧を出力する整流回路と、
前記整流回路の出力に並列に接続されたトランスの1次巻線及び第1のスイッチング素子からなる第1の直列回路と、
前記トランスの1次巻線に並列接続された入力用平滑コンデンサ及び第2のスイッチング素子からなる第2の直列回路と、
前記トランスの2次巻線に第1のダイオードと第2のダイオードとが逆向きで直列に接続され、前記第1のダイオードと前記第2のダイオードとの接続点からチョークコイルを介して出力用平滑コンデンサに接続され、出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第1のスイッチング素子及び第2のスイッチング素子に駆動信号を与える制御回路と、
を有するAC−DCコンバータであって、
前記入力用平滑コンデンサは、前記整流回路に入力される交流電圧の1周期における当該入力用平滑コンデンサの電圧の低下が少なくなるように静電容量が選定され、
前記制御回路が、前記第1及び第2のスイッチング素子を同時に駆動させることはなく、前記第1及び第2のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第1又は第2のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動し、
力率を改善することを特徴とするAC−DCコンバータ。 - 交流電圧が入力され、入力された交流電圧の周波数に応じた脈流電圧を出力する整流回路と、
前記整流回路の出力に並列に接続されたトランスの1次巻線及び第1のスイッチング素子からなる第1の直列回路と、
前記トランスの1次巻線に並列接続された入力用平滑コンデンサ及び第2のスイッチング素子からなる第2の直列回路と、
前記トランスの第1の2次巻線と第2の2次巻線とが直列に接続され、前記第1の2次巻線が前記1次巻線と同極性に巻かれており、前記第2の2次巻線が前記1次巻線と逆極性に巻かれており、前記第1の2次巻線に第1のダイオード及び出力用平滑コンデンサからなる第3の直列回路が接続され、前記第2の2次巻線は第2のダイオードを介して前記第1のダイオードと前記出力用平滑コンデンサとの接続点に接続され、出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第1のスイッチング素子及び第2のスイッチング素子に駆動信号を与える制御回路と、
を有するAC−DCコンバータであって、
前記入力用平滑コンデンサは、前記整流回路に入力される交流電圧の1周期における当該入力用平滑コンデンサの電圧の低下が少なくなるように静電容量が選定され、
前記トランスの第1の2次巻線と前記1次巻線及び第2の2次巻線とはそれぞれ疎結合であり、
前記制御回路が、前記第1及び第2のスイッチング素子を同時に駆動させることはなく、前記第1及び第2のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第1又は第2のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動し、
力率を改善することを特徴とするAC−DCコンバータ。 - 交流電圧が入力され、入力された交流電圧の周波数に応じた脈流電圧を出力する整流回路と、
前記整流回路の出力に並列に接続されたリアクトル、トランスの1次巻線及び第1のスイッチング素子からなる第1の直列回路と、
前記リアクトル及び前記トランスの1次巻線に並列接続された入力用平滑コンデンサ及び第2のスイッチング素子からなる第2の直列回路と、
前記1次巻線と同極性に巻かれた前記トランスの第1の2次巻線と第2の2次巻線とが直列に接続され、前記第1の2次巻線に第1のダイオード及び出力用平滑コンデンサからなる第3の直列回路が接続され、前記第2の2次巻線が前記第1のダイオードと前記出力用平滑コンデンサとの接続点に第2のダイオードを介して接続され、前記第3の直列回路から出力電圧を取り出す整流平滑回路と、
前記出力電圧の信号に基づいて前記第1のスイッチング素子及び第2のスイッチング素子に駆動信号を与える制御回路と、
を有するAC−DCコンバータであって、
前記入力用平滑コンデンサは、前記整流回路に入力される交流電圧の1周期における当該入力用平滑コンデンサの電圧の低下が少なくなるように静電容量が選定され、
前記制御回路が、前記第1及び第2のスイッチング素子を同時に駆動させることはなく、前記第1及び第2のスイッチング素子を駆動させる周期に対して、前記出力電圧が一定になるように前記第1又は第2のスイッチング素子の何れか一方のスイッチング素子を駆動し、前記一方のスイッチング素子の駆動時間に対して所定の比率で他方のスイッチング素子を駆動し、
力率を改善することを特徴とするAC−DCコンバータ。 - 前記トランスの1次巻線と第1及び第2の2次巻線とは互いに疎結合であり、前記リアクトルは前記1次巻線と第1及び第2の2次巻線の漏洩インダクタンスであることを特徴とする請求項3に記載のAC−DCコンバータ。
- 前記制御回路が、
前記入力電圧を監視し、
前記出力電圧が一定になるように前記第1又は第2のスイッチング素子の何れか一方のスイッチング素子を駆動し、
前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、
ことを特徴とする請求項1から請求項4に記載のAC−DCコンバータ。 - 前記制御回路が、
前記第二の直列回路の入力用平滑コンデンサの電圧を監視し、
前記出力電圧が一定になるように前記第1又は第2のスイッチング素子の何れか一方のスイッチング素子を駆動し、
前記一方のスイッチング素子の駆動時間と前記他方のスイッチング素子の駆動時間との比率が、前記監視した入力電圧に応じて調整されるように、前記他方のスイッチング素子を駆動する、
ことを特徴とする請求項1から請求項4に記載のAC−DCコンバータ。 - 前記制御回路が、
前記第1及び第2のスイッチング素子を同時に駆動させることはなく、
前記第1のスイッチング素子と第2のスイッチング素子の駆動時間が所定の比率になるように前記第1のスイッチング素子及び第2のスイッチング素子を駆動し、
前記第1及び第2のスイッチング素子を駆動する周期に対して、前記出力電圧が一定になるように、前記第1及び第2のスイッチング素子を共に駆動しない期間を調整する、
ことを特徴とする請求項1から請求項4に記載のAC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233891A JP5103832B2 (ja) | 2006-08-30 | 2006-08-30 | Ac−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233891A JP5103832B2 (ja) | 2006-08-30 | 2006-08-30 | Ac−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008061349A JP2008061349A (ja) | 2008-03-13 |
JP5103832B2 true JP5103832B2 (ja) | 2012-12-19 |
Family
ID=39243486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006233891A Expired - Fee Related JP5103832B2 (ja) | 2006-08-30 | 2006-08-30 | Ac−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5103832B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8450990B2 (en) | 2010-08-16 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dynamic control loop for switching regulators |
CN104764916B (zh) * | 2015-03-16 | 2018-04-10 | 中国计量学院 | 基于双电容和带间隙铁芯式罗氏线圈的电子式电压互感器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000324829A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 共振型コンバータ回路 |
JP3796647B2 (ja) * | 2000-02-03 | 2006-07-12 | 横河電機株式会社 | Dc/dcコンバータ |
JP2001339948A (ja) * | 2000-05-30 | 2001-12-07 | Sony Corp | スイッチング電源回路 |
JP3711555B2 (ja) * | 2001-04-19 | 2005-11-02 | 横河電機株式会社 | Dc/dcコンバータ |
US7251146B2 (en) * | 2003-07-24 | 2007-07-31 | Sanken Electric Co., Ltd. | Direct-current converter having active clamp circuit |
JP2005151709A (ja) * | 2003-11-17 | 2005-06-09 | Sanken Electric Co Ltd | 直流変換装置 |
JP3693061B1 (ja) * | 2004-03-26 | 2005-09-07 | サンケン電気株式会社 | スイッチング電源装置 |
JP2006191741A (ja) * | 2005-01-06 | 2006-07-20 | Sanken Electric Co Ltd | 直流変換装置 |
-
2006
- 2006-08-30 JP JP2006233891A patent/JP5103832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008061349A (ja) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071155B2 (en) | Switching power supply apparatus including a plurality of outputs | |
JP5088386B2 (ja) | スイッチング電源装置 | |
JP4849070B2 (ja) | 多出力スイッチング電源装置 | |
JP4222421B2 (ja) | 多出力スイッチング電源装置 | |
JP4232845B1 (ja) | 直流変換装置 | |
JP5477699B2 (ja) | スイッチング電源装置 | |
JP2009027886A (ja) | Ac−dcコンバータ | |
JP4258560B2 (ja) | 多出力スイッチング電源装置 | |
JP2015144554A (ja) | 電力変換装置 | |
JP2010142071A (ja) | 電源装置および画像形成装置 | |
JP2012065414A (ja) | 力率改善電流共振コンバータ | |
US10924004B2 (en) | AC-DC converter circuit arrangement and method for operating a respective AC-DC converter circuit arrangement | |
JP4852910B2 (ja) | 多出力スイッチング電源装置 | |
JP2006129548A (ja) | 電力変換装置 | |
JP2012005249A (ja) | スイッチング電源回路 | |
JP5790010B2 (ja) | スイッチング電源装置 | |
JP2020182367A (ja) | Dc−dcコンバータ | |
JP2013236428A (ja) | 直流変換装置 | |
JP2008131793A (ja) | 直流変換装置 | |
JP5103832B2 (ja) | Ac−dcコンバータ | |
JP2005198375A (ja) | 同期整流回路および電力変換器 | |
JP2015050890A (ja) | スイッチング電源装置 | |
JP4984757B2 (ja) | Ac−dcコンバータ | |
JP2007288855A (ja) | スイッチング電源装置 | |
JP6053840B2 (ja) | 電源装置および画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |