JP4088756B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4088756B2 JP4088756B2 JP2002066904A JP2002066904A JP4088756B2 JP 4088756 B2 JP4088756 B2 JP 4088756B2 JP 2002066904 A JP2002066904 A JP 2002066904A JP 2002066904 A JP2002066904 A JP 2002066904A JP 4088756 B2 JP4088756 B2 JP 4088756B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- turned
- mos
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/285—Single converters with a plurality of output stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】
本発明は、トランスの二次側にある整流スイッチ素子や転流スイッチ素子を、スイッチング素子に同期させてオン・オフさせる同期整流方式のスイッチング電源装置に関する。
【０００２】
【発明が解決しようとする課題】
主スイッチング素子の高周波スイッチングにより、トランスの一次巻線に直流入力電圧を断続的に印加し、トランスの二次巻線に発生する交流電圧を整流素子により整流して直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、トランスの二次側にある整流素子および転流素子としてＭＯＳ型ＦＥＴを用い、このＭＯＳ型ＦＥＴを前記主スイッチング素子のスイッチングに同期してオン・オフさせる回路構成は、これらの素子の電力損失を低減させるための有効な手段として従来から知られている。しかし、こうした同期整流方式のＤＣ／ＤＣコンバータを共通する負荷に複数台（例えば２台）接続して並列運転を行なった場合には、次のような問題がある。
【０００３】
すなわち、各ＤＣ／ＤＣコンバータにおける負荷バランスが均衡した状態から、負荷変動などの何らかの原因で他方のＤＣ／ＤＣコンバータの出力電圧が上昇した場合、一方のＤＣ／ＤＣコンバータはその内部の制御回路が出力電圧の上昇を検出して、出力電圧を下げる方向、つまり主スイッチング素子のパルス導通幅を狭める方向に制御する。やがてこの制御が限界に達すると、主スイッチング素子はその動作を停止した状態になり、動作中の他方のＤＣ／ＤＣコンバータから動作停止状態にある一方のＤＣ／ＤＣコンバータの出力回路に出力電圧が印加されると、前記整流用のＭＯＳ型ＦＥＴのゲートが順バイアスされ、ＭＯＳ型ＦＥＴがオンしてしまう。こうなると、他方のＤＣ／ＤＣコンバータからＭＯＳ型ＦＥＴを介してトランスの二次巻線に電流が流れ込むので、トランスのコアが飽和して二次巻線が略短絡状態に陥り、さらに大きな電流がＭＯＳ型ＦＥＴに流れて、ＭＯＳ型ＦＥＴが破損する場合がある。また、一方のＤＣ／ＤＣコンバータは他方のＤＣ／ＤＣコンバータからの電流を吸い込み続け、整流用および転流用のＭＯＳ型ＦＥＴが自励発振を開始して、これらの素子が発熱から場合によっては故障に至る問題を有していた。
【０００４】
これを具体的な例として示したのが、図９の回路図である。同図において、１Ａ，１Ｂ…は共通の負荷２に並列接続されるＤＣ／ＤＣコンバータ、３は各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…に直流入力電圧Ｖｉを供給する直流電源であり、各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…は同一構成を有している。各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…において、５は一次側と二次側とを絶縁する電圧変換用のトランス、８はトランス５の一次巻線６に直列接続される例えばＭＯＳ型ＦＥＴなどの主スイッチング素子であり、主スイッチング素子８をオン・オフすることにより、トランス１の一次巻線６の直流入力電圧Ｖｉを断続的に印加し、トランス１の二次巻線７より交流電圧を取り出すようになっている。
【０００５】
前記一次巻線６の両端間には、ＭＯＳ型ＦＥＴからなる補助スイッチング素子９とコンデンサ10とを直列接続して構成されるアクティブクランプ回路71が接続される。前記主スイッチング素子８と補助スイッチング素子９は、共にオフ期間となるデッドタイムを有しながら交互にオン・オフされる。これにより、トランス５の励磁インダクタンスと、各スイッチング素子８，９の寄生キャパシタンス（図１０参照）が共振し、スイッチング素子８，９のターンオンおよびターンオフ時におけるゼロ電圧スイッチングが達成される。なお、72は主スイッチング素子８のドレイン・ソース間に逆並列接続されるボディダイオード、73は補助スイッチング素子９のドレイン・ソース間に逆並列接続されるボディダイオードである。
【０００６】
トランス５の二次巻線７には、整流素子としてのＭＯＳ型ＦＥＴ11が直列接続されると共に、この二次巻線７とＭＯＳ型ＦＥＴ11とにより構成される直列回路の両端間に、転流素子としてのＭＯＳ型ＦＥＴ22が接続される。前記ＭＯＳ型ＦＥＴ11のゲートは、主スイッチング素子８がオンの時に正極性の電圧が誘起される二次巻線７のドット側端子に接続される一方、ＭＯＳ型ＦＥＴ22のゲートは、主スイッチング素子８がオフの時に正極性の電圧が誘起される二次巻線７の非ドット側端子に接続され、ＭＯＳ型ＦＥＴ22の両端間にはチョークコイル13と平滑コンデンサ14との直列回路が接続される。そして、ＭＯＳ型ＦＥＴ11，22を主スイッチング素子８に同期してオン・オフさせることにより、トランス５の二次巻線７に発生する交流電圧を整流し、この整流出力をさらにチョークコイル13と平滑コンデンサ14で平滑することにより、平滑コンデンサ14の両端間から直流出力電圧Ｖｏを得るようにしている。なお75，76は、ＭＯＳ型ＦＥＴ11，22のドレイン・ソース間にそれぞれ逆並列接続されるボディダイオードである。
【０００７】
17はこの直流出力電圧Ｖｏを監視し、直流出力電圧Ｖｏの変動に応じて主スイッチング素子８や補助スイッチング素子９のゲートに供給する駆動信号のパルス導通幅を可変する制御回路であり、この制御回路17によるフィードバック制御によって、直流出力電圧Ｖｏの安定化が図られる。
【０００８】
図１０は、上記図９における並列運転スイッチング電源装置において、出力電圧Ｖｏの差異により動作停止したＤＣ／ＤＣコンバータ１Ａの回路図をあらわしたものである。ここでは、各スイッチング素子８，９およびＭＯＳ型ＦＥＴ11，22の寄生キャパシタンス82〜85を考慮している。トランス５の一次側にある各スイッチング素子８，９が完全にオフ状態にあり、主スイッチング素子８にはボディダイオード72と寄生キャパシタンス82との並列回路が、また補助スイッチング素子９にはボディダイオード73と寄生キャパシタンス83との並列回路がそれぞれ接続される。さらにトランス５の二次側には、出力電圧Ｖｏを供給する他のＤＣ／ＤＣコンバータ１Ｂが、電圧源87として等価的に接続される。
【０００９】
図１０の状態では、次の図１１の波形図に示す状態１〜状態４の過程を経て、ＭＯＳ型ＦＥＴ11，22が自励発振する。なお、この図１１の波形図において、最上段にあるのはＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1で、以下、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2、チョークコイル13を流れるチョーク電流ｉＬ、トランス５の二次巻線７を流れる励磁電流ｉＬｍである。
【００１０】
図１２は、状態１の等価回路である。なお、91はトランス５の一次側の合成キャパシタンスで、各寄生キャパシタンス82，83の静電容量をそれぞれＣQ1，ＣQ2とし、トランス５の一次巻線６と二次巻線７との巻数比をｎ：１とすると、合成キャパシタンス91の静電容量はｎ２（ＣQ1＋ＣQ2）となる。また92は、トランス５の励磁インダクタンスである。この状態１は、転流用のＭＯＳ型ＦＥＴ22がターンオンし、整流用のＭＯＳ型ＦＥＴ11がターンオフした後に開始するもので、主スイッチング素子８および補助スイッチング素子９はいずれもオフしている。ここでは、トランス５の励磁インダクタンス92と各寄生キャパシタンス82，83，84との共振によって、ＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1が正弦波状に変化する。一方、チョークコイル13を流れるチョーク電流ｉＬは、転流用のＭＯＳ型ＦＥＴ22がオンしている関係で直線状に変化する。そして、ＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1がゼロになると、状態１は終了して次の状態２に移行する。
【００１１】
図１３は、状態２の等価回路である。この状態２は、整流用のＭＯＳ型ＦＥＴ11がターンオンし、転流用のＭＯＳ型ＦＥＴ22がターンオフした後に開始するもので、チョークコイル13のインダクタンスと各寄生キャパシタンス82，83，85との共振によって、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2がゼロから正弦波状に増加する。そして、このＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2が、Ｖｉ／ｎに等しくなると、状態２は終了して次の状態３に移行する。
【００１２】
図１４は、状態３の等価回路である。この状態３では、主スイッチング素子８のボディダイオード72が導通して、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2をＶｉ／ｎにクランプする。93は、そのときの等価的な電圧源を示している。状態２に移行した時点から、チョークコイル13を流れる逆向きのチョーク電流ｉＬと、トランス５の二次巻線７を流れる逆向きの励磁電流ｉＬｍは減少するが、これらの電流値の合計が正に転じると（ｉＬ＋ｉＬｍ＞０）、補助スイッチング素子９のボディダイオード73がターンオフし、次の状態４に移行する。
【００１３】
状態４の等価回路は、前記図１３と同じである。すなわち、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2は正弦波状に減少してゼロになり、ここで状態１の初期時に戻る。こうした４つの状態によって、ＭＯＳ型ＦＥＴ11，22の自励発振が継続するが、この自励発振は各ＭＯＳ型ＦＥＴ11，22の電圧ストレスを発生させるだけでなく、ＭＯＳ型ＦＥＴ11，22の性能低下をもたらすこともある。さらに、自励発振周波数はスイッチング周波数と異なっており、複数台のＤＣ／ＤＣコンバータ１Ａ，１Ｂ間で様々な妨害が発生する。
【００１４】
こうした動作停止状態において、整流用のＭＯＳ型ＦＥＴ11がオンしないような回路構成が、例えば特開平１１−８９７４号公報などに提案されている。これを図１５に示すと、ここでは二次巻線７とＭＯＳ型ＦＥＴ11とにより構成される直列回路の両端間に、転流素子としての転流ダイオード12が接続される。さらに、転流ダイオード12の両端間にはチョークコイル13と平滑コンデンサ14との直列回路が接続され、ＭＯＳ型ＦＥＴ11をスイッチング素子８に同期してオン・オフさせることにより、トランス５の二次巻線７に発生する交流電圧Ｖｓを整流し、この整流出力をさらにチョークコイル13と平滑コンデンサ14で平滑することにより、平滑コンデンサ14の両端間から直流出力電圧Ｖｏを得るようにしている。
【００１５】
この回路では、ＭＯＳ型ＦＥＴ11のゲートにツェナーダイオード21を直列接続した点が着目される。このツェナーダイオード21は、トランス５の二次巻線７に発生するオン時電圧Ｖｓonに対しては導通するものの、出力電圧Ｖｏに対しては導通しない特性のものが用いられており、一方のＤＣ／ＤＣコンバータ１Ａが動作を停止した状態でも、他方のＤＣ／ＤＣコンバータ１Ｂからの出力電圧Ｖｏにより整流用のＭＯＳ型ＦＥＴ11がオンしないようになっている。これにより、他方のＤＣ／ＤＣコンバータ１ＢからＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス１のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避することができる。
【００１６】
ところで、近年は広範囲な入力電圧Ｖｉに対応できるいわゆるワイドレンジ化に対応したＤＣ／ＤＣコンバータ１Ａ，１Ｂ…が市場で要求されている。その場合、図１５に示す回路例では、整流素子であるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが大きく変動し、入力電圧Ｖｉのワイドレンジ化に対応することが難かしいという問題を抱えている。
【００１７】
これを図１６の波形図に基づき、より詳細に説明すると、図１５の回路図において、トランス５の一次巻線６と二次巻線７との巻数比をＮ：１とし、ツェナーダイオード21のツェナー電圧をＶｚとして考えると、二次巻線７に発生する電圧をＶｓと、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、図１６に示すようになる。なお、図１６におけるＴonはスイッチング素子８のオン期間、Ｔoffはスイッチング素子８のオフ期間である。
【００１８】
特にスイッチング素子８のオン期間中（Ｔon）は、スイッチング素子８のドレイン−ソース間が短絡状態にあるため、トランス１の二次巻線７に発生する電圧Ｖｓonは、入力電圧Ｖｉと一次巻線６の巻数比との積（Ｖｓon＝Ｖｉ／Ｎ）となる。また、このときのＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、前記二次巻線７に発生する電圧Ｖｓonからツェナー電圧Ｖｚを引いた値（Ｖｉ／Ｎ−Ｖｚ）となる。
【００１９】
一つの例として、入力電圧Ｖｉ＝100Ｖ，巻数比Ｎ＝５，ツェナーダイオード21のツェナー電圧Ｖｚ＝17Ｖであるとすると、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは３Ｖとなる。ここで各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を、入力電圧Ｖｉ＝150Ｖに対応させようとすると、前記ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは13Ｖになる。これは、入力電圧Ｖｉを1.5倍変動させたのに対し、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは4.3倍も変動することになり、その変動差が極めて大きい。したがって、入力電圧Ｖｉを高くすると既存の耐圧特性を有するＭＯＳ型ＦＥＴ11をそのまま使用できなくなって、入力電圧Ｖｉのワイドレンジ化に対応することが困難であった。
【００２０】
そこで本発明は上記問題点に鑑み、動作停止時における外部からの電流の流れ込みを阻止することを目的とし、特に動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、整流スイッチ素子がオンしないスイッチング電源装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の請求項１におけるスイッチング電源装置は、スイッチング素子のオン時にトランスの二次巻線の一端に発生した電圧を整流スイッチ素子の制御端子に供給して、この整流スイッチ素子をオンさせる一方、前記スイッチング素子のオフ時に前記トランスの二次巻線の他端に電圧が発生すると、駆動回路から転流スイッチ素子の制御端子に、この転流スイッチ素子をオンさせるオンレベルの駆動信号を供給すると共に、前記トランスの二次巻線の一端と前記整流スイッチ素子の制御端子との間にスイッチ素子を挿入接続したスイッチング電源装置において、前記スイッチ素子は、前記オンレベルの駆動信号をピークチャージした電圧で駆動するものであり、前記スイッチング素子の動作中に、前記駆動回路が前記転流スイッチ素子をオン・オフさせるオンレベルとオフレベルの駆動信号を繰り返し供給している間は、このオンレベルとオフレベルの駆動信号によって前記スイッチ素子をオンにし続け、前記スイッチング素子の動作停止に伴ない前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、外部からいかなる出力電圧が印加されても、前記スイッチ素子をオフのままの状態にするオン・オフ切換回路を備えたものである。
【００２２】
この場合、スイッチング素子の動作中は、スイッチング素子のオフ期間中に駆動回路から転流スイッチ素子に供給されるオンレベルの駆動信号を利用して、このオンレベルの駆動信号をピークチャージした電圧で、トランスの二次巻線の一端と整流スイッチ素子の制御素子との間にあるスイッチ素子を駆動し、当該スイッチ素子をオンし続けることで、スイッチング素子のオン期間に同期して整流スイッチ素子を十分なゲート・ソース間電圧でオンさせることができる。また、スイッチング素子の停止中は、駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えることを利用してスイッチ素子をオフにすることで、外部からいかなる出力電圧が印加されても、整流スイッチ素子をターンオンさせないように、このスイッチ素子をオフの状態のままにする。このように、駆動回路からオンレベルとオフレベルの駆動信号が繰り返し供給されているか否かによって、スイッチ素子のオン・オフ動作を決めているため、動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、整流スイッチ素子がオンしないようにすることができる。
【００２３】
また、請求項２のスイッチング電源装置における前記オン・オフ切換回路は、前記駆動回路からオンレベルとオフレベルの駆動信号を繰り返し供給している間は、オンレベルの駆動信号によりコンデンサに充電して、前記スイッチ素子が常時オンするようにその充電電圧を該スイッチ素子の制御端子に供給する一方で、前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、放電抵抗により前記コンデンサを放電するピークチャージ回路であることを特徴とする。
【００２４】
上記スイッチ素子は、少なくともスイッチング素子のオン期間中にオンしていればよいが、そのために駆動回路からの駆動信号を反転させ、スイッチ素子の制御端子に供給する反転回路を設けると、オン・オフの切換わりのタイミングなどで設計が困難になる。その点、本実施例におけるピークチャージ回路は、スイッチング素子の動作中に、コンデンサの充電電圧を利用してスイッチ素子を常時オンにするので、こうしたオン・オフタイミングを考慮する必要がなく設計が容易になる。しかも、スイッチング素子の動作が停止すると、放電抵抗によりコンデンサは速やかに放電するので、停止中に外部から出力電圧が印加されても、整流スイッチ素子を確実にオンさせないようにすることができる。
【００２５】
【発明の実施形態】
以下、本発明における好ましい実施態様について、添付図面を参照して詳細に説明する。なお、各実施例において、従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２６】
図１は、本発明の第１実施例を示す好ましい並列運転スイッチング電源装置の回路図である。同図において、本実施例におけるトランス５の二次側にある整流素子は、前述した同期整流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ11の他に、このＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧が発生するトランス５のドット側端子との間に接続されるスイッチ素子としてのＰＮＰ型トランジスタ32と、このトランジスタ32の制御端子であるベースとＭＯＳ型ＦＥＴ11のソースとの間に接続される定電圧素子としてのツェナーダイオード33をそれぞれ備えている。ツェナーダイオード33は、ＭＯＳ型ＦＥＴ11のソースを基準として、二次巻線７のドット側端子に接続するトランジスタ32の端子電圧すなわちエミッタ電圧Ｖｘがツェナー電圧Ｖｚ以下のときに、トランジスタ32をオフする一方で、エミッタ電圧Ｖｘがツェナー電圧Ｖｚに達したときに、トランジスタ32をオンさせるもので、ここでのツェナーダイオード33は、トランス５の二次巻線７に発生するオン時電圧Ｖｓよりも低く、かつ出力電圧Ｖｏよりも高いツェナー電圧Ｖｚを有する特性のものが選定される。さらに、34はトランジスタ32のエミッタ・コレクタ間に逆並列接続されるダイオードで、これはＭＯＳ型ＦＥＴ11のオフ時に、ゲートに蓄積された電荷を放電させるためのものである。なお、その他の構成は、従来例で示す図１５と共通している。
【００２７】
次に、上記構成についてその動作を図２の波形図を参照しながら説明する。なお、この図２において、上段はトランス５の二次巻線７に発生する電圧をＶｓであり、また下段はＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsである。
【００２８】
本実施例におけるＤＣ／ＤＣコンバータ１Ａ，１Ｂ…は、パルス幅制御のフォワード型コンバータで、ＤＣ／ＤＣコンバータ１Ａの動作時には、スイッチング素子８をオン，オフすることにより、トランス５の一次巻線６に直流入力電圧Ｖｉが断続的に印加され、トランス５の二次巻線７に交流電圧Ｖｓが発生する。スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、二次巻線７のドット側端子に一次巻線６との巻数比（１／Ｎ）に比例したオン時電圧Ｖｓon（＝Ｖｉ／Ｎ）が発生する。このときトランジスタ32のエミッタ電圧Ｖｘは二次巻線７のオン時電圧Ｖｓonに等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも高くなるので、ツェナーダイオード33が導通してトランジスタ32がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７のオン時電圧Ｖｓonと等しくなる（Ｖgson＝Ｖｉ／Ｎ）。したがって、ＭＯＳ型ＦＥＴ11はスイッチング素子８に同期して直ちにオンするので、整流素子としての電力損失を低減できると共に、トランス５の二次巻線７に発生するオン時電圧ＶｓonがＭＯＳ型ＦＥＴ11により整流され、チョークコイル13および負荷２にエネルギーが供給される。
【００２９】
やがて、スイッチング素子８がオフ期間（Ｔoff）になると、トランス５の一次巻線６に発生するリセット電圧により、今度は二次巻線７の非ドット側端子に正極性の電圧が発生する。トランジスタ32のエミッタ電圧Ｖｘはツェナーダイオード33のツェナー電圧Ｖｚよりも低くなるので、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11はオフし、代わりに転流ダイオード12がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。平滑コンデンサ14は出力電圧Ｖｏのリップルを吸収するもので、また制御回路17はスイッチング素子８のゲートに駆動信号を供給すると同時に、出力電圧Ｖｏの変動を検出して駆動信号のパルス導通幅を可変し、出力電圧Ｖｏの安定化を図っている。
【００３０】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇したとすると、一方のＤＣ／ＤＣコンバータ１Ａはその内部の制御回路17が出力電圧Ｖｏの上昇を検出して、スイッチング素子８のパルス導通幅を狭める方向に制御する。やがてこの制御が限界に達すると、ＤＣ／ＤＣコンバータ１Ａは動作停止状態になり、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に出力電圧Ｖｏが印加されるが、ここでのトランジスタ32のエミッタ電圧Ｖｘは出力電圧Ｖｏに等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも低いので、ツェナーダイオード33は導通せず、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス１のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避できる。
【００３１】
本実施例の回路構成において着目すべき点は、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが、ツェナーダイオード33のツェナー電圧Ｖｚの影響を受けず、トランス５の二次巻線７の両端間電圧Ｖｓonにのみ依存することである。すなわち、前述の例と同じく、入力電圧Ｖｉ＝100Ｖ，巻数比Ｎ＝５，ツェナーダイオード33のツェナー電圧Ｖｚ＝17Ｖの場合を想定すると、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７の両端間電圧Ｖｓonに等しく20Ｖとなる。ここで各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を、入力電圧Ｖｉ＝150Ｖに対応させようとすると、前記ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは30Ｖになる。このように、入力電圧Ｖｉを1.5倍変動させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは同様に1.5倍しか変動しないので、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。しかも、並列運転時に一方のＤＣ／ＤＣコンバータ１Ａが動作停止状態に陥っても、ツェナーダイオード33により同期整流用のＭＯＳ型ＦＥＴ11を確実にオフさせ続けることができるので、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが、僅かスイッチ素子であるトランジスタ32と定電圧素子であるツェナーダイオード33を付加しただけで容易に実現できる。
【００３２】
以上のように本実施例によれば、トランス５の一次巻線６に接続されるスイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７に直列接続された同期整流用の電界効果トランジスタであるＭＯＳ型ＦＥＴ11により整流して直流出力電圧Ｖｉを得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、ＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧を発生する二次巻線７の一端（ドット側端子）との間に接続するスイッチ素子としてのトランジスタ32と、このトランジスタの制御端子であるベースに接続し、スイッチング素子８のオン時に二次巻線７の一端に発生する電圧Ｖｓonによりトランジスタ32をオンにして、この電圧ＶｓonをＭＯＳ型ＦＥＴ11のゲートに供給するツェナーダイオード33とを備えている。
【００３３】
ＤＣ／ＤＣコンバータ１Ａの動作時において、スイッチング素子８のオン時には、トランス５の二次巻線７の一端に正極性の電圧が発生するが、このときのトランジスタ32の端子電圧Ｖｘは二次巻線７の両端間電圧Ｖｓonと等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも高くなるので、トランジスタ32がオンして、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonに、二次巻線７の両端間電圧Ｖｓonがそのまま印加される。これによりＭＯＳ型ＦＥＴ11は直ちにターンオンし、整流素子としての電力損失を低減できる。
【００３４】
一方、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に上昇した出力電圧Ｖｏが印加される。しかし、トランジスタ32の端子電圧Ｖｘはこの出力電圧Ｖｏに等しく、ツェナーダイオード33のツェナー電圧Ｖｚに達しないので、ＭＯＳ型ＦＥＴ11はターンオンしない。よって動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介して、トランス５の二次巻線７に電流が流れ込むのを防止できる。
【００３５】
さらに、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが、ツェナーダイオード33のツェナー電圧Ｖｚの影響を受けず、トランス５の二次巻線７の両端間電圧Ｖｓonにのみ依存する。このため、入力電圧Ｖｉをワイドレンジに変動させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは入力電圧Ｖｉと同じ倍率にしか変動せず、既存の耐圧特性を有するＭＯＳ型ＦＥＴ11の利用も容易になる。これにより、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが可能になる。
【００３６】
次に、本発明の第２実施例を図３および図４に基づき説明する。好ましい回路図を示す図３において、ここでは同期整流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ11の他に、このＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧が発生するトランス５のドット側端子との間に接続されるＭＯＳ型ＦＥＴからなるスイッチ素子52と、ＭＯＳ型ＦＥＴ11のソースと二次巻線７のドット側端子に接続するスイッチ素子52の一端すなわちドレインとの間に接続する抵抗53，定電圧素子としてのツェナーダイオード54および第２のツェナーダイオード55の直列回路とを備え、ツェナーダイオード54，55の接続点をスイッチ素子52の制御端子であるゲートに接続して構成される。第１のツェナーダイオード54は、ＭＯＳ型ＦＥＴ11のソースを基準として、二次巻線７のドット側端子に接続するスイッチ素子52の端子電圧Ｖｘがツェナー電圧Ｖｚ1以下のときに、スイッチ素子52をオフする一方で、端子電圧Ｖｘがツェナー電圧Ｖｚ1に達したときに、スイッチ素子52をオンさせるもので、ここでの第１のツェナーダイオード54は、トランス５の二次巻線７に発生するオン時電圧Ｖｓよりも低く、かつ出力電圧Ｖｏよりも高いツェナー電圧Ｖｚ1を有する特性のものが選定される。また第２のツェナーダイオード55は、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmax（図４参照）をそのツェナー電圧Ｖｚ2にクランプするものである。
【００３７】
次に、上記構成についてその動作を図４の波形図を参照しながら説明する。なお、この図４において、上段はトランス５の二次巻線７に発生する電圧Ｖｓであり、また下段はＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsである。
【００３８】
スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、二次巻線７のドット側端子に一次巻線６との巻数比（１／Ｎ）に比例したオン時電圧Ｖｓon（＝Ｖｉ／Ｎ）が発生する。このときスイッチ素子52の端子電圧Ｖｘは二次巻線７のオン時電圧Ｖｓonに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも高くなるので、ツェナーダイオード54が導通してスイッチ素子52がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７のオン時電圧Ｖｓonからツェナーダイオード44のツェナー電圧Ｖｚ1を差し引いた値と等しくなる（Ｖgson＝Ｖｉ／Ｎ−Ｖｚ1）。したがって、ＭＯＳ型ＦＥＴ11はスイッチング素子８に同期して直ちにオンするので、整流素子としての電力損失を低減できると共に、トランス５の二次巻線７に発生するオン時電圧ＶｓonがＭＯＳ型ＦＥＴ11により整流され、チョークコイル13および負荷２にエネルギーが供給される。
【００３９】
やがて、スイッチング素子８がオフ期間（Ｔoff）になると、トランス５の一次巻線６に発生するリセット電圧により、今度は二次巻線７の非ドット側端子に正極性の電圧が発生する。スイッチ素子52の端子電圧Ｖｘはツェナーダイオード54のツェナー電圧Ｖｚ1よりも低くなるので、スイッチ素子52ひいてはＭＯＳ型ＦＥＴ11はオフし、代わりに転流ダイオード12がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。
【００４０】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、ＤＣ／ＤＣコンバータ１Ａが動作停止状態になって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に出力電圧Ｖｏが印加されるようになると、スイッチ素子52の端子電圧Ｖｘは出力電圧Ｖｏに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも低いので、ツェナーダイオード54は導通せず、スイッチ素子52ひいてはＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス５のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避できる。
【００４１】
本実施例の回路構成において着目すべき点は、入力電圧Ｖｉをレベルシフトするのに伴ない、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが上昇すると、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonがツェナーダイオード55のツェナー電圧Ｖｚ2に達した時点で一定値にクランプされることである。すなわち図４に示すように、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmaxは、ツェナーダイオード55のツェナー電圧Ｖｚ2により規定される。したがって、入力電圧Ｖｉをワイドレンジ化により上昇させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは同様に1.5倍しか変動しないので、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００４２】
このように本実施例では、トランス５の一次巻線６に接続されるスイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７に直列接続された同期整流用の電界効果トランジスタであるＭＯＳ型ＦＥＴ11により整流して直流出力電圧Ｖｉを得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、ＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧を発生する二次巻線７の一端との間に接続するスイッチ素子52と、スイッチング素子８のオン時に二次巻線７の一端に発生する電圧ＶｓonをレベルシフトしてＭＯＳ型ＦＥＴ11のゲートに印加する第１のツェナーダイオード54と、ＭＯＳ型ＦＥＴ11のゲートに印加する電圧レベルの最大値を規定する第２のツェナーダイオード55とを備えている。
【００４３】
ＤＣ／ＤＣコンバータ１Ａの動作時において、スイッチング素子８のオン時には、トランス５の二次巻線７の一端に正極性の電圧が発生するが、このときのスイッチ素子52の端子電圧Ｖｘは二次巻線７の両端間電圧Ｖｓonと等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも高くなるので、スイッチ素子52がオンして、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonに、二次巻線７の両端間電圧Ｖｓonがレベルシフトして印加される。これによりＭＯＳ型ＦＥＴ11は直ちにターンオンし、整流素子としての電力損失を低減できる。
【００４４】
一方、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に上昇した出力電圧Ｖｏが印加される。しかし、スイッチ素子52の端子電圧Ｖｘはこの出力電圧Ｖｏに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1に達しないので、ＭＯＳ型ＦＥＴ11はターンオンしない。よって動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介して、トランス５の二次巻線７に電流が流れ込むのを防止できる。
【００４５】
さらに、入力電圧Ｖｉをワイドレンジに上昇させると、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmaxが第２のツェナーダイオード55により規定されるため、既存の耐圧特性を有するＭＯＳ型ＦＥＴ11の利用も容易になる。これにより、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが可能になる。
【００４６】
また、スイッチング素子８のオン時において、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７の両端間電圧Ｖｓonよりも低くレベルシフトした電圧が印加されるので、第１実施例のものよりも低耐圧のＭＯＳ型ＦＥＴ11を利用できる利点がある。
【００４７】
図５は、本発明の第３実施例を示す好ましい並列運転スイッチング電源装置の回路図である。第１実施例と異なる箇所の構成について説明すると、ここでは第１実施例の転流ダイオード12に代わって転流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ22が設けられ、そのゲートがトランス５の非ドット側端子に直接ではなく、ダイオード43と充電スイッチ素子44との直列回路を介して接続されている。また、ＭＯＳ型ＦＥＴ22のゲート・ソース間には別の放電用スイッチ素子45が接続される。これらのスイッチ素子44，45は、フォトカプラなどの絶縁素子47によりトランス５の一次側にある制御回路17と電気的に絶縁した状態で接続される。制御回路17は、主スイッチング素子８のゲートに供給するパルス駆動信号を検出して、充電用スイッチ素子44および放電用スイッチ素子45をそれぞれ動作させる機能を有しており、ここでは、主スイッチング素子８がオンすると、充電用スイッチ素子44をオフにし、放電用スイッチ素子45をオンにする一方で、主スイッチング素子８がオフすると、充電用スイッチ素子44をオンにし、放電用スイッチ素子45をオフにする。また、ＤＣ／ＤＣコンバータ１Ａの動作停止時、すなわち制御回路17の発振停止時には、双方のスイッチ素子44，45がいずれもオフするようになっている。なお、本実施例では、図９に示すアクティブクランプ回路12の構成を省略しているが、勿論これを付加したものでもよい。
【００４８】
次に、上記構成についてその作用を図６の波形図を参照しながら説明する。同図において、最上段にあるのはチョークコイル13を流れるチョーク電流ｉＬで、以下、主スイッチング素子８のドレイン・ソース間電圧ＶDS、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧ＶGS1、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2をそれぞれ示している。また、図中左側は定常時の波形、右側は制御回路17の発振停止時の波形を示している。
【００４９】
主スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、一次巻線６との巻数比に比例したオン時電圧が、二次巻線７のドット側端子に正極性として発生する。このときトランジスタ32がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧ＶGS1が二次巻線７のオン時電圧と等しくなって、ＭＯＳ型ＦＥＴ11は主スイッチング素子８に同期して直ちにオンするのは前述した通りである。また、主スイッチング素子８のオン期間中は、充電用スイッチ素子44がオフ、放電用スイッチ素子45がオンになり、それまでＭＯＳ型ＦＥＴ22のゲートに蓄積された電荷が放電用スイッチ45を介して急速に放電される。
【００５０】
やがて、主スイッチング素子８がオフ期間（Ｔoff）になると、トランジスタ32のエミッタ電圧はツェナーダイオード33のツェナー電圧よりも低くなり、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11はオフする。それと共に、制御回路17は充電用スイッチ素子44をオン、放電用スイッチ素子45をオフにし、転流用のＭＯＳ型ＦＥＴ22をターンオンさせる。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。
【００５１】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、制御回路17の発振が停止してＤＣ／ＤＣコンバータ１Ａが動作停止状態になると、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に、電圧源としての出力電圧Ｖｏが印加される。このとき主スイッチング素子８と、充電用および放電用の各スイッチ素子44，45は、いずれもオフ状態になる。
【００５２】
トランス５の一次巻線６にリセット電圧が発生する状態で、制御回路17の発振が停止すると、図６に示すように、転流用のＭＯＳ型ＦＥＴ22のゲートには、このＭＯＳ型ＦＥＴ22をオンするのに十分な電荷が蓄積されており、自然放電によってＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2が徐々に低下する。また、制御回路17の発振停止直後はＭＯＳ型ＦＥＴ22がオンしているので、チョークコイル13のエネルギー放出に伴なうチョーク電流ｉＬが正方向に流れるが、やがて他のＤＣ／ＤＣコンバータ１Ｂからの出力電圧により、チョークコイル13にエネルギーを蓄える逆向きのチョーク電流ｉＬが直線的に増加して流れる。
【００５３】
その後、ＭＯＳ型ＦＥＴ22のゲートに蓄積された電荷が自然放電すると、ＭＯＳ型ＦＥＴ22はターンオフし、以後転流用のＭＯＳ型ＦＥＴ22はオフ状態にロックされる。すると、それまでチョークコイル13に蓄えられたエネルギーにより、このチョークコイル13が起電力となって、トランジスタ32のエミッタにはツェナーダイオード33のツェナー電圧以上の端子電圧が発生する。これにより整流用のＭＯＳ型ＦＥＴ11がターンオンし、チョークコイル13のエネルギー放出により逆向きのチョーク電流ｉＬは直線的に減少する。しかし、転流用のＭＯＳ型ＦＥＴ22はオフ状態にロックされ、チョークコイル13に再びエネルギーが蓄積されることはないので、ＭＯＳ型ＦＥＴ11が再度ターンオンすることはない。また、トランジスタ32のエミッタ電圧は、ツェナーダイオード33のツェナー電圧よりも低くなり、ツェナーダイオード33は導通せず、トランジスタ32ひいては整流用のＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止できる。こうして、ＤＣ／ＤＣコンバータ１Ａの動作停止時におけるＭＯＳ型ＦＥＴ11，22の自励発振を防止できると共に、転流用のＭＯＳ型ＦＥＴ22のドレイン・ソース間に発生するサージ電圧も低減できる。
【００５４】
以上のように本実施例では、トランス５の一次巻線６に接続される主スイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７側に接続された整流用のＭＯＳ型ＦＥＴ11と、転流用のＭＯＳ型ＦＥＴ22と、平滑用のチョークコイル13およびコンデンサ14とにより整流平滑して直流出力電圧を得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、主スイッチング素子８のオフ時に正極性の電圧が発生する二次巻線７の一端（非ドット側端子）とＭＯＳ型ＦＥＴ22のゲートとの間に充電用スイッチ素子44を接続すると共に、ＤＣ／ＤＣコンバータ１Ａの動作時における主スイッチング素子８のオフ期間中には充電用スイッチ素子44をオンにし、ＤＣ／ＤＣコンバータ１Ａの動作停止時には充電用スイッチ素子44をオフにするように構成している。
【００５５】
このようにすると、ＤＣ／ＤＣコンバータ１Ａの動作時において、主スイッチング素子８のオフ時には、トランス５の二次巻線７の非ドット側端子に正極性の電圧が発生するが、ここで充電用スイッチ素子44がオンするので、ＭＯＳ型ＦＥＴ22のゲートにトランス５の二次巻線７に発生する電圧が印加され、このＭＯＳ型ＦＥＴ22がターンオンする。したがって、それまでチョークコイル13に蓄えられていたエネルギーが、ＭＯＳ型ＦＥＴ22を通して出力側に送り出される。
【００５６】
また、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧が上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが印加される。しかし、充電用スイッチ素子44はオフしたままで、トランス５の二次巻線７の非ドット側端子とＭＯＳ型ＦＥＴ22のゲートとの間が切り離されるので、ＭＯＳ型ＦＥＴ11，22が何度もオン・オフを繰り返すことはない。したがって、整流用および転流用の各ＭＯＳ型ＦＥＴ11，22による自励発振を確実に防止できる。
【００５７】
次に、本発明の第４実施例を図７に基づき説明する。同図において、ここではトランス５の二次巻線７の非ドット側端子と転流用のＭＯＳ型ＦＥＴ22のゲートとの間に前記充電用スイッチ素子44を接続すると共に、この充電用スイッチ素子44の両端間に放電用のダイオード46を並列接続して構成される。
【００５８】
この場合、トランス５の一次巻線６にリセット電圧が発生する状態で、制御回路17の発振が停止すると、転流用のＭＯＳ型ＦＥＴ22のゲートには、このＭＯＳ型ＦＥＴ22をオンするのに十分な電荷が蓄積されているが、第３実施例とは異なりダイオード46を介して電荷が放電するので、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2は急速に低下し、ＭＯＳ型ＦＥＴ22は速やかにターンオフする。したがって、チョークコイル13にエネルギーを蓄える逆向きのチョーク電流ｉＬの増加量も小さく、その後の整流用のＭＯＳ型ＦＥＴ11のオン時間も短かい。こうして、第３実施例と同様に、ＤＣ／ＤＣコンバータ１Ａの動作停止時におけるＭＯＳ型ＦＥＴ11，22の自励発振を防止できると共に、転流用のＭＯＳ型ＦＥＴ22のドレイン・ソース間に発生するサージ電圧も低減できる。
【００５９】
このように本実施例では、充電用スイッチ44の両端間に放電素子としてのダイオード46を並列接続しているので、ＭＯＳ型ＦＥＴ22のゲートに電荷が蓄積された状態でＤＣ／ＤＣコンバータ１Ａの動作が停止しても、この電荷は放電用のダイオード46を介して速やかに放電される。したがって、ＤＣ／ＤＣコンバータ１Ａの動作停止状態において、ＭＯＳ型ＦＥＴ22を速やかにターンオフさせることが可能になり、整流用および転流用の各ＭＯＳ型ＦＥＴ11，22による自励発振をより確実に防止できる。なお、ここでの放電素子としては、他に抵抗などを用いてもよい。
【００６０】
図８は、本発明の第５実施例を示す回路図である。なお便宜上、ここでは一次巻線６の巻数をＮｐ，二次巻線７の巻数をＮｓとする。また、制御回路17の構成も前記各実施例と同一なので省略する。さらに、ここでは単独のＤＣ／ＤＣコンバータ１だけを示しているが、勿論他の実施例と同様に各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…による並列運転を行なってもよい。
【００６１】
トランス５の二次側には、トランス５の二次巻線７に誘起された電圧を出力電圧Ｖｏとして負荷２に供給する出力回路が設けられる。この出力回路は、二次巻線７の一端から負荷２に至る出力電圧ラインにドレイン・ソースが挿入接続される整流スイッチ素子としてのＭＯＳ型ＦＥＴ11と、二次巻線７とＭＯＳ型ＦＥＴ11との直列回路間にドレイン・ソースが接続される転流スイッチ素子としてのＭＯＳ型ＦＥＴ22とを備えた同期整流回路57を有する。
【００６２】
同期整流回路57は、二次巻線７のドット端子とＭＯＳ型ＦＥＴ11のゲートとの間に、そのドレインとソースが接続され、ＭＯＳ型ＦＥＴ22に供給されるゲート駆動信号電圧をピークチャージした電圧で駆動するスイッチ素子52と、スイッチング素子８のオフ時にＭＯＳ型ＦＥＴ22にゲート駆動信号を供給するゲート駆動回路58の他に、このゲート駆動回路58の出力端子にアノードを接続したダイオード59と、このダイオード59のカソードに一端を接続し、他端をＭＯＳ型ＦＥＴ11が挿入接続される出力電圧ラインに接続したコンデンサ60と、このコンデンサ60の両端間に接続する放電用の抵抗61とからなり、ダイオード59のカソードとコンデンサ60との接続点をスイッチ素子52のゲートに接続したオン・オフ切換回路62を備えている。このオン・オフ切換回路62は、ゲート駆動回路58がＭＯＳ型ＦＥＴ22のゲートにゲート駆動信号を供給している間、すなわちスイッチング素子８の動作中は、スイッチ素子52をオンにし続ける一方で、スイッチング素子８の動作停止に伴ないゲート駆動回路58からゲート駆動信号が供給されなくなると、スイッチ素子52をオフにしてＭＯＳ型ＦＥＴ11のゲートを強制的に切離し、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11をオンさせないようにするものである。さらに、本実施例におけるゲート駆動回路58は、スイッチング素子８がスイッチング動作していない装置の停止時になると、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’を０ボルトに遮断するものを選定する。これにより、ゲート駆動回路58からのゲート駆動信号が途絶えると、オン・オフ切換回路62を構成するダイオード59がオフして、コンデンサ60を抵抗61で速やかに放電させることができる。
【００６３】
次に、その作用を説明すると、スイッチング電源装置の動作中において、スイッチング素子８のオン期間中は、前述のように二次巻線７のドット側端子に一次巻線６との巻数比（Ｎｓ／Ｎｐ）に比例したオン時電圧（Ｖｉ・Ｎｓ／Ｎｐ）が発生する。スイッチング素子８がオン・オフ動作を繰り返す間は、スイッチング素子８のオフ期間にゲート駆動回路58から供給されるＨ（高）レベルのゲート駆動信号によってダイオード59がオンし、このダイオード59を介してコンデンサ60が充電される。コンデンサ60はスイッチング素子８がオフになる毎に充電されるので、スイッチング素子８のオン期間において、ゲート駆動回路58からのゲート駆動信号が一時的にＬ（低）レベルに切換わっても、コンデンサ60の充電電圧値はゲート駆動信号のピーク電圧値にほぼ等しくなる。そのため、スイッチ素子52の制御端子であるゲートにコンデンサ60の充電電圧が印加され、このスイッチ素子52がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記二次巻線７のオン時電圧に等しくなる（Ｖgs＝Ｖｉ・Ｎｓ／Ｎｐ）。これにより、トランス５の二次巻線７よりＭＯＳ型ＦＥＴ11を通して、チョークコイル13や負荷２にエネルギーが供給される。なお、スイッチング素子８のオン期間中は、ゲート駆動回路58からのゲート駆動信号がＬレベルになっており、ＭＯＳ型ＦＥＴ22はオフする。
【００６４】
ここで重要なのは、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、入力電圧Ｖｉとトランス２の巻数比だけに依存し、オン・オフ切換回路62を構成する各素子（ダイオード59，コンデンサ60，抵抗61）を含めて、他のいかなる素子の影響を受けないことにある。
【００６５】
例えば前記図３に示す回路で、一次巻線６の巻数をＮｐ，二次巻線７の巻数をＮｓとすると、スイッチング素子８のオン期間中におけるスイッチ素子52のドレイン端子電圧は、ツェナーダイオード54のツェナー電圧ＶZ1よりも高く、ツェナーダイオード54が導通してスイッチ素子52がオンするが、このときのＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記二次巻線７のオン時電圧からツェナーダイオード54のツェナー電圧ＶZ1と、スイッチ素子52自身のスレッシュホールド電圧Ｖth52とを差し引いた値と等しくなる（Ｖgs＝Ｖｉ・Ｎｓ／Ｎｐ−ＶZ1−Ｖth52）。
【００６６】
また、入力電圧Ｖｉの変動に伴なって、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが上昇しても、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、ツェナーダイオード55のツェナー電圧ＶZ2からスイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に達した時点で一定値にクランプされる。すなわち、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgs(max)は、ツェナーダイオード55のツェナー電圧Ｖｚ2からスイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に等しい（Ｖgs(max)＝Ｖｚ2−Ｖth52）。したがって、入力電圧Ｖｉをある程度広範囲に可変しても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsの変動が小さく抑制され、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００６７】
しかし、スイッチング素子８が動作していない停止時に、外部から出力電圧Ｖｏが印加された場合、その出力電圧Ｖｏからツェナーダイオード54のツェナー電圧ＶZ1と、スイッチ素子52のスレッシュホールド電圧Ｖth52とを差し引いた値が、ＭＯＳ型ＦＥＴ11のスレッシュホールド電圧Ｖth11を超えてしまうと、すなわち、Ｖth11＞Ｖｏ−ＶZ1−Ｖth52なる関係が成立すると、出力電圧ラインに挿入接続されたＭＯＳ型ＦＥＴ11がオンして、電源装置内の各素子にストレスが発生する。
【００６８】
このような事態が起こらないようにするには、ツェナーダイオード54のツェナー電圧ＶZ1を大きく、かつスイッチ素子52のスレッシュホールド電圧Ｖth52を大きくするように設計を行なえばよい。そうすれば、ある程度高い出力電圧Ｖｏであっても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧はスレッシュホールド電圧Ｖth11にまでは達せず、ＭＯＳ型ＦＥＴ11がオンすることは防止される。しかし、ツェナー電圧ＶZ1とスレッシュホールド電圧Ｖth52が大きく設計されていると、電源装置の動作中において、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが小さくなる。この場合、ＭＯＳ型ＦＥＴ11のオン抵抗が大きくなって、同期整流方式本来の特徴である電源装置の高効率化が達成できなくなる。つまり、動作中においてＭＯＳ型ＦＥＴ11のオン抵抗を小さくする一方で、停止中において外部から出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11がオンしないような最適な設計を行なうことが、双方のトレードオフにより困難である。
【００６９】
その点、本実施例のものは、他の素子の影響を受けることなくＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsを高く設定できるので、ＭＯＳ型ＦＥＴ11のオン抵抗は小さくなり、同期整流方式本来の特徴である電源装置の高効率化が達成できる。
【００７０】
やがて、スイッチング素子８がオフ期間になると、二次巻線７の非ドット側端子に発生する電圧により、ゲート駆動回路58からＭＯＳ型ＦＥＴ22にゲート駆動信号が送り出され、ＭＯＳ型ＦＥＴ22がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。一方、スイッチ素子52はスイッチング素子８のオフ期間もオンし続けているが、二次巻線７の非ドット側端子に正極性の電圧が発生している関係で、ＭＯＳ型ＦＥＴ11はオフする。
【００７１】
また、入力電圧Ｖｉの変動に伴なって、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが上昇しても、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’からダイオード59の順方向電圧降下Ｖfと、スイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に達した時点で一定値にクランプされる。すなわち、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgs(max)は、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’からダイオード59の順方向電圧降下Ｖfと、スイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に等しい（Ｖgs(max)＝Ｖgs’−Ｖf−Ｖth52）。したがって、入力電圧Ｖｉをある程度広範囲に可変しても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsの変動が小さく抑制され、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００７２】
さらに、スイッチング素子８が動作していない停止時になると、ゲート駆動回路58からＭＯＳ型ＦＥＴ22へのゲート駆動信号の供給が途絶えて、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’は０ボルトとなる。すると、コンデンサ60に蓄えられていたエネルギーは抵抗61に素早く移動して放電し、スイッチ素子52のゲート・ソース間電圧が低下して、スイッチ素子52はオフのままの状態となる。すなわち、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記最大値Ｖgs(max)の関係式から０ボルトになり、ＭＯＳ型ＦＥＴ11，22は共にオフする。したがって、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’が０ボルトである限り、出力電圧ラインに挿入接続されたＭＯＳ型ＦＥＴ11はターンオンせず、電源装置内の各素子にストレスが発生することを確実に防止できる。
【００７３】
以上のように本実施例は、スイッチング素子８のオン時にトランス５の二次巻線７の一端（ドット側端子）に発生した正極性の電圧を整流スイッチ素子であるＭＯＳ型ＦＥＴ11の制御端子すなわちゲートに供給して、このＭＯＳ型ＦＥＴ11をオンさせる一方、スイッチング素子８のオフ時にトランス５の二次巻線７の他端（非ドット側端子）に正極性の電圧が発生すると、駆動回路としてのゲート駆動回路58から転流スイッチ素子であるＭＯＳ型ＦＥＴ22の制御端子すなわちゲートに、このＭＯＳ型ＦＥＴ22をオンさせるオンレベル の駆動信号を供給すると共に、トランス５の二次巻線７の一端（ドット側端子）とＭＯＳ型ＦＥＴ11のゲートとの間にスイッチ素子52を挿入接続したスイッチング電源装置において、スイッチ素子52は前記オンレベルの駆動信号をピークチャージした電圧で駆動するものであり、スイッチング素子８の動作中に、ゲート駆動回路58がＭＯＳ型ＦＥＴ 22 をオン・オフさせるオンレベルとオフレベルの駆動信号を繰り返し供給している間は、このオンレベルとオフレベルの駆動信号によってスイッチ素子52をオンにし続け、スイッチング素子８の動作停止に伴ないゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、外部からいかなる出力電圧Ｖｏが印加されても、スイッチ素子52をオフのままの状態にするオン・オフ切換回路62を備えている。
【００７４】
この場合、スイッチング素子８の動作中は、スイッチング素子８のオフ期間中にゲート駆動回路58からＭＯＳ型ＦＥＴ22に供給されるオンレベルの駆動信号（ゲート駆動信号）を利用して、このオンレベルの駆動信号をピークチャージした電圧で、トランス５の二次巻線７の一端とＭＯＳ型ＦＥＴ11のゲートとの間にあるスイッチ素子52を駆動し、当該スイッチ素子52をオンし続けることで、スイッチング素子８のオン期間に同期してＭＯＳ型ＦＥＴ11を十分なゲート・ソース間電圧Ｖgsでオンさせることができる。また、スイッチング素子８の停止中は、ゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えることを利用してスイッチ素子52をオフにすることで、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11をターンオンさせないように、このスイッチ素子をオフの状態のままにする。このように、ゲート駆動回路58からオンレベルとオフレベルの駆動信号が供給されているか否かによって、スイッチ素子52のオン・オフ動作を決めているため、動作中においてはＭＯＳ型ＦＥＴ11のオン抵抗を小さくでき、停止中においては外部から出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11がオンしないようにすることができる。
【００７５】
また、実施例中のオン・オフ切換回路62は、ゲート駆動回路58からオンレベルとオフレベルの駆動信号を繰り返し供給している間は、オンレベルの駆動信号をコンデンサ60に充電して、スイッチ素子52がスイッチング素子８のオン・オフに拘らず常時オンするように、その充電電圧をスイッチ素子52の制御端子であるゲートに供給する一方で、ゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、放電抵抗61を利用してコンデンサ60を速やかに放電するピークチャージ回路で構成されている。
【００７６】
スイッチ素子52は、少なくともスイッチング素子８のオン期間中にオンしていればよいが、そのためにゲート駆動回路58からの駆動信号を反転させ、スイッチ素子52の制御端子に供給する反転回路を設けると、オン・オフの切換わりのタイミングなどで設計が困難になる。その点、本実施例におけるピークチャージ回路は、スイッチング素子８の動作中に、コンデンサ60の充電電圧を利用してスイッチ素子52を常時オンにするので、こうしたオン・オフタイミングを考慮する必要がなく設計が容易になる。しかも、スイッチング素子８の動作が停止すると、放電抵抗61によりコンデンサ60は速やかに放電するので、停止中に外部から出力電圧Ｖｏが印加されても、整流スイッチ素子であるＭＯＳ型ＦＥＴ11を確実にオンさせないようにすることができる。
【００７７】
なお、本発明は前記実施例に限定されるものではなく、種々の変形実施が可能である。例えばスイッチング素子としては実施例中におけるＭＯＳ型ＦＥＴの他に、例えばＢＪＴ（バイポーラトランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）や、トランジスタとダイオードを組み合わせた構成などを使用できる。また、各実施例において、ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を単独で運転させてもよい。さらに、第３実施例や第４実施例における充電スイッチ素子44やそれに関連する構成を、他の第１，第２，第５実施例に組み込んでもよい。
【００７８】
【発明の効果】
本発明の請求項１のスイッチング電源装置によれば、動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、動作停止時における外部からの電流の流れ込みを阻止して、整流スイッチ素子がオンしないようにすることができる。
【００７９】
本発明における請求項２のスイッチング電源によれば、回路設計が容易になるだけでなく、整流スイッチ素子を確実にオンさせないようにすることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例における並列運転スイッチング電源装置の回路図である。
【図２】 同上図１におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【図３】 本発明の第２実施例における並列運転スイッチング電源装置の回路図である。
【図４】 同上図３におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【図５】 本発明の第３実施例における並列運転スイッチング電源装置の回路図である。
【図６】 本発明の第３実施例における各部の波形図である。
【図７】 本発明の第４実施例における並列運転スイッチング電源装置の回路図である。
【図８】 本発明の第５実施例を示す同期整流方式のスイッチング電源装置の回路図である。
【図９】 従来例における並列運転スイッチング電源装置の回路図である。
【図１０】 従来例におけるＤＣ／ＤＣコンバータの動作停止時における回路図である。
【図１１】 従来例における各部の波形図である。
【図１２】 図１１の状態１におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１３】 図１１の状態２および状態４におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１４】 図１１の状態３におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１５】 別の従来例における並列運転スイッチング電源装置の回路図である。
【図１６】 同上図１５におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【符号の説明】
５ トランス
８ スイッチング素子
11 ＭＯＳ型ＦＥＴ（整流スイッチ素子）
22 ＭＯＳ型ＦＥＴ（転流スイッチ素子）
52 スイッチ素子
58 駆動回路（ゲート駆動回路）
60 コンデンサ
61 放電抵抗
62 オン・オフ切換回路（ピークチャージ回路）
【発明の属する技術分野】
本発明は、トランスの二次側にある整流スイッチ素子や転流スイッチ素子を、スイッチング素子に同期させてオン・オフさせる同期整流方式のスイッチング電源装置に関する。
【０００２】
【発明が解決しようとする課題】
主スイッチング素子の高周波スイッチングにより、トランスの一次巻線に直流入力電圧を断続的に印加し、トランスの二次巻線に発生する交流電圧を整流素子により整流して直流出力電圧を得るＤＣ／ＤＣコンバータにおいて、トランスの二次側にある整流素子および転流素子としてＭＯＳ型ＦＥＴを用い、このＭＯＳ型ＦＥＴを前記主スイッチング素子のスイッチングに同期してオン・オフさせる回路構成は、これらの素子の電力損失を低減させるための有効な手段として従来から知られている。しかし、こうした同期整流方式のＤＣ／ＤＣコンバータを共通する負荷に複数台（例えば２台）接続して並列運転を行なった場合には、次のような問題がある。
【０００３】
すなわち、各ＤＣ／ＤＣコンバータにおける負荷バランスが均衡した状態から、負荷変動などの何らかの原因で他方のＤＣ／ＤＣコンバータの出力電圧が上昇した場合、一方のＤＣ／ＤＣコンバータはその内部の制御回路が出力電圧の上昇を検出して、出力電圧を下げる方向、つまり主スイッチング素子のパルス導通幅を狭める方向に制御する。やがてこの制御が限界に達すると、主スイッチング素子はその動作を停止した状態になり、動作中の他方のＤＣ／ＤＣコンバータから動作停止状態にある一方のＤＣ／ＤＣコンバータの出力回路に出力電圧が印加されると、前記整流用のＭＯＳ型ＦＥＴのゲートが順バイアスされ、ＭＯＳ型ＦＥＴがオンしてしまう。こうなると、他方のＤＣ／ＤＣコンバータからＭＯＳ型ＦＥＴを介してトランスの二次巻線に電流が流れ込むので、トランスのコアが飽和して二次巻線が略短絡状態に陥り、さらに大きな電流がＭＯＳ型ＦＥＴに流れて、ＭＯＳ型ＦＥＴが破損する場合がある。また、一方のＤＣ／ＤＣコンバータは他方のＤＣ／ＤＣコンバータからの電流を吸い込み続け、整流用および転流用のＭＯＳ型ＦＥＴが自励発振を開始して、これらの素子が発熱から場合によっては故障に至る問題を有していた。
【０００４】
これを具体的な例として示したのが、図９の回路図である。同図において、１Ａ，１Ｂ…は共通の負荷２に並列接続されるＤＣ／ＤＣコンバータ、３は各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…に直流入力電圧Ｖｉを供給する直流電源であり、各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…は同一構成を有している。各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…において、５は一次側と二次側とを絶縁する電圧変換用のトランス、８はトランス５の一次巻線６に直列接続される例えばＭＯＳ型ＦＥＴなどの主スイッチング素子であり、主スイッチング素子８をオン・オフすることにより、トランス１の一次巻線６の直流入力電圧Ｖｉを断続的に印加し、トランス１の二次巻線７より交流電圧を取り出すようになっている。
【０００５】
前記一次巻線６の両端間には、ＭＯＳ型ＦＥＴからなる補助スイッチング素子９とコンデンサ10とを直列接続して構成されるアクティブクランプ回路71が接続される。前記主スイッチング素子８と補助スイッチング素子９は、共にオフ期間となるデッドタイムを有しながら交互にオン・オフされる。これにより、トランス５の励磁インダクタンスと、各スイッチング素子８，９の寄生キャパシタンス（図１０参照）が共振し、スイッチング素子８，９のターンオンおよびターンオフ時におけるゼロ電圧スイッチングが達成される。なお、72は主スイッチング素子８のドレイン・ソース間に逆並列接続されるボディダイオード、73は補助スイッチング素子９のドレイン・ソース間に逆並列接続されるボディダイオードである。
【０００６】
トランス５の二次巻線７には、整流素子としてのＭＯＳ型ＦＥＴ11が直列接続されると共に、この二次巻線７とＭＯＳ型ＦＥＴ11とにより構成される直列回路の両端間に、転流素子としてのＭＯＳ型ＦＥＴ22が接続される。前記ＭＯＳ型ＦＥＴ11のゲートは、主スイッチング素子８がオンの時に正極性の電圧が誘起される二次巻線７のドット側端子に接続される一方、ＭＯＳ型ＦＥＴ22のゲートは、主スイッチング素子８がオフの時に正極性の電圧が誘起される二次巻線７の非ドット側端子に接続され、ＭＯＳ型ＦＥＴ22の両端間にはチョークコイル13と平滑コンデンサ14との直列回路が接続される。そして、ＭＯＳ型ＦＥＴ11，22を主スイッチング素子８に同期してオン・オフさせることにより、トランス５の二次巻線７に発生する交流電圧を整流し、この整流出力をさらにチョークコイル13と平滑コンデンサ14で平滑することにより、平滑コンデンサ14の両端間から直流出力電圧Ｖｏを得るようにしている。なお75，76は、ＭＯＳ型ＦＥＴ11，22のドレイン・ソース間にそれぞれ逆並列接続されるボディダイオードである。
【０００７】
17はこの直流出力電圧Ｖｏを監視し、直流出力電圧Ｖｏの変動に応じて主スイッチング素子８や補助スイッチング素子９のゲートに供給する駆動信号のパルス導通幅を可変する制御回路であり、この制御回路17によるフィードバック制御によって、直流出力電圧Ｖｏの安定化が図られる。
【０００８】
図１０は、上記図９における並列運転スイッチング電源装置において、出力電圧Ｖｏの差異により動作停止したＤＣ／ＤＣコンバータ１Ａの回路図をあらわしたものである。ここでは、各スイッチング素子８，９およびＭＯＳ型ＦＥＴ11，22の寄生キャパシタンス82〜85を考慮している。トランス５の一次側にある各スイッチング素子８，９が完全にオフ状態にあり、主スイッチング素子８にはボディダイオード72と寄生キャパシタンス82との並列回路が、また補助スイッチング素子９にはボディダイオード73と寄生キャパシタンス83との並列回路がそれぞれ接続される。さらにトランス５の二次側には、出力電圧Ｖｏを供給する他のＤＣ／ＤＣコンバータ１Ｂが、電圧源87として等価的に接続される。
【０００９】
図１０の状態では、次の図１１の波形図に示す状態１〜状態４の過程を経て、ＭＯＳ型ＦＥＴ11，22が自励発振する。なお、この図１１の波形図において、最上段にあるのはＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1で、以下、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2、チョークコイル13を流れるチョーク電流ｉＬ、トランス５の二次巻線７を流れる励磁電流ｉＬｍである。
【００１０】
図１２は、状態１の等価回路である。なお、91はトランス５の一次側の合成キャパシタンスで、各寄生キャパシタンス82，83の静電容量をそれぞれＣQ1，ＣQ2とし、トランス５の一次巻線６と二次巻線７との巻数比をｎ：１とすると、合成キャパシタンス91の静電容量はｎ２（ＣQ1＋ＣQ2）となる。また92は、トランス５の励磁インダクタンスである。この状態１は、転流用のＭＯＳ型ＦＥＴ22がターンオンし、整流用のＭＯＳ型ＦＥＴ11がターンオフした後に開始するもので、主スイッチング素子８および補助スイッチング素子９はいずれもオフしている。ここでは、トランス５の励磁インダクタンス92と各寄生キャパシタンス82，83，84との共振によって、ＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1が正弦波状に変化する。一方、チョークコイル13を流れるチョーク電流ｉＬは、転流用のＭＯＳ型ＦＥＴ22がオンしている関係で直線状に変化する。そして、ＭＯＳ型ＦＥＴ11のドレイン・ソース間電圧ＶSR1がゼロになると、状態１は終了して次の状態２に移行する。
【００１１】
図１３は、状態２の等価回路である。この状態２は、整流用のＭＯＳ型ＦＥＴ11がターンオンし、転流用のＭＯＳ型ＦＥＴ22がターンオフした後に開始するもので、チョークコイル13のインダクタンスと各寄生キャパシタンス82，83，85との共振によって、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2がゼロから正弦波状に増加する。そして、このＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2が、Ｖｉ／ｎに等しくなると、状態２は終了して次の状態３に移行する。
【００１２】
図１４は、状態３の等価回路である。この状態３では、主スイッチング素子８のボディダイオード72が導通して、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2をＶｉ／ｎにクランプする。93は、そのときの等価的な電圧源を示している。状態２に移行した時点から、チョークコイル13を流れる逆向きのチョーク電流ｉＬと、トランス５の二次巻線７を流れる逆向きの励磁電流ｉＬｍは減少するが、これらの電流値の合計が正に転じると（ｉＬ＋ｉＬｍ＞０）、補助スイッチング素子９のボディダイオード73がターンオフし、次の状態４に移行する。
【００１３】
状態４の等価回路は、前記図１３と同じである。すなわち、ＭＯＳ型ＦＥＴ22のドレイン・ソース間電圧ＶSR2は正弦波状に減少してゼロになり、ここで状態１の初期時に戻る。こうした４つの状態によって、ＭＯＳ型ＦＥＴ11，22の自励発振が継続するが、この自励発振は各ＭＯＳ型ＦＥＴ11，22の電圧ストレスを発生させるだけでなく、ＭＯＳ型ＦＥＴ11，22の性能低下をもたらすこともある。さらに、自励発振周波数はスイッチング周波数と異なっており、複数台のＤＣ／ＤＣコンバータ１Ａ，１Ｂ間で様々な妨害が発生する。
【００１４】
こうした動作停止状態において、整流用のＭＯＳ型ＦＥＴ11がオンしないような回路構成が、例えば特開平１１−８９７４号公報などに提案されている。これを図１５に示すと、ここでは二次巻線７とＭＯＳ型ＦＥＴ11とにより構成される直列回路の両端間に、転流素子としての転流ダイオード12が接続される。さらに、転流ダイオード12の両端間にはチョークコイル13と平滑コンデンサ14との直列回路が接続され、ＭＯＳ型ＦＥＴ11をスイッチング素子８に同期してオン・オフさせることにより、トランス５の二次巻線７に発生する交流電圧Ｖｓを整流し、この整流出力をさらにチョークコイル13と平滑コンデンサ14で平滑することにより、平滑コンデンサ14の両端間から直流出力電圧Ｖｏを得るようにしている。
【００１５】
この回路では、ＭＯＳ型ＦＥＴ11のゲートにツェナーダイオード21を直列接続した点が着目される。このツェナーダイオード21は、トランス５の二次巻線７に発生するオン時電圧Ｖｓonに対しては導通するものの、出力電圧Ｖｏに対しては導通しない特性のものが用いられており、一方のＤＣ／ＤＣコンバータ１Ａが動作を停止した状態でも、他方のＤＣ／ＤＣコンバータ１Ｂからの出力電圧Ｖｏにより整流用のＭＯＳ型ＦＥＴ11がオンしないようになっている。これにより、他方のＤＣ／ＤＣコンバータ１ＢからＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス１のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避することができる。
【００１６】
ところで、近年は広範囲な入力電圧Ｖｉに対応できるいわゆるワイドレンジ化に対応したＤＣ／ＤＣコンバータ１Ａ，１Ｂ…が市場で要求されている。その場合、図１５に示す回路例では、整流素子であるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが大きく変動し、入力電圧Ｖｉのワイドレンジ化に対応することが難かしいという問題を抱えている。
【００１７】
これを図１６の波形図に基づき、より詳細に説明すると、図１５の回路図において、トランス５の一次巻線６と二次巻線７との巻数比をＮ：１とし、ツェナーダイオード21のツェナー電圧をＶｚとして考えると、二次巻線７に発生する電圧をＶｓと、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、図１６に示すようになる。なお、図１６におけるＴonはスイッチング素子８のオン期間、Ｔoffはスイッチング素子８のオフ期間である。
【００１８】
特にスイッチング素子８のオン期間中（Ｔon）は、スイッチング素子８のドレイン−ソース間が短絡状態にあるため、トランス１の二次巻線７に発生する電圧Ｖｓonは、入力電圧Ｖｉと一次巻線６の巻数比との積（Ｖｓon＝Ｖｉ／Ｎ）となる。また、このときのＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、前記二次巻線７に発生する電圧Ｖｓonからツェナー電圧Ｖｚを引いた値（Ｖｉ／Ｎ−Ｖｚ）となる。
【００１９】
一つの例として、入力電圧Ｖｉ＝100Ｖ，巻数比Ｎ＝５，ツェナーダイオード21のツェナー電圧Ｖｚ＝17Ｖであるとすると、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは３Ｖとなる。ここで各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を、入力電圧Ｖｉ＝150Ｖに対応させようとすると、前記ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは13Ｖになる。これは、入力電圧Ｖｉを1.5倍変動させたのに対し、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは4.3倍も変動することになり、その変動差が極めて大きい。したがって、入力電圧Ｖｉを高くすると既存の耐圧特性を有するＭＯＳ型ＦＥＴ11をそのまま使用できなくなって、入力電圧Ｖｉのワイドレンジ化に対応することが困難であった。
【００２０】
そこで本発明は上記問題点に鑑み、動作停止時における外部からの電流の流れ込みを阻止することを目的とし、特に動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、整流スイッチ素子がオンしないスイッチング電源装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の請求項１におけるスイッチング電源装置は、スイッチング素子のオン時にトランスの二次巻線の一端に発生した電圧を整流スイッチ素子の制御端子に供給して、この整流スイッチ素子をオンさせる一方、前記スイッチング素子のオフ時に前記トランスの二次巻線の他端に電圧が発生すると、駆動回路から転流スイッチ素子の制御端子に、この転流スイッチ素子をオンさせるオンレベルの駆動信号を供給すると共に、前記トランスの二次巻線の一端と前記整流スイッチ素子の制御端子との間にスイッチ素子を挿入接続したスイッチング電源装置において、前記スイッチ素子は、前記オンレベルの駆動信号をピークチャージした電圧で駆動するものであり、前記スイッチング素子の動作中に、前記駆動回路が前記転流スイッチ素子をオン・オフさせるオンレベルとオフレベルの駆動信号を繰り返し供給している間は、このオンレベルとオフレベルの駆動信号によって前記スイッチ素子をオンにし続け、前記スイッチング素子の動作停止に伴ない前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、外部からいかなる出力電圧が印加されても、前記スイッチ素子をオフのままの状態にするオン・オフ切換回路を備えたものである。
【００２２】
この場合、スイッチング素子の動作中は、スイッチング素子のオフ期間中に駆動回路から転流スイッチ素子に供給されるオンレベルの駆動信号を利用して、このオンレベルの駆動信号をピークチャージした電圧で、トランスの二次巻線の一端と整流スイッチ素子の制御素子との間にあるスイッチ素子を駆動し、当該スイッチ素子をオンし続けることで、スイッチング素子のオン期間に同期して整流スイッチ素子を十分なゲート・ソース間電圧でオンさせることができる。また、スイッチング素子の停止中は、駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えることを利用してスイッチ素子をオフにすることで、外部からいかなる出力電圧が印加されても、整流スイッチ素子をターンオンさせないように、このスイッチ素子をオフの状態のままにする。このように、駆動回路からオンレベルとオフレベルの駆動信号が繰り返し供給されているか否かによって、スイッチ素子のオン・オフ動作を決めているため、動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、整流スイッチ素子がオンしないようにすることができる。
【００２３】
また、請求項２のスイッチング電源装置における前記オン・オフ切換回路は、前記駆動回路からオンレベルとオフレベルの駆動信号を繰り返し供給している間は、オンレベルの駆動信号によりコンデンサに充電して、前記スイッチ素子が常時オンするようにその充電電圧を該スイッチ素子の制御端子に供給する一方で、前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、放電抵抗により前記コンデンサを放電するピークチャージ回路であることを特徴とする。
【００２４】
上記スイッチ素子は、少なくともスイッチング素子のオン期間中にオンしていればよいが、そのために駆動回路からの駆動信号を反転させ、スイッチ素子の制御端子に供給する反転回路を設けると、オン・オフの切換わりのタイミングなどで設計が困難になる。その点、本実施例におけるピークチャージ回路は、スイッチング素子の動作中に、コンデンサの充電電圧を利用してスイッチ素子を常時オンにするので、こうしたオン・オフタイミングを考慮する必要がなく設計が容易になる。しかも、スイッチング素子の動作が停止すると、放電抵抗によりコンデンサは速やかに放電するので、停止中に外部から出力電圧が印加されても、整流スイッチ素子を確実にオンさせないようにすることができる。
【００２５】
【発明の実施形態】
以下、本発明における好ましい実施態様について、添付図面を参照して詳細に説明する。なお、各実施例において、従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２６】
図１は、本発明の第１実施例を示す好ましい並列運転スイッチング電源装置の回路図である。同図において、本実施例におけるトランス５の二次側にある整流素子は、前述した同期整流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ11の他に、このＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧が発生するトランス５のドット側端子との間に接続されるスイッチ素子としてのＰＮＰ型トランジスタ32と、このトランジスタ32の制御端子であるベースとＭＯＳ型ＦＥＴ11のソースとの間に接続される定電圧素子としてのツェナーダイオード33をそれぞれ備えている。ツェナーダイオード33は、ＭＯＳ型ＦＥＴ11のソースを基準として、二次巻線７のドット側端子に接続するトランジスタ32の端子電圧すなわちエミッタ電圧Ｖｘがツェナー電圧Ｖｚ以下のときに、トランジスタ32をオフする一方で、エミッタ電圧Ｖｘがツェナー電圧Ｖｚに達したときに、トランジスタ32をオンさせるもので、ここでのツェナーダイオード33は、トランス５の二次巻線７に発生するオン時電圧Ｖｓよりも低く、かつ出力電圧Ｖｏよりも高いツェナー電圧Ｖｚを有する特性のものが選定される。さらに、34はトランジスタ32のエミッタ・コレクタ間に逆並列接続されるダイオードで、これはＭＯＳ型ＦＥＴ11のオフ時に、ゲートに蓄積された電荷を放電させるためのものである。なお、その他の構成は、従来例で示す図１５と共通している。
【００２７】
次に、上記構成についてその動作を図２の波形図を参照しながら説明する。なお、この図２において、上段はトランス５の二次巻線７に発生する電圧をＶｓであり、また下段はＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsである。
【００２８】
本実施例におけるＤＣ／ＤＣコンバータ１Ａ，１Ｂ…は、パルス幅制御のフォワード型コンバータで、ＤＣ／ＤＣコンバータ１Ａの動作時には、スイッチング素子８をオン，オフすることにより、トランス５の一次巻線６に直流入力電圧Ｖｉが断続的に印加され、トランス５の二次巻線７に交流電圧Ｖｓが発生する。スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、二次巻線７のドット側端子に一次巻線６との巻数比（１／Ｎ）に比例したオン時電圧Ｖｓon（＝Ｖｉ／Ｎ）が発生する。このときトランジスタ32のエミッタ電圧Ｖｘは二次巻線７のオン時電圧Ｖｓonに等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも高くなるので、ツェナーダイオード33が導通してトランジスタ32がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７のオン時電圧Ｖｓonと等しくなる（Ｖgson＝Ｖｉ／Ｎ）。したがって、ＭＯＳ型ＦＥＴ11はスイッチング素子８に同期して直ちにオンするので、整流素子としての電力損失を低減できると共に、トランス５の二次巻線７に発生するオン時電圧ＶｓonがＭＯＳ型ＦＥＴ11により整流され、チョークコイル13および負荷２にエネルギーが供給される。
【００２９】
やがて、スイッチング素子８がオフ期間（Ｔoff）になると、トランス５の一次巻線６に発生するリセット電圧により、今度は二次巻線７の非ドット側端子に正極性の電圧が発生する。トランジスタ32のエミッタ電圧Ｖｘはツェナーダイオード33のツェナー電圧Ｖｚよりも低くなるので、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11はオフし、代わりに転流ダイオード12がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。平滑コンデンサ14は出力電圧Ｖｏのリップルを吸収するもので、また制御回路17はスイッチング素子８のゲートに駆動信号を供給すると同時に、出力電圧Ｖｏの変動を検出して駆動信号のパルス導通幅を可変し、出力電圧Ｖｏの安定化を図っている。
【００３０】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇したとすると、一方のＤＣ／ＤＣコンバータ１Ａはその内部の制御回路17が出力電圧Ｖｏの上昇を検出して、スイッチング素子８のパルス導通幅を狭める方向に制御する。やがてこの制御が限界に達すると、ＤＣ／ＤＣコンバータ１Ａは動作停止状態になり、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に出力電圧Ｖｏが印加されるが、ここでのトランジスタ32のエミッタ電圧Ｖｘは出力電圧Ｖｏに等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも低いので、ツェナーダイオード33は導通せず、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス１のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避できる。
【００３１】
本実施例の回路構成において着目すべき点は、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが、ツェナーダイオード33のツェナー電圧Ｖｚの影響を受けず、トランス５の二次巻線７の両端間電圧Ｖｓonにのみ依存することである。すなわち、前述の例と同じく、入力電圧Ｖｉ＝100Ｖ，巻数比Ｎ＝５，ツェナーダイオード33のツェナー電圧Ｖｚ＝17Ｖの場合を想定すると、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７の両端間電圧Ｖｓonに等しく20Ｖとなる。ここで各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を、入力電圧Ｖｉ＝150Ｖに対応させようとすると、前記ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは30Ｖになる。このように、入力電圧Ｖｉを1.5倍変動させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは同様に1.5倍しか変動しないので、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。しかも、並列運転時に一方のＤＣ／ＤＣコンバータ１Ａが動作停止状態に陥っても、ツェナーダイオード33により同期整流用のＭＯＳ型ＦＥＴ11を確実にオフさせ続けることができるので、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが、僅かスイッチ素子であるトランジスタ32と定電圧素子であるツェナーダイオード33を付加しただけで容易に実現できる。
【００３２】
以上のように本実施例によれば、トランス５の一次巻線６に接続されるスイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７に直列接続された同期整流用の電界効果トランジスタであるＭＯＳ型ＦＥＴ11により整流して直流出力電圧Ｖｉを得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、ＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧を発生する二次巻線７の一端（ドット側端子）との間に接続するスイッチ素子としてのトランジスタ32と、このトランジスタの制御端子であるベースに接続し、スイッチング素子８のオン時に二次巻線７の一端に発生する電圧Ｖｓonによりトランジスタ32をオンにして、この電圧ＶｓonをＭＯＳ型ＦＥＴ11のゲートに供給するツェナーダイオード33とを備えている。
【００３３】
ＤＣ／ＤＣコンバータ１Ａの動作時において、スイッチング素子８のオン時には、トランス５の二次巻線７の一端に正極性の電圧が発生するが、このときのトランジスタ32の端子電圧Ｖｘは二次巻線７の両端間電圧Ｖｓonと等しく、ツェナーダイオード33のツェナー電圧Ｖｚよりも高くなるので、トランジスタ32がオンして、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonに、二次巻線７の両端間電圧Ｖｓonがそのまま印加される。これによりＭＯＳ型ＦＥＴ11は直ちにターンオンし、整流素子としての電力損失を低減できる。
【００３４】
一方、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に上昇した出力電圧Ｖｏが印加される。しかし、トランジスタ32の端子電圧Ｖｘはこの出力電圧Ｖｏに等しく、ツェナーダイオード33のツェナー電圧Ｖｚに達しないので、ＭＯＳ型ＦＥＴ11はターンオンしない。よって動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介して、トランス５の二次巻線７に電流が流れ込むのを防止できる。
【００３５】
さらに、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが、ツェナーダイオード33のツェナー電圧Ｖｚの影響を受けず、トランス５の二次巻線７の両端間電圧Ｖｓonにのみ依存する。このため、入力電圧Ｖｉをワイドレンジに変動させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは入力電圧Ｖｉと同じ倍率にしか変動せず、既存の耐圧特性を有するＭＯＳ型ＦＥＴ11の利用も容易になる。これにより、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが可能になる。
【００３６】
次に、本発明の第２実施例を図３および図４に基づき説明する。好ましい回路図を示す図３において、ここでは同期整流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ11の他に、このＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧が発生するトランス５のドット側端子との間に接続されるＭＯＳ型ＦＥＴからなるスイッチ素子52と、ＭＯＳ型ＦＥＴ11のソースと二次巻線７のドット側端子に接続するスイッチ素子52の一端すなわちドレインとの間に接続する抵抗53，定電圧素子としてのツェナーダイオード54および第２のツェナーダイオード55の直列回路とを備え、ツェナーダイオード54，55の接続点をスイッチ素子52の制御端子であるゲートに接続して構成される。第１のツェナーダイオード54は、ＭＯＳ型ＦＥＴ11のソースを基準として、二次巻線７のドット側端子に接続するスイッチ素子52の端子電圧Ｖｘがツェナー電圧Ｖｚ1以下のときに、スイッチ素子52をオフする一方で、端子電圧Ｖｘがツェナー電圧Ｖｚ1に達したときに、スイッチ素子52をオンさせるもので、ここでの第１のツェナーダイオード54は、トランス５の二次巻線７に発生するオン時電圧Ｖｓよりも低く、かつ出力電圧Ｖｏよりも高いツェナー電圧Ｖｚ1を有する特性のものが選定される。また第２のツェナーダイオード55は、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmax（図４参照）をそのツェナー電圧Ｖｚ2にクランプするものである。
【００３７】
次に、上記構成についてその動作を図４の波形図を参照しながら説明する。なお、この図４において、上段はトランス５の二次巻線７に発生する電圧Ｖｓであり、また下段はＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsである。
【００３８】
スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、二次巻線７のドット側端子に一次巻線６との巻数比（１／Ｎ）に比例したオン時電圧Ｖｓon（＝Ｖｉ／Ｎ）が発生する。このときスイッチ素子52の端子電圧Ｖｘは二次巻線７のオン時電圧Ｖｓonに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも高くなるので、ツェナーダイオード54が導通してスイッチ素子52がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７のオン時電圧Ｖｓonからツェナーダイオード44のツェナー電圧Ｖｚ1を差し引いた値と等しくなる（Ｖgson＝Ｖｉ／Ｎ−Ｖｚ1）。したがって、ＭＯＳ型ＦＥＴ11はスイッチング素子８に同期して直ちにオンするので、整流素子としての電力損失を低減できると共に、トランス５の二次巻線７に発生するオン時電圧ＶｓonがＭＯＳ型ＦＥＴ11により整流され、チョークコイル13および負荷２にエネルギーが供給される。
【００３９】
やがて、スイッチング素子８がオフ期間（Ｔoff）になると、トランス５の一次巻線６に発生するリセット電圧により、今度は二次巻線７の非ドット側端子に正極性の電圧が発生する。スイッチ素子52の端子電圧Ｖｘはツェナーダイオード54のツェナー電圧Ｖｚ1よりも低くなるので、スイッチ素子52ひいてはＭＯＳ型ＦＥＴ11はオフし、代わりに転流ダイオード12がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。
【００４０】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、ＤＣ／ＤＣコンバータ１Ａが動作停止状態になって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に出力電圧Ｖｏが印加されるようになると、スイッチ素子52の端子電圧Ｖｘは出力電圧Ｖｏに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも低いので、ツェナーダイオード54は導通せず、スイッチ素子52ひいてはＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止し、トランス５のコアが飽和することに起因するＭＯＳ型ＦＥＴ11の破損を回避できる。
【００４１】
本実施例の回路構成において着目すべき点は、入力電圧Ｖｉをレベルシフトするのに伴ない、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonが上昇すると、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonがツェナーダイオード55のツェナー電圧Ｖｚ2に達した時点で一定値にクランプされることである。すなわち図４に示すように、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmaxは、ツェナーダイオード55のツェナー電圧Ｖｚ2により規定される。したがって、入力電圧Ｖｉをワイドレンジ化により上昇させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは同様に1.5倍しか変動しないので、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００４２】
このように本実施例では、トランス５の一次巻線６に接続されるスイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７に直列接続された同期整流用の電界効果トランジスタであるＭＯＳ型ＦＥＴ11により整流して直流出力電圧Ｖｉを得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、ＭＯＳ型ＦＥＴ11のゲートとスイッチング素子８のオン時に正極性の電圧を発生する二次巻線７の一端との間に接続するスイッチ素子52と、スイッチング素子８のオン時に二次巻線７の一端に発生する電圧ＶｓonをレベルシフトしてＭＯＳ型ＦＥＴ11のゲートに印加する第１のツェナーダイオード54と、ＭＯＳ型ＦＥＴ11のゲートに印加する電圧レベルの最大値を規定する第２のツェナーダイオード55とを備えている。
【００４３】
ＤＣ／ＤＣコンバータ１Ａの動作時において、スイッチング素子８のオン時には、トランス５の二次巻線７の一端に正極性の電圧が発生するが、このときのスイッチ素子52の端子電圧Ｖｘは二次巻線７の両端間電圧Ｖｓonと等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1よりも高くなるので、スイッチ素子52がオンして、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonに、二次巻線７の両端間電圧Ｖｓonがレベルシフトして印加される。これによりＭＯＳ型ＦＥＴ11は直ちにターンオンし、整流素子としての電力損失を低減できる。
【００４４】
一方、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に上昇した出力電圧Ｖｏが印加される。しかし、スイッチ素子52の端子電圧Ｖｘはこの出力電圧Ｖｏに等しく、ツェナーダイオード54のツェナー電圧Ｖｚ1に達しないので、ＭＯＳ型ＦＥＴ11はターンオンしない。よって動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介して、トランス５の二次巻線７に電流が流れ込むのを防止できる。
【００４５】
さらに、入力電圧Ｖｉをワイドレンジに上昇させると、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgsmaxが第２のツェナーダイオード55により規定されるため、既存の耐圧特性を有するＭＯＳ型ＦＥＴ11の利用も容易になる。これにより、動作停止状態にあるＤＣ／ＤＣコンバータ１Ａへの電流の流れ込みを阻止しつつも、入力電圧Ｖｉのワイドレンジ化に対応することが可能になる。
【００４６】
また、スイッチング素子８のオン時において、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsonは、二次巻線７の両端間電圧Ｖｓonよりも低くレベルシフトした電圧が印加されるので、第１実施例のものよりも低耐圧のＭＯＳ型ＦＥＴ11を利用できる利点がある。
【００４７】
図５は、本発明の第３実施例を示す好ましい並列運転スイッチング電源装置の回路図である。第１実施例と異なる箇所の構成について説明すると、ここでは第１実施例の転流ダイオード12に代わって転流用の電界効果トランジスタすなわちＭＯＳ型ＦＥＴ22が設けられ、そのゲートがトランス５の非ドット側端子に直接ではなく、ダイオード43と充電スイッチ素子44との直列回路を介して接続されている。また、ＭＯＳ型ＦＥＴ22のゲート・ソース間には別の放電用スイッチ素子45が接続される。これらのスイッチ素子44，45は、フォトカプラなどの絶縁素子47によりトランス５の一次側にある制御回路17と電気的に絶縁した状態で接続される。制御回路17は、主スイッチング素子８のゲートに供給するパルス駆動信号を検出して、充電用スイッチ素子44および放電用スイッチ素子45をそれぞれ動作させる機能を有しており、ここでは、主スイッチング素子８がオンすると、充電用スイッチ素子44をオフにし、放電用スイッチ素子45をオンにする一方で、主スイッチング素子８がオフすると、充電用スイッチ素子44をオンにし、放電用スイッチ素子45をオフにする。また、ＤＣ／ＤＣコンバータ１Ａの動作停止時、すなわち制御回路17の発振停止時には、双方のスイッチ素子44，45がいずれもオフするようになっている。なお、本実施例では、図９に示すアクティブクランプ回路12の構成を省略しているが、勿論これを付加したものでもよい。
【００４８】
次に、上記構成についてその作用を図６の波形図を参照しながら説明する。同図において、最上段にあるのはチョークコイル13を流れるチョーク電流ｉＬで、以下、主スイッチング素子８のドレイン・ソース間電圧ＶDS、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧ＶGS1、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2をそれぞれ示している。また、図中左側は定常時の波形、右側は制御回路17の発振停止時の波形を示している。
【００４９】
主スイッチング素子８のオン期間中（Ｔon）は、直流電源３からの直流入力電圧Ｖｉがトランス５の一次巻線６に印加され、一次巻線６との巻数比に比例したオン時電圧が、二次巻線７のドット側端子に正極性として発生する。このときトランジスタ32がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧ＶGS1が二次巻線７のオン時電圧と等しくなって、ＭＯＳ型ＦＥＴ11は主スイッチング素子８に同期して直ちにオンするのは前述した通りである。また、主スイッチング素子８のオン期間中は、充電用スイッチ素子44がオフ、放電用スイッチ素子45がオンになり、それまでＭＯＳ型ＦＥＴ22のゲートに蓄積された電荷が放電用スイッチ45を介して急速に放電される。
【００５０】
やがて、主スイッチング素子８がオフ期間（Ｔoff）になると、トランジスタ32のエミッタ電圧はツェナーダイオード33のツェナー電圧よりも低くなり、トランジスタ32ひいてはＭＯＳ型ＦＥＴ11はオフする。それと共に、制御回路17は充電用スイッチ素子44をオン、放電用スイッチ素子45をオフにし、転流用のＭＯＳ型ＦＥＴ22をターンオンさせる。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。
【００５１】
ここで、何らかの原因で他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが上昇し、制御回路17の発振が停止してＤＣ／ＤＣコンバータ１Ａが動作停止状態になると、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に、電圧源としての出力電圧Ｖｏが印加される。このとき主スイッチング素子８と、充電用および放電用の各スイッチ素子44，45は、いずれもオフ状態になる。
【００５２】
トランス５の一次巻線６にリセット電圧が発生する状態で、制御回路17の発振が停止すると、図６に示すように、転流用のＭＯＳ型ＦＥＴ22のゲートには、このＭＯＳ型ＦＥＴ22をオンするのに十分な電荷が蓄積されており、自然放電によってＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2が徐々に低下する。また、制御回路17の発振停止直後はＭＯＳ型ＦＥＴ22がオンしているので、チョークコイル13のエネルギー放出に伴なうチョーク電流ｉＬが正方向に流れるが、やがて他のＤＣ／ＤＣコンバータ１Ｂからの出力電圧により、チョークコイル13にエネルギーを蓄える逆向きのチョーク電流ｉＬが直線的に増加して流れる。
【００５３】
その後、ＭＯＳ型ＦＥＴ22のゲートに蓄積された電荷が自然放電すると、ＭＯＳ型ＦＥＴ22はターンオフし、以後転流用のＭＯＳ型ＦＥＴ22はオフ状態にロックされる。すると、それまでチョークコイル13に蓄えられたエネルギーにより、このチョークコイル13が起電力となって、トランジスタ32のエミッタにはツェナーダイオード33のツェナー電圧以上の端子電圧が発生する。これにより整流用のＭＯＳ型ＦＥＴ11がターンオンし、チョークコイル13のエネルギー放出により逆向きのチョーク電流ｉＬは直線的に減少する。しかし、転流用のＭＯＳ型ＦＥＴ22はオフ状態にロックされ、チョークコイル13に再びエネルギーが蓄積されることはないので、ＭＯＳ型ＦＥＴ11が再度ターンオンすることはない。また、トランジスタ32のエミッタ電圧は、ツェナーダイオード33のツェナー電圧よりも低くなり、ツェナーダイオード33は導通せず、トランジスタ32ひいては整流用のＭＯＳ型ＦＥＴ11もターンオンしない。したがって、動作中のＤＣ／ＤＣコンバータ１Ｂから動作停止中のＤＣ／ＤＣコンバータ１ＡのＭＯＳ型ＦＥＴ11を介してトランス５の二次巻線７に電流が流れ込むのを防止できる。こうして、ＤＣ／ＤＣコンバータ１Ａの動作停止時におけるＭＯＳ型ＦＥＴ11，22の自励発振を防止できると共に、転流用のＭＯＳ型ＦＥＴ22のドレイン・ソース間に発生するサージ電圧も低減できる。
【００５４】
以上のように本実施例では、トランス５の一次巻線６に接続される主スイッチング素子８をオン・オフさせ、トランス５の二次巻線７より交流電圧を取出し、この交流電圧を二次巻線７側に接続された整流用のＭＯＳ型ＦＥＴ11と、転流用のＭＯＳ型ＦＥＴ22と、平滑用のチョークコイル13およびコンデンサ14とにより整流平滑して直流出力電圧を得るＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を並列接続してなる並列運転スイッチング電源装置において、主スイッチング素子８のオフ時に正極性の電圧が発生する二次巻線７の一端（非ドット側端子）とＭＯＳ型ＦＥＴ22のゲートとの間に充電用スイッチ素子44を接続すると共に、ＤＣ／ＤＣコンバータ１Ａの動作時における主スイッチング素子８のオフ期間中には充電用スイッチ素子44をオンにし、ＤＣ／ＤＣコンバータ１Ａの動作停止時には充電用スイッチ素子44をオフにするように構成している。
【００５５】
このようにすると、ＤＣ／ＤＣコンバータ１Ａの動作時において、主スイッチング素子８のオフ時には、トランス５の二次巻線７の非ドット側端子に正極性の電圧が発生するが、ここで充電用スイッチ素子44がオンするので、ＭＯＳ型ＦＥＴ22のゲートにトランス５の二次巻線７に発生する電圧が印加され、このＭＯＳ型ＦＥＴ22がターンオンする。したがって、それまでチョークコイル13に蓄えられていたエネルギーが、ＭＯＳ型ＦＥＴ22を通して出力側に送り出される。
【００５６】
また、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧が上昇し、一方のＤＣ／ＤＣコンバータ１Ａの動作が停止すると、この動作停止状態にあるＤＣ／ＤＣコンバータ１Ａの出力回路に、他方のＤＣ／ＤＣコンバータ１Ｂの出力電圧Ｖｏが印加される。しかし、充電用スイッチ素子44はオフしたままで、トランス５の二次巻線７の非ドット側端子とＭＯＳ型ＦＥＴ22のゲートとの間が切り離されるので、ＭＯＳ型ＦＥＴ11，22が何度もオン・オフを繰り返すことはない。したがって、整流用および転流用の各ＭＯＳ型ＦＥＴ11，22による自励発振を確実に防止できる。
【００５７】
次に、本発明の第４実施例を図７に基づき説明する。同図において、ここではトランス５の二次巻線７の非ドット側端子と転流用のＭＯＳ型ＦＥＴ22のゲートとの間に前記充電用スイッチ素子44を接続すると共に、この充電用スイッチ素子44の両端間に放電用のダイオード46を並列接続して構成される。
【００５８】
この場合、トランス５の一次巻線６にリセット電圧が発生する状態で、制御回路17の発振が停止すると、転流用のＭＯＳ型ＦＥＴ22のゲートには、このＭＯＳ型ＦＥＴ22をオンするのに十分な電荷が蓄積されているが、第３実施例とは異なりダイオード46を介して電荷が放電するので、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧ＶGS2は急速に低下し、ＭＯＳ型ＦＥＴ22は速やかにターンオフする。したがって、チョークコイル13にエネルギーを蓄える逆向きのチョーク電流ｉＬの増加量も小さく、その後の整流用のＭＯＳ型ＦＥＴ11のオン時間も短かい。こうして、第３実施例と同様に、ＤＣ／ＤＣコンバータ１Ａの動作停止時におけるＭＯＳ型ＦＥＴ11，22の自励発振を防止できると共に、転流用のＭＯＳ型ＦＥＴ22のドレイン・ソース間に発生するサージ電圧も低減できる。
【００５９】
このように本実施例では、充電用スイッチ44の両端間に放電素子としてのダイオード46を並列接続しているので、ＭＯＳ型ＦＥＴ22のゲートに電荷が蓄積された状態でＤＣ／ＤＣコンバータ１Ａの動作が停止しても、この電荷は放電用のダイオード46を介して速やかに放電される。したがって、ＤＣ／ＤＣコンバータ１Ａの動作停止状態において、ＭＯＳ型ＦＥＴ22を速やかにターンオフさせることが可能になり、整流用および転流用の各ＭＯＳ型ＦＥＴ11，22による自励発振をより確実に防止できる。なお、ここでの放電素子としては、他に抵抗などを用いてもよい。
【００６０】
図８は、本発明の第５実施例を示す回路図である。なお便宜上、ここでは一次巻線６の巻数をＮｐ，二次巻線７の巻数をＮｓとする。また、制御回路17の構成も前記各実施例と同一なので省略する。さらに、ここでは単独のＤＣ／ＤＣコンバータ１だけを示しているが、勿論他の実施例と同様に各ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…による並列運転を行なってもよい。
【００６１】
トランス５の二次側には、トランス５の二次巻線７に誘起された電圧を出力電圧Ｖｏとして負荷２に供給する出力回路が設けられる。この出力回路は、二次巻線７の一端から負荷２に至る出力電圧ラインにドレイン・ソースが挿入接続される整流スイッチ素子としてのＭＯＳ型ＦＥＴ11と、二次巻線７とＭＯＳ型ＦＥＴ11との直列回路間にドレイン・ソースが接続される転流スイッチ素子としてのＭＯＳ型ＦＥＴ22とを備えた同期整流回路57を有する。
【００６２】
同期整流回路57は、二次巻線７のドット端子とＭＯＳ型ＦＥＴ11のゲートとの間に、そのドレインとソースが接続され、ＭＯＳ型ＦＥＴ22に供給されるゲート駆動信号電圧をピークチャージした電圧で駆動するスイッチ素子52と、スイッチング素子８のオフ時にＭＯＳ型ＦＥＴ22にゲート駆動信号を供給するゲート駆動回路58の他に、このゲート駆動回路58の出力端子にアノードを接続したダイオード59と、このダイオード59のカソードに一端を接続し、他端をＭＯＳ型ＦＥＴ11が挿入接続される出力電圧ラインに接続したコンデンサ60と、このコンデンサ60の両端間に接続する放電用の抵抗61とからなり、ダイオード59のカソードとコンデンサ60との接続点をスイッチ素子52のゲートに接続したオン・オフ切換回路62を備えている。このオン・オフ切換回路62は、ゲート駆動回路58がＭＯＳ型ＦＥＴ22のゲートにゲート駆動信号を供給している間、すなわちスイッチング素子８の動作中は、スイッチ素子52をオンにし続ける一方で、スイッチング素子８の動作停止に伴ないゲート駆動回路58からゲート駆動信号が供給されなくなると、スイッチ素子52をオフにしてＭＯＳ型ＦＥＴ11のゲートを強制的に切離し、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11をオンさせないようにするものである。さらに、本実施例におけるゲート駆動回路58は、スイッチング素子８がスイッチング動作していない装置の停止時になると、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’を０ボルトに遮断するものを選定する。これにより、ゲート駆動回路58からのゲート駆動信号が途絶えると、オン・オフ切換回路62を構成するダイオード59がオフして、コンデンサ60を抵抗61で速やかに放電させることができる。
【００６３】
次に、その作用を説明すると、スイッチング電源装置の動作中において、スイッチング素子８のオン期間中は、前述のように二次巻線７のドット側端子に一次巻線６との巻数比（Ｎｓ／Ｎｐ）に比例したオン時電圧（Ｖｉ・Ｎｓ／Ｎｐ）が発生する。スイッチング素子８がオン・オフ動作を繰り返す間は、スイッチング素子８のオフ期間にゲート駆動回路58から供給されるＨ（高）レベルのゲート駆動信号によってダイオード59がオンし、このダイオード59を介してコンデンサ60が充電される。コンデンサ60はスイッチング素子８がオフになる毎に充電されるので、スイッチング素子８のオン期間において、ゲート駆動回路58からのゲート駆動信号が一時的にＬ（低）レベルに切換わっても、コンデンサ60の充電電圧値はゲート駆動信号のピーク電圧値にほぼ等しくなる。そのため、スイッチ素子52の制御端子であるゲートにコンデンサ60の充電電圧が印加され、このスイッチ素子52がオンし、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記二次巻線７のオン時電圧に等しくなる（Ｖgs＝Ｖｉ・Ｎｓ／Ｎｐ）。これにより、トランス５の二次巻線７よりＭＯＳ型ＦＥＴ11を通して、チョークコイル13や負荷２にエネルギーが供給される。なお、スイッチング素子８のオン期間中は、ゲート駆動回路58からのゲート駆動信号がＬレベルになっており、ＭＯＳ型ＦＥＴ22はオフする。
【００６４】
ここで重要なのは、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、入力電圧Ｖｉとトランス２の巻数比だけに依存し、オン・オフ切換回路62を構成する各素子（ダイオード59，コンデンサ60，抵抗61）を含めて、他のいかなる素子の影響を受けないことにある。
【００６５】
例えば前記図３に示す回路で、一次巻線６の巻数をＮｐ，二次巻線７の巻数をＮｓとすると、スイッチング素子８のオン期間中におけるスイッチ素子52のドレイン端子電圧は、ツェナーダイオード54のツェナー電圧ＶZ1よりも高く、ツェナーダイオード54が導通してスイッチ素子52がオンするが、このときのＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記二次巻線７のオン時電圧からツェナーダイオード54のツェナー電圧ＶZ1と、スイッチ素子52自身のスレッシュホールド電圧Ｖth52とを差し引いた値と等しくなる（Ｖgs＝Ｖｉ・Ｎｓ／Ｎｐ−ＶZ1−Ｖth52）。
【００６６】
また、入力電圧Ｖｉの変動に伴なって、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが上昇しても、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、ツェナーダイオード55のツェナー電圧ＶZ2からスイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に達した時点で一定値にクランプされる。すなわち、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgs(max)は、ツェナーダイオード55のツェナー電圧Ｖｚ2からスイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に等しい（Ｖgs(max)＝Ｖｚ2−Ｖth52）。したがって、入力電圧Ｖｉをある程度広範囲に可変しても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsの変動が小さく抑制され、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００６７】
しかし、スイッチング素子８が動作していない停止時に、外部から出力電圧Ｖｏが印加された場合、その出力電圧Ｖｏからツェナーダイオード54のツェナー電圧ＶZ1と、スイッチ素子52のスレッシュホールド電圧Ｖth52とを差し引いた値が、ＭＯＳ型ＦＥＴ11のスレッシュホールド電圧Ｖth11を超えてしまうと、すなわち、Ｖth11＞Ｖｏ−ＶZ1−Ｖth52なる関係が成立すると、出力電圧ラインに挿入接続されたＭＯＳ型ＦＥＴ11がオンして、電源装置内の各素子にストレスが発生する。
【００６８】
このような事態が起こらないようにするには、ツェナーダイオード54のツェナー電圧ＶZ1を大きく、かつスイッチ素子52のスレッシュホールド電圧Ｖth52を大きくするように設計を行なえばよい。そうすれば、ある程度高い出力電圧Ｖｏであっても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧はスレッシュホールド電圧Ｖth11にまでは達せず、ＭＯＳ型ＦＥＴ11がオンすることは防止される。しかし、ツェナー電圧ＶZ1とスレッシュホールド電圧Ｖth52が大きく設計されていると、電源装置の動作中において、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが小さくなる。この場合、ＭＯＳ型ＦＥＴ11のオン抵抗が大きくなって、同期整流方式本来の特徴である電源装置の高効率化が達成できなくなる。つまり、動作中においてＭＯＳ型ＦＥＴ11のオン抵抗を小さくする一方で、停止中において外部から出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11がオンしないような最適な設計を行なうことが、双方のトレードオフにより困難である。
【００６９】
その点、本実施例のものは、他の素子の影響を受けることなくＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsを高く設定できるので、ＭＯＳ型ＦＥＴ11のオン抵抗は小さくなり、同期整流方式本来の特徴である電源装置の高効率化が達成できる。
【００７０】
やがて、スイッチング素子８がオフ期間になると、二次巻線７の非ドット側端子に発生する電圧により、ゲート駆動回路58からＭＯＳ型ＦＥＴ22にゲート駆動信号が送り出され、ＭＯＳ型ＦＥＴ22がオンする。これにより、チョークコイル13を流れる慣性電流が負荷２にエネルギーとして供給され続ける。一方、スイッチ素子52はスイッチング素子８のオフ期間もオンし続けているが、二次巻線７の非ドット側端子に正極性の電圧が発生している関係で、ＭＯＳ型ＦＥＴ11はオフする。
【００７１】
また、入力電圧Ｖｉの変動に伴なって、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsが上昇しても、このＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’からダイオード59の順方向電圧降下Ｖfと、スイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に達した時点で一定値にクランプされる。すなわち、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧の最大値Ｖgs(max)は、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’からダイオード59の順方向電圧降下Ｖfと、スイッチ素子52のスレッシュホールド電圧Ｖth52を差し引いた値に等しい（Ｖgs(max)＝Ｖgs’−Ｖf−Ｖth52）。したがって、入力電圧Ｖｉをある程度広範囲に可変しても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsの変動が小さく抑制され、入力電圧Ｖｉを高くしても既存の耐圧特性を有するＭＯＳ型ＦＥＴ11がそのまま使用し易くなる。
【００７２】
さらに、スイッチング素子８が動作していない停止時になると、ゲート駆動回路58からＭＯＳ型ＦＥＴ22へのゲート駆動信号の供給が途絶えて、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’は０ボルトとなる。すると、コンデンサ60に蓄えられていたエネルギーは抵抗61に素早く移動して放電し、スイッチ素子52のゲート・ソース間電圧が低下して、スイッチ素子52はオフのままの状態となる。すなわち、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、前記最大値Ｖgs(max)の関係式から０ボルトになり、ＭＯＳ型ＦＥＴ11，22は共にオフする。したがって、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ22のゲート・ソース間電圧Ｖgs’が０ボルトである限り、出力電圧ラインに挿入接続されたＭＯＳ型ＦＥＴ11はターンオンせず、電源装置内の各素子にストレスが発生することを確実に防止できる。
【００７３】
以上のように本実施例は、スイッチング素子８のオン時にトランス５の二次巻線７の一端（ドット側端子）に発生した正極性の電圧を整流スイッチ素子であるＭＯＳ型ＦＥＴ11の制御端子すなわちゲートに供給して、このＭＯＳ型ＦＥＴ11をオンさせる一方、スイッチング素子８のオフ時にトランス５の二次巻線７の他端（非ドット側端子）に正極性の電圧が発生すると、駆動回路としてのゲート駆動回路58から転流スイッチ素子であるＭＯＳ型ＦＥＴ22の制御端子すなわちゲートに、このＭＯＳ型ＦＥＴ22をオンさせるオンレベル の駆動信号を供給すると共に、トランス５の二次巻線７の一端（ドット側端子）とＭＯＳ型ＦＥＴ11のゲートとの間にスイッチ素子52を挿入接続したスイッチング電源装置において、スイッチ素子52は前記オンレベルの駆動信号をピークチャージした電圧で駆動するものであり、スイッチング素子８の動作中に、ゲート駆動回路58がＭＯＳ型ＦＥＴ 22 をオン・オフさせるオンレベルとオフレベルの駆動信号を繰り返し供給している間は、このオンレベルとオフレベルの駆動信号によってスイッチ素子52をオンにし続け、スイッチング素子８の動作停止に伴ないゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、外部からいかなる出力電圧Ｖｏが印加されても、スイッチ素子52をオフのままの状態にするオン・オフ切換回路62を備えている。
【００７４】
この場合、スイッチング素子８の動作中は、スイッチング素子８のオフ期間中にゲート駆動回路58からＭＯＳ型ＦＥＴ22に供給されるオンレベルの駆動信号（ゲート駆動信号）を利用して、このオンレベルの駆動信号をピークチャージした電圧で、トランス５の二次巻線７の一端とＭＯＳ型ＦＥＴ11のゲートとの間にあるスイッチ素子52を駆動し、当該スイッチ素子52をオンし続けることで、スイッチング素子８のオン期間に同期してＭＯＳ型ＦＥＴ11を十分なゲート・ソース間電圧Ｖgsでオンさせることができる。また、スイッチング素子８の停止中は、ゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えることを利用してスイッチ素子52をオフにすることで、外部からいかなる出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11をターンオンさせないように、このスイッチ素子をオフの状態のままにする。このように、ゲート駆動回路58からオンレベルとオフレベルの駆動信号が供給されているか否かによって、スイッチ素子52のオン・オフ動作を決めているため、動作中においてはＭＯＳ型ＦＥＴ11のオン抵抗を小さくでき、停止中においては外部から出力電圧Ｖｏが印加されても、ＭＯＳ型ＦＥＴ11がオンしないようにすることができる。
【００７５】
また、実施例中のオン・オフ切換回路62は、ゲート駆動回路58からオンレベルとオフレベルの駆動信号を繰り返し供給している間は、オンレベルの駆動信号をコンデンサ60に充電して、スイッチ素子52がスイッチング素子８のオン・オフに拘らず常時オンするように、その充電電圧をスイッチ素子52の制御端子であるゲートに供給する一方で、ゲート駆動回路58から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、放電抵抗61を利用してコンデンサ60を速やかに放電するピークチャージ回路で構成されている。
【００７６】
スイッチ素子52は、少なくともスイッチング素子８のオン期間中にオンしていればよいが、そのためにゲート駆動回路58からの駆動信号を反転させ、スイッチ素子52の制御端子に供給する反転回路を設けると、オン・オフの切換わりのタイミングなどで設計が困難になる。その点、本実施例におけるピークチャージ回路は、スイッチング素子８の動作中に、コンデンサ60の充電電圧を利用してスイッチ素子52を常時オンにするので、こうしたオン・オフタイミングを考慮する必要がなく設計が容易になる。しかも、スイッチング素子８の動作が停止すると、放電抵抗61によりコンデンサ60は速やかに放電するので、停止中に外部から出力電圧Ｖｏが印加されても、整流スイッチ素子であるＭＯＳ型ＦＥＴ11を確実にオンさせないようにすることができる。
【００７７】
なお、本発明は前記実施例に限定されるものではなく、種々の変形実施が可能である。例えばスイッチング素子としては実施例中におけるＭＯＳ型ＦＥＴの他に、例えばＢＪＴ（バイポーラトランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）や、トランジスタとダイオードを組み合わせた構成などを使用できる。また、各実施例において、ＤＣ／ＤＣコンバータ１Ａ，１Ｂ…を単独で運転させてもよい。さらに、第３実施例や第４実施例における充電スイッチ素子44やそれに関連する構成を、他の第１，第２，第５実施例に組み込んでもよい。
【００７８】
【発明の効果】
本発明の請求項１のスイッチング電源装置によれば、動作中においては整流スイッチ素子のオン抵抗を小さくでき、停止中においては外部から出力電圧が印加されても、動作停止時における外部からの電流の流れ込みを阻止して、整流スイッチ素子がオンしないようにすることができる。
【００７９】
本発明における請求項２のスイッチング電源によれば、回路設計が容易になるだけでなく、整流スイッチ素子を確実にオンさせないようにすることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例における並列運転スイッチング電源装置の回路図である。
【図２】 同上図１におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【図３】 本発明の第２実施例における並列運転スイッチング電源装置の回路図である。
【図４】 同上図３におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【図５】 本発明の第３実施例における並列運転スイッチング電源装置の回路図である。
【図６】 本発明の第３実施例における各部の波形図である。
【図７】 本発明の第４実施例における並列運転スイッチング電源装置の回路図である。
【図８】 本発明の第５実施例を示す同期整流方式のスイッチング電源装置の回路図である。
【図９】 従来例における並列運転スイッチング電源装置の回路図である。
【図１０】 従来例におけるＤＣ／ＤＣコンバータの動作停止時における回路図である。
【図１１】 従来例における各部の波形図である。
【図１２】 図１１の状態１におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１３】 図１１の状態２および状態４におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１４】 図１１の状態３におけるＤＣ／ＤＣコンバータの等価的な回路図である。
【図１５】 別の従来例における並列運転スイッチング電源装置の回路図である。
【図１６】 同上図１５におけるトランスの二次巻線電圧と、ＭＯＳ型ＦＥＴのゲート・ソース間電圧とを示す波形図である。
【符号の説明】
５ トランス
８ スイッチング素子
11 ＭＯＳ型ＦＥＴ（整流スイッチ素子）
22 ＭＯＳ型ＦＥＴ（転流スイッチ素子）
52 スイッチ素子
58 駆動回路（ゲート駆動回路）
60 コンデンサ
61 放電抵抗
62 オン・オフ切換回路（ピークチャージ回路）
Claims (2)
- スイッチング素子のオン時にトランスの二次巻線の一端に発生した電圧を整流スイッチ素子の制御端子に供給して、この整流スイッチ素子をオンさせる一方、前記スイッチング素子のオフ時に前記トランスの二次巻線の他端に電圧が発生すると、駆動回路から転流スイッチ素子の制御端子に、この転流スイッチ素子をオンさせるオンレベルの駆動信号を供給すると共に、前記トランスの二次巻線の一端と前記整流スイッチ素子の制御端子との間にスイッチ素子を挿入接続したスイッチング電源装置において、前記スイッチ素子は、前記オンレベルの駆動信号をピークチャージした電圧で駆動するものであり、前記スイッチング素子の動作中に、前記駆動回路が前記転流スイッチ素子をオン・オフさせるオンレベルとオフレベルの駆動信号を繰り返し供給している間は、このオンレベルとオフレベルの駆動信号によって前記スイッチ素子をオンにし続け、前記スイッチング素子の動作停止に伴ない前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、外部からいかなる出力電圧が印加されても、前記スイッチ素子をオフのままの状態にするオン・オフ切換回路を備えたことを特徴とするスイッチング電源装置。
- 前記オン・オフ切換回路は、前記駆動回路からオンレベルとオフレベルの駆動信号を繰り返し供給している間は、オンレベルの駆動信号によりコンデンサに充電して、前記スイッチ素子が常時オンするようにその充電電圧を該スイッチ素子の制御端子に供給する一方で、前記駆動回路から繰り返し供給されるオンレベルとオフレベルの駆動信号が途絶えると、放電抵抗により前記コンデンサを放電するピークチャージ回路であることを特徴とする請求項１記載のスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066904A JP4088756B2 (ja) | 2001-03-13 | 2002-03-12 | スイッチング電源装置 |
| US10/096,737 US6580626B2 (en) | 2001-03-13 | 2002-03-13 | Switching power supply |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001070160 | 2001-03-13 | ||
| JP2001-70141 | 2001-03-13 | ||
| JP2001-70160 | 2001-03-13 | ||
| JP2001070141 | 2001-03-13 | ||
| JP2002066904A JP4088756B2 (ja) | 2001-03-13 | 2002-03-12 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002345239A JP2002345239A (ja) | 2002-11-29 |
| JP4088756B2 true JP4088756B2 (ja) | 2008-05-21 |
Family
ID=27346227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002066904A Expired - Lifetime JP4088756B2 (ja) | 2001-03-13 | 2002-03-12 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6580626B2 (ja) |
| JP (1) | JP4088756B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1101989C (zh) * | 1999-12-27 | 2003-02-19 | 艾默生网络能源有限公司 | Dc/dc变换器的自驱动电路 |
| US6650552B2 (en) * | 2001-05-25 | 2003-11-18 | Tdk Corporation | Switching power supply unit with series connected converter circuits |
| JP2004274824A (ja) * | 2003-03-05 | 2004-09-30 | Tdk Corp | スイッチング電源装置 |
| JP4721824B2 (ja) * | 2005-08-25 | 2011-07-13 | 新電元工業株式会社 | 同期整流型コンバータ |
| JP4553881B2 (ja) * | 2005-11-18 | 2010-09-29 | 株式会社デンソー | Ｄｃ／ｄｃコンバータの制御方法 |
| JP4548484B2 (ja) * | 2006-02-09 | 2010-09-22 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| DE102007001414B3 (de) * | 2007-01-09 | 2008-05-08 | Siemens Ag | Schaltungsanordnung sowie Verfahren zum Betrieb einer induktiven Last |
| JP5201388B2 (ja) * | 2007-09-26 | 2013-06-05 | 横河電機株式会社 | 同期整流駆動回路 |
| JP5012404B2 (ja) * | 2007-10-19 | 2012-08-29 | 株式会社村田製作所 | 同期整流型ｄｃ−ｄｃコンバータ |
| TWI367625B (en) * | 2008-01-04 | 2012-07-01 | Delta Electronics Inc | Switched-mode power supply and controlling method thereof |
| JP5157987B2 (ja) * | 2009-03-25 | 2013-03-06 | 株式会社豊田自動織機 | 絶縁形ｄｃ−ｄｃコンバータ |
| CN105048819A (zh) * | 2010-05-10 | 2015-11-11 | 恩菲斯能源公司 | 用于功率变换的装置 |
| CN101895207A (zh) * | 2010-06-28 | 2010-11-24 | 华为技术有限公司 | 控制电路及方法、电源装置 |
| US9559601B2 (en) | 2013-02-28 | 2017-01-31 | Telefonaktiebolaget Lm Ericsson (Publ) | Forward-flyback topology switched mode power supply |
| CN105406715B (zh) | 2014-09-15 | 2018-04-27 | Tdk株式会社 | 开关电源装置 |
| CN105490548B (zh) | 2014-09-15 | 2018-07-03 | Tdk株式会社 | 开关电源装置 |
| KR101696999B1 (ko) * | 2015-03-10 | 2017-01-16 | 엘에스산전 주식회사 | 에너지 저장 장치의 제어 방법 및 전력 관리 시스템 |
| US9966837B1 (en) | 2016-07-08 | 2018-05-08 | Vpt, Inc. | Power converter with circuits for providing gate driving |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975821A (en) * | 1989-10-10 | 1990-12-04 | Lethellier Patrice R | High frequency switched mode resonant commutation power supply |
| ES2056747B1 (es) * | 1993-03-31 | 1997-10-16 | Alcatel Standard Electrica | Circuito de conversion de continua-continua. |
| US5303138A (en) * | 1993-04-29 | 1994-04-12 | At&T Bell Laboratories | Low loss synchronous rectifier for application to clamped-mode power converters |
| JPH118974A (ja) | 1997-06-17 | 1999-01-12 | Nec Tohoku Ltd | 並列運転スイッチング電源装置 |
| JP3505068B2 (ja) * | 1997-10-24 | 2004-03-08 | 富士通株式会社 | 同期整流式ｄｃ−ｄｃコンバータ |
| JPH11299237A (ja) * | 1998-04-16 | 1999-10-29 | Nippon Electric Ind Co Ltd | アクティブ・クランプ回路を備えたフォワード・コンバータ |
| JP3493317B2 (ja) | 1999-04-07 | 2004-02-03 | デンセイ・ラムダ株式会社 | 同期整流方式のスイッチング電源における系統並列運転回路 |
-
2002
- 2002-03-12 JP JP2002066904A patent/JP4088756B2/ja not_active Expired - Lifetime
- 2002-03-13 US US10/096,737 patent/US6580626B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6580626B2 (en) | 2003-06-17 |
| JP2002345239A (ja) | 2002-11-29 |
| US20020131282A1 (en) | 2002-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4088756B2 (ja) | スイッチング電源装置 | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| US6788556B2 (en) | Switching power source device | |
| US7313003B2 (en) | Switching power supply unit | |
| US6438009B2 (en) | Reducing voltage transients across a MOSFET in a synchronous rectifier in a DC/DC converter | |
| US6690586B2 (en) | Switching power source device | |
| US20060268589A1 (en) | Switching power supply unit and voltage converting method | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| US7324355B2 (en) | Dc-DC converter | |
| KR20060049384A (ko) | 전력 변환 장치 | |
| US6181579B1 (en) | DC-DC converter | |
| US8284573B2 (en) | Synchronous rectifier circuit capable of preventing flow-through current | |
| JP5012404B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4830408B2 (ja) | 電力変換装置 | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| JP4355712B2 (ja) | スイッチング電源装置 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| US9564819B2 (en) | Switching power supply circuit | |
| JP2001292571A (ja) | 同期整流回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP3785327B2 (ja) | 同期整流ｍｏｓｆｅｔの駆動回路 | |
| JP2006340562A (ja) | 同期整流コンバータ | |
| JP2003333845A (ja) | スイッチング電源装置 | |
| JPH1066335A (ja) | コンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4088756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |