JPH066713Y2

JPH066713Y2 - サイリスタ電源回路

Info

Publication number: JPH066713Y2
Application number: JP1987105132U
Authority: JP
Inventors: 保弘信時
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-07-08
Filing date: 1987-07-08
Publication date: 1994-02-16
Anticipated expiration: 2002-07-08
Also published as: JPS6412488U

Description

【考案の詳細な説明】産業上の利用分野本考案は入力電圧を受けるサイリスタのターンオンとタ
ーンオフを交互に繰り返し行い、その出力電圧を安定化
させるサイリスタ電源回路に関する。

従来の技術例えばテレビジョン受像機ではサイリスタを有する電源
回路が用いられているが、受像機が大型化になって消費
電力が増大すると、サイリスタの発熱量が多くなるの
で、放熱板を拡大したりするなど、放熱に対し種々の対
策をとらなければならない。ところで、サイリスタを複
数個パラレルに接続して用いれば、各サイリスタの分担
電流は軽減されるので、サイリスタでの発熱量が少なく
なり、放熱に特別な配慮を払う必要がなくなって便利で
ある。

このようにサイリスタをパラレル（並列）に接続した電
源回路の一般的な構成例を第４図に示す。この図におい
て、入力端子（１）と出力端子（２）間に第１、第２サ
イリスタ(SR₁)(SR₂)が並列に接続され、その各ゲートに
対し第１、第２起動回路(3a)(3b)とゲート制御回路(4a)
(4b)がそれぞれ図示のように接続されている。これらの
起動回路(3a)(3b)とゲート制御回路(4a)(4b)はいずれも
サイリスタをターンオフさせるためのものであるが、起
動回路は当初作用するだけであり、サイリスタがターン
オンと、ターンオフを繰り返す定常状態でのターンオン
は専らゲート制御回路(4a)(4b)によって行われる。一
方、ターンオフはサイリスタの各アノードに接続された
コイル(L₁)(L₂)を通して外部から与えられるターンオフ
信号により実行される。

考案が解決しようとする問題点しかしながら、第４図の構成では各サイリスタに対し個
別に起動回路が設けられているので、素子数が増えてコ
スト高になるという欠点がある。しかも、起動電流が全
体として多くなるので、起動時の消費電力が増大すると
いう欠点もある。

それ故に本考案の目的は以上の問題を払拭した新規且つ
有効なサイリスタ電源回路を提供することにある。

問題点を解決するための手段本考案のサイリスタ電源回路は、入力端子と出力端子の
間にパラレルに接続された複数のサイリスタと、前記複
数のサイリスタの特定のものを起動する起動回路と、前
記複数の全てのサイリスタのゲートと前記出力端子に接
続されていて前記全てのサイリスタにターンオン信号を
出力し且つ起動時には前記特定のサイリスタの出力によ
って動作開始して他のサイリスタを起動するゲート制御
回路と、前記サイリスタをターンオフさせる信号を与え
る手段とからなり、起動後は全てのサイリスタが共にオ
ン、オフを繰り返すように構成されている。

作用電源投入時に１つの起動回路によって特定のサイリスタ
がターンオンする。これによって出力端子に電圧が発生
し、この電圧に基づいてゲート制御回路が動作を開始す
る。各サイリスタのゲートは、このゲート制御回路に共
通に接続されているので、前記起動された以外のサイリ
スタは全て前記ゲート制御回路によって起動される。而
して、本構成では最初に特定のサイリスタのみを起動
し、このサイリスタの起動に伴って動作するゲート制御
回路を介して残りのサイリスタを起動するのである。よ
って、起動回路の数が可及的に少なくて済むと共に、起
動時に要する入力端子からの電流も少なくて済む。

起動後の定常状態では、前記特定のサイリスタも他のサ
イリスタも全て同じようにターンオンとターンオフを繰
り返し、出力端子に電源電圧を発生する。

実施例以下、図面に示した実施例について説明する。第１図は
実施構成をブロックで示しており、入力端子（１）と出
力端子（２）の間には第１、第２サイリスタ(SR₁)(SR₂)
が互いに並列に接続されている。起動回路（３）は１つ
だけ設けられており、その一端は入力端子（１）に接続
され、他端は第１サイリスタ(SR₁)のゲートに接続され
ている。（４）は第１、第２サイリスタ(SR₁)(SR₂)に共
通のゲート制御回路であり、出力端子（２）に生じる出
力電圧が所定レベル以上になると作動し、第１、第２サ
イリスタ(SR₁)(SR₂)のゲートにターンオン信号を与え
る。(L₁)(L₂)は電磁結合によって外部からターンオフ信
号を受け、これをそれぞれのサイリスタ(SR₁)(SR₂)に与
えるための第１、第２コイルであり、電流不平衡是正の
役目を行っている。

第１図の回路を組込んだ装置の電源が投入されると入力
端子（１）に直流電圧が与えられ、これに伴って起動回
路（３）が動作し第１サイリスタ(SR₁)を導通させる。
起動回路（３）は第１サイリスタ(SR₁)を導通させた
後、不作動になる。この間、第２サイリスタ(SR₂)には
起動信号は与えられないのでオフのままであるが、第１
サイリスタ(SR₁)を通して出力端子（２）に電圧が与え
られてゲート制御回路（４）が作動するので、このゲー
ト制御回路（４）からのターンオン信号を受けてターン
オンする。即ち、第２サイリスタ(SR₂)は第１サイリス
タ(SR₁)よりも遅れて起動されることになる。このよう
に、第１サイリスタ(SR₁)のみが起動回路（３）によっ
て起動され、残りの第２サイリスタ(SR₂)の起動は第１
サイリスタ(SR₁)の起動により出力端子（２）に生じる
電圧によって作動するゲート制御回路（４）を通して行
われることになるので、第２サイリスタ(SR₂)には起動
回路は不要である。

第２図は本考案の電源回路をテレビジョン受像機におけ
る水平出力回路（５）用の電源回路として使用した場合
を示している。ここで、（６）は水平出力トランジス
タ、（７）はダンパーダイオード、（８）は共振コンデ
ンサ、（９）は水平偏向コイル、(10)はＳ字補正コンデ
ンサであり、(11)は水平出力トランスである。

水平出力トランス(11)の一次コイル(12)はコンデンサ(C
₃)を介してアースに接続されている。そして、このコン
デンサ(C₃)と一次コイル(12)の接続点に電源回路(13)の
出力端子（２）が結合されている。水平出力トランス(1
1)の二次コイル(14)は高圧コイルとして作用し、その出
力は整流素子(15)を介してブラウン管のアノード電極
（図示せず）へ供給される。前記電源回路(13)の第１、
第２コイル(L₁)(L₂)は前記水平出力トランス(11)に三次
コイルとして巻装され、負パルスを誘起する。(16)はや
はり水平出力トランス(11)に巻装されたパルスコイルで
あってフライバックパルスに同期したパルス〔第３図
（イ）参照〕を発生する。このパルス（イ）は整流ダイ
オード(D₃)とコンデンサ(C₄)によって整流・平滑されて
ゲート制御回路（４）の電源電圧となると共に、後述す
るように抵抗(R₂)とコンデンサ(C₅)で積分されて鋸歯状
波電圧にもなる。(17)はテレビジョン受像機の交流電源
プラグであり、(18)は電源スイッチ、(19)は全波整流回
路、(20)はコンデンサ(C₁)(C₂)とコイル(L₃)よりなる平
滑回路であり、電源回路(13)の入力端子（１）はコイル
(L₃)とコンデンサ(C₂)の接続点に結合されている。起動
回路（３）は抵抗(R₁)とツェナーダイオード(D_z)と逆流
防止ダイオード(D₁)の直列接続回路で構成されており、
この起動回路（３）の動作条件は抵抗(R₁)、ダイオード
(D₁)及び第１サイリスタ(SR₁)のゲート・カソード間の
電圧降下を無視すると、入力電圧Einと出力Eoutの電位
差とツェナーダイオード(D_z)のツェナー電圧Ｖｚに依存
し、Ein-Eout＞Ｖｚになると自動的にオンし、そこを流
れる電流によって第１サイリスタ(SR₁)を点弧する。第
１、第２サイリスタ(SR₁)(SR₂)には大きな瞬時電圧変動
によるサイリスタの電流ミスを防止するための抵抗
(R₁₀)(R₁₁)とコンデンサ(C₆)(C₇)よりなる転流防止回路
がそれぞれ並列に接続されている。

ゲート制御回路（４）は出力端子（２）の電圧を抵抗(R
₃)(VR)(R₄)で分圧した電圧がベースに印加される第１ト
ランジスタ(Q₁)と前記鋸歯状波電圧がベースに印加され
る第２トランジスタ(Q₂)と、それらのエミッタをアース
に接続する定電圧ダイオード(D₂)と、図示のように接続
された抵抗(R₅)(R₆)(R₇)(R₈)及びコンデンサ(C₅)(C₆)並
びに第３トランジスタ(Q₃)とから構成されており、その
うちの抵抗(R₈)とコンデンサ(C₆)は微分回路を形成す
る。ゲート制御回路（４）の出力は第３トランジスタ(Q
₃)のコレクタ及び抵抗(R₉)から抵抗(R₁₂)、コンデンサ
(C₈)を通して第１サイリスタ(SR₁)のゲートへ、また抵
抗(R₁₃)、コンデンサ(C₉)を通して第２サイリスタ(SR₂)
のゲートへ与えられるようになっている。

次に第２図の動作を説明する。電源スイッチ(18)を閉成
して全波整流回路(19)に交流電圧を印加すると、入力端
子（１）に整流平滑された非制御の直流電圧が導出され
る。このとき、コンデンサ(C₃)の両端電圧は零、若しく
は極めて小さい値であるので、上述したEin-Eout＞Ｖｚ
なる条件が充足されて起動回路（３）に電流が流れ、第
１サイリスタ(SR₁)は導通する。この第１サイリスタ(SR
₁)のターンオンによりコンデンサ(C₃)が或る値まで充電
されると水平出力回路（５）は動作を開始する。その間
に、起動回路（３）はオフとなる。水平出力回路（５）
が動作を開始すると、フライバックパルスに同期したパ
ルス（イ）が発生し、ダイオード(D₃)とコンデンサ(C₄)
によって整流平滑されてゲート制御回路（４）に電源電
圧を与える。また、該パルス（イ）は抵抗(R₂)とコンデ
ンサ(C₅)によって積分され、第３図（ロ）に示すような
鋸歯状波電圧となる。一方、出力端子（２）の電圧(Eou
t)を抵抗(R₃)(VR)(R₄)で分圧して第１トランジスタ(Q₁)
のベースに印加される出力電圧(Eout)の分圧値は第１コ
ンデンサ(Q₁)のコレクタから抵抗(R₅)を介して前記鋸歯
状波電圧のレベルに影響する。例えば、出力電圧(Eout)
が高ければ第１トランジスタ(Q₁)のコレクタ電位は低く
なるので、鋸歯状波電圧（ロ）のレベルを第３図（ハ）
の点線の如く下げることになる。而して、第２トランジ
スタ(Q₂)は鋸歯状波電圧（ロ）に前記出力電圧(Eout)の
情報電圧が重畳した形の電圧によってベース駆動され
て、そのコレクタには第３図（ニ）に示す如きパルスを
出力する。このパルス（ニ）は抵抗(R₂)とコンデンサ(C
₅)によって積分され、第３図（ホ）のようになるが、こ
の微分波形のうち負極性の波形によって第３トランジス
タ(Q₃)が瞬時オンし、第３図（ヘ）は抵抗(R₁₂)とコン
デンサ(C₈)を通して第１サイリスタ(SR₁)のゲートに加
えられると同時に抵抗(R₁₃)とコンデンサ(C₉)を通して
第２サイリスタ(SR₂)のゲートに加えられる。これによ
って第２サイリスタ(SR₂)も起動される。尚、第１サイ
リスタ(SR₁)もオフになっていれば、このパルス（ヘ）
によって再びターンオンする。

一方において、前記水平出力回路（５）の動作開始に伴
いフライバックパルスに同期した負パルスが第１、第２
コイル(L₁)(L₂)に生じ、これが第１、第２サイリスタ(S
R₁)(SR₂)のアノードを低レベルになすので、第１、第２
サイリスタ(SR₁)(SR₂)はターンオフする。而して、第
１、第２サイリスタ(SR₁)(SR₂)はゲート制御回路（４）
によるターンオンと、コイル(L₁)(L₂)によるターンオフ
を交互に繰り返す。そして、その際、ターンオフはフラ
イバックパルスに同期するが、ターンオンは出力電圧(E
out)の変動に応じて開始時期が早くなったり、遅くなっ
たりし、それによって出力電圧の一定化（即ち安定化）
が図られる。例えば、出力電圧が高い方向へ変動したと
きの前記(ハ)(ニ)(ホ)(ヘ)の電圧は、それぞれ点線で示す状
態となる。これはターンオンの開始時期が第３図（ヘ）
からも窺知できるように遅くなることを意味する。従っ
て、ターンオンからターンオフまでの期間が短くなって
コンデンサ(C₃)の充電時間が短くなるので出力電圧(Eou
t)は下がる。このようにして補正が行われる。尚、出力
電圧(Eout)が低い方向へ変動した場合には、上述と逆に
出力電圧を上げるように補正動作がなされる。

第２図において、起動時は第１サイリスタ(SR₁)がまず
起動されて出力電圧が発生し、水平出力回路（５）の動
作に伴うフライバックパルスの発生時に第１、第２コイ
ル(L₁)(L₂)によって負パルスが供給されて第１サイリス
タ(SR₁)も一たんオフとなり、続いてゲート制御回路
（４）による動作で第１、第２サイリスタ(SR₁)(SR₂)が
ターンオンされ、これによって第２サイリスタ(SR₂)も
起動されることになるが、ここで、第１、第２コイル(L
₁)(L₂)による負パルスの発生又は負パルスの供給をゲー
ト制御回路（４）のパルス（ヘ）の発生よりも遅れるよ
うに設計しておけば、第２サイリスタ(SR₂)が起動され
る時点で第１サイリスタ(SR₁)はオンしていることにな
る。

以上において、本考案を実施例に沿って説明したが、本
考案はこの実施例に限定されるものでなく、実用新案登
録請求の範囲に記載した考案の要旨を逸脱しない範囲で
種々の変更、修正が可能である。

考案の効果本考案によれば、入力端子と出力端子の間にパラレルに
接続した複数のサイリスタのうち、特定のもののみを起
動回路によって起動し、残りのサイリスタは出力端子に
生じる電圧によって作動するゲート制御回路を介して起
動するようにしているので、起動回路の数が可及的に少
なくできると共に起動電流が少なくて済むという効果が
あり、極めて有効である。

また、起動後の定常状態では、前記特定のサイリスタも
他のサイリスタも全て同じようにターンオンとターンオ
フを繰り返し、出力端子に電源電圧を発生するように動
作するので、並列接続された全てのサイリスタが有効に
活用されることになり、無駄がなく、効率的であるとと
もに、その分、各サイリスタが分担する電流が少なくて
済み、サイリスタの発熱を抑制できる。

【図面の簡単な説明】

第１図は本考案を実施したサイリスタ電源回路のブロッ
ク図であり、第２図はその具体的な実施回路例を示す
図、第３図は第２図の各部における信号の波形図であ
る。第４図は従来例のブロック図である。（１）……入力端子，（２）……出力端子，（３）……起動回路，（４）……ゲート制御回路， (SR₁)……第１サイリスタ， (SR₂)……第２サイリスタ， (L₁)……第１コイル，(L₂)……第２コイル。

Claims

【実用新案登録請求の範囲】

【請求項１】入力端子と出力端子の間にパラレルに接続
された複数のサイリスタと、前記複数のサイリスタの特
定のものを起動する起動回路と、前記複数の全てのサイ
リスタのゲートと前記出力端子に接続されていて前記全
てのサイリスタにターンオン信号を出力し且つ起動時に
は前記特定のサイリスタの出力によって動作開始して他
のサイリスタを起動するゲート制御回路と、前記サイリ
スタをターンオフさせる信号を与える手段とからなり、
起動後は全てのサイリスタが共にオン、オフを繰り返す
サイリスタ電源回路。