JPS63276319A - 半導体スイツチング素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は′電界効果トランジスタ、ＩＧＢＴ等の電圧駆
動の半導体スイッチング素子をパルス電圧で駆動する回
路、特に半導体スイッチング素子の高速度、高効率駆動
２可能にする回路に関する。

〔従来の′ｆ３１術〕 電圧駆動の半導体スイッチング素子、例えば電界効果ト
ランジスタは、小電力で駆動できると同時に原理的には
蓄積時間が存在しないため、バイポーラトランジスタと
比較して高速度スイッチング動作が可能である。

しかし、１界効米トランジスタはそのゲート・ソース間
にかな９大さな詐電容童が存在するため、これを高速に
導通または遮断させるためには、この靜寛容ｆｉ會高速
に充醒ま之は放電させる駆動回路が必要である０従来の
直昇効果トランジスタの駆動回路としては第８図の如き
回路が使用されてきている。以下、第８図について説明
すると、Ｑ３は駆動されるスイッチング用の′電界効果
トランジスタである。Ｔ１　　はパルストランスでおシ
、１次巻線ｎ１　　は直流′遡源ｖｃｃにまたがって駆
動トランジスタＱ１　　と直列接続されている。パルス
トランスＴ１　　の２次巻　　、巌ｎ２　　はダイオー
ドＬ）１．Ｄ２に介して′電界効果トランジスメＱ、の
駆動端子間、つまシゲート憧Ｇ１ソース＝Ｓ間に接続さ
れている。ダイオードＤ２　　のアノード、カンード間
にはそれぞれＰＮＰｉ）ランジスタＱ２　のベース・エ
ミッタ像が接続され、嘔らにＰＮＰ形トランジスタＱ８
のコレクタＦｉ電界効果トランジスタＱ、のソース極Ｓ
Ｋ徽続され、かつＰＮＰ形トランジスタＱ２　のペース
極とコレクタ愼の間に抵抗Ｒ１が並列接続されている。

今倍号源ＳＩＧからのパルス信号によシ駆動用のトラン
ジスタＱ８　が第９図（υに示す時刻ｔ０にて導通状態
となると、パルストランスＴ１　　の１次巻線ｎ１　　
の両端には駆動トランジスタＱ１を理想的導通と仮定す
ると電源電圧Ｖ。Ｃが印加され、２次巻級ｎ２　　にも
黒点印側七正とする電圧が発生する。２次巻線ｎ２　の
波形ｔ−８９図■に示すがｎｌ　　とｎ２　の巻数比を
１：１とした場合、その電圧はＶｃｃでお夛、この′電
圧はダイオードＤ工、Ｄ２　ｉ介して、電界効果トラン
ジスタＱ、のゲート億Ｇ、ソース極ＳＫ加えられる。

この時ＰＮＰ形トランジスタＱ２　のベース争エミッタ
はダイオードＤ２　　のｌ１ｌｌ＆圧によって逆バイア
スされ、ＰＮＰ形トランジスタＱ２　は遮断状態であシ
、電界効果トランジスタＱ３　のゲート悌Ｇとソース極
Ｓとの間の電圧Ｖ′　は”ａｓ　＝ｖｃｃ−２′ｖＰ、
に袖付石才して電界効果トランジスタＱ、は導通状態と
なる。ここＫＶＦ　はダイオードＤＩ　　＋　Ｄｚ　　
の順方向電圧降下である。

次に１＝１．で駆動トランジスタＱ１　　が遮断すると
パルストランスＴ１　　の励磁エネルギにより１次巻線
ｎ１．２次巻線ｎ２　　の各電圧極性が反転し１次巻線
ｎ１　　の電圧はツェナダイオードＺＤ１とダイオード
Ｄ、からなる電圧抑制回路によシ抑制芒ｎる。２次巻線
ｎ２　　にも黒点部側を負とする反転電圧が発生するが
、ダイオードＤ工により阻止される。この結果ＰＮＰ形
トランジスタＱ２　　のエミッタとコレクタ間には、電
界効果トランジスタＱ、のゲート他拳ソース極間静電容
ｊｊｋＣ０８に充電された電圧ＶＧ８が、エミッタ側が
正、コレクタ側が負となる極性で印加さｎ５かつＰＮＰ
形トランジスタＱ２　のベースとコレクタ間に抵抗Ｒ１
が接続妊れているため、ＰＮＰ形トランジスタＱ２は鳩
万同バイアスされて導通状態となシ、電界効果トランジ
スタＱ、のゲート億・ソース極間電圧覧、がＣＧ８の放
電にともない低下し、Ｖｏ８＝Ｏ付近で電界効果トラン
ジスタＱ、は遮断状態となる。

〔発明が解決しようとする問題点〕

しかし以上説明したような従来の電界効果トランジスタ
のゲート駆動回路においては、導通状態では、問題はな
いが導通状態よシ遮断状態に完全に移行するまでの間に
Ｖ。Ｓの電圧降下とともに放１１ｔ［流が減少してくる
ため波形図第９図６）にｖＧ８の波形図を示すように１
＝１１では遮断状態とはならず１＝１；まで遅れる欠点
がある。

〔問題点金牌決する友めの手段〕

不発明は以上の問題点を解決するために、パルス電圧で
半導体スイッチング素子を駆動する回路において、上記
半導体スイッチング素子の駆動端子間と並列に抵抗とダ
イオードの直列回路を接続すると共に、上記半導体スイ
ッチング素子の駆動端子間と直列にコンデンサとツェナ
ダイオードの並列回路を接続したことｋＷ俵とする半導
体スイッチング素子の駆動回路？提供するものである。

〔作　用〕

不発明は上記のような構成になっているので、上記抵抗
とダイオードの直列回路全弁して上記ツェナダイオード
のツェナ電圧まで光電された上記コンデンサの電圧が、
上記半導体スイッチング菓子の駆動端子間静電容量の光
電々向・の放電々流の大きさを大きくシ、半導体スイッ
チング素子の駆動端子間の電圧降下に伴う放電々流派少
割合を小さくすると共に、半導体スイッチング素子の駆
動端子間に逆バイアスとして印加されるので、急速に半
導体スイッチング素子の駆動端子間電圧が零になり、半
導体スイッチング素子は急速に遮断状態となる。

〔冥施例〕 １ｇ１図は不発明の一実施例を示す図である。

以下第１図について説明すると、Ｑ、は駆動されるスイ
ッチング用の電界効果トランジスタで６る。Ｔ１はパル
ストランスでろシ、１次巻戚ｎ　は直流ｔ＠Ｖ、ｃにま
たがって駆動トランジスタＱ１　　と直列接続されてい
る。パルストランスＴ１　　の２次巻ｄｎ、の−４はダ
イオードＤ０とＤ２を介して電界効果トランジスタＱ、
のゲー）＆Ｇに嵌状さｎる。パルストランスＴ１　　の
２次巻？ｌＭｎ２　の他の一端は電界効果トランジスタ
Ｑ、のゲート極・ソース他間静′亀容′ｊＩＣＧ８に比
較して遥かに大きいｈｗＬｓ童のコンデンサＣ１ｔ介し
て電界効果トランジスタＱ３のソース極Ｓに接続されて
いる。上ａｄコンデンサＣい　にはツェナダイオードＺ
Ｄ２が並列に、そのカソードが電界効果トランジスタＱ
３　のソース＆ＳＫ接続避れる方向で接続されている。

ま友、電界効果トランジスタＱ、のゲート極φソース憔
間と並列に抵抗Ｒ２とダイオードＤ４の直列回路が接続
式れている０ダイオードＤ２　　のアノード・カソード
間にはそれぞれＰＮＰ形トランジスタＱ２　　のベース
・エミッタ他が接続でれ、妊らにベース極とコレクタ憔
の間には抵抗Ｒ１が並列接続されている。

今信号源ＳＩＧからのパルス信号により駆動用のトラン
ジスタＱ１　が第２図（１）Ｋ示す時刻ｔ。

にて導ｉｊ１状態となると、パルストランスＴ１　　の
１次巻線ｎ１の両端には、トランジスタＱ０　を理想的
導通と仮定すると、電源１圧Ｖ。Ｃが印加され、２次巻
ａｎ２　Ｋも黒点部側を正とする電圧が発生する。２次
巻ａｎ、の改形七第２因（２に示すがｎ□　とｎ２　　
の巻数比ｔ−１：１とした場合、その電圧はＶＣＣでめ
り、この電圧はダイオードＤ　１＊　Ｄ　２　　および
ツェナダイオードＺＤ２ｔ−介して電界効果トランジス
タＱ、のゲート極Ｇ、ソース極Ｓに加えられる。この時
ＰＮＰ形トランジスタＱ２　　のベースエミッタはダイ
オードＤ２の順電圧によって逆バイアスされ、ＰＮＰ形
トランジスタＱ２　は遮断状態であシ、電界効果トラン
ジスタＱ２　のゲート極ＧとソースｆｍＳトＯ間の゛電
圧ＶＧ８は Ｖ０３　＝Ｖｃｃ−２Ｖ、−Ｖ！Ｌ（ｃこに％　ｕダイ
オードＩＪ１．Ｄ、の順方向電圧 降下、ｖ８はツェナダイオードｚ１）２のツェナ電圧で
ある。） に繊持されて電界幼果トランジスタＱ、は導通状態とな
る。ここで、静″ｉｔ谷宜が電界効果トランジスタＱ、
のゲート極・ソース極間静電容量に比較して遥かに大き
いコンデンサＣ１は、抵抗Ｒ２及びダイオードＤ４ヲ通
してツェナ電圧まで充電される。

次に第２図に２いて１＝１．でトランジスタＱ１が遮断
するとパルストランスＴ１　　の励磁エネルギにより１
次巻憑ｎ１．２次巻ａｎ２の各電圧極性が反転し、２次
巻線ｎ２　　にも黒点印１１１１に負とするこの反転電
圧が発生するが、ダイオードＤ１　　に阻止式れる。こ
の結果ＰＮＰ形トランジスタＱ２のエミッタとコレクタ
間には、電界効果トランジスタＱ、のゲート極・ソース
極間静′区容：ｔ　ＣＧ８に充電された電圧ｖＧ８とコ
ンデンサＣ１の充電端子電圧ｖ８　の和すなわち、■、
２＝ｖｏ８＋ｖＲがエミッタ側が正、コレクタ側が負と
なる極性で印加嘔れ、〃λつＰＮＰ形トランジスタＱ２
　のベースとコレクタ間に抵抗Ｒ１が接続されている友
め、ＰＮＰ形トランジスタＱ２は順方向バイアスされて
２４通状態となシ、４界効果トランジスタＱ、のゲート
極吻ソース慣間電圧Ｖ。Ｓが放電してその電圧が降下し
てくる。

波形図第２図（６）のｔ＝ｔ、　テＶＧ８＝　ＯＫ　ナ
ル付近で電界効果トランジスタＱ、は透析状態となる。

ｖＧｓが放１１１Ｃ降下する過稲においても七の静電容
濾が電界効果トランジスタＱ３　のゲー）Ｑ・ソース極
間静電容量ＣＣＳに比較して是かに大きいコンデンサＣ
１の充電端子電圧ｖＲはダイオードＤ４　　で放電を阻
止され、その値は殆ど変化しないため、ｖＧ８の放電速
度は低下しない。従来回路の波形図＠９図（６）と本発
明回路の波形図第２図（６）とを比較して、ｔ；−ζ＞
１２−１．となる。

そしてさらにコンデンサＣ１の端子電圧ＶＲが電界効果
トランジスタＱ、のゲート極、ソース極間上逆方向に光
電し遮断状態を完全にする。

すなわち直昇効果トランジスタＱ、は遮断時は−ＶＲＯ
逆バイアス状態となる。この逆バイアス電圧−Ｖ８は通
常−１ｖ〜−５ｖ程度に設定することが好ましい。

第６図は不発明の他の実施例を示す回路図である。第６
図において第１図と対応する部分に同−符号上付けであ
るが、この例では電界効果トランジスタＱ、としてＰチ
ャンネルエンハンスメント形のものｔ用い、これにとも
ないパルストランスＴ１　の２次巻憑ｎ２　　の極性が
第１因に示した実施例の回路と逆にでれ、またダイオー
ドＤＢ　＋　Ｄ２　＋　Ｄ４　＊およびツェナダイオー
ドｚＤ２の極性が逆になり、トランジスタＱ２　　はＮ
ＰＮ形が用いられる。ま友、ツェナダイオードＺＤ工に
代えてリセット用の抵抗Ｒ１がダイオードＤ３　に接続
されている。この回路の第１図の実施例との動作上の相
違点は、第２１１に示した信号波形の極性が逆極性とな
るだけでろｐ、この第５１ＷＫ示す実施例の回路で、も
、＄１囚に示しｆｃ実施例の回路とまったく同一の効果
″’を実現することが可能であることは明白である。

第５図は不発明の他の実施例を示す回路図である０この
実施例におい又は、ツェナダイオ−Ｄ。

ドＺＤ１及びダイオード〕）らなるリセット回路がパル
ストランスＴ１　　の２次巻線ｎ２　　側に設けられて
いる点、コンデンサＣ１とツェナダイオードＺＤ２の並
列回路が電界効果トランジスｊＩＱ３のゲート極に設け
られている点、ダイオードＤ１が省略されている点、及
び抵抗Ｒ１の接続などの点で第１図の実施例と異なるが
、動作に第１図の実施例とほぼ同様でろり、同様の効果
が得られる。

第６１は本発明の他の実施例を示す回路図でめる０この
例は第５図に示す回路図に対応して電界効果トランジス
タＱ３　　としてＰチャンネルエンハンスメント形のも
のを用い、これにともないパルストランスＴ１　の２次
善ｄｎ２　の極性が第５図に示した実施例の回路と逆に
なジ、まｔダイオードＤ２．Ｄ、　　およびツェナダイ
オードｚＤ２の＠！、注が逆になり、トランジスタＱ２
はＮＰＮ形が用いられる。この実施例においても、動作
は第１因の実施例とほぼ同様でるり、同様の効果が得ら
れる。

第７図は不発明の他の実施例上水す図である。

この実施例は、パルストランス全弁さずに、トランジス
タＱ１　　によＪｕｔ界効果トランジスタＱ。

を直り駆動するパルスｔ−発生式ぜるようにし次もので
おる。この実施例においても、動作は第１図の実施例と
ほぼ同様でｓｂ、同様の効果が得られる。

以上述べた実施例はいずれも谷Ｎｉ１）を界幼朱トラン
ジスタの駆動回路上水してらるが、複数個の電界効果ト
ランジスタのそれぞれに上述の変成器の２次巻線以降の
ダイオード、抵抗器、ツェナダイオード、コンデンサ、
トランジスタを接続して、同一変成器に複数の２次巻＃
’に設けることによ、？、ｉ個のスイッチ素子の開閉に
よシ、互いに直流的に絶縁され友複数個の或が効果トラ
ンジスタ金同時に導通ないしｆ′ｉ辿断透析ることも可
能である。

〔発明の効果〕

以上述べたように本発明は、パルス電圧で半導体スイッ
チング素子全駆動する回路において、上記半導体スイッ
チング素子の駆動地子間と並列に抵抗とダイオードの直
列口路七！＆続すると共に、上記半導体スイッチング素
子の駆動熾子間と直列にコンデンサとツェナダイオード
の並列回路を接続したことｔ−特徴とする半導体スイッ
チング素子の躯動口路である。不発明はこのような％＊
ｔ−！するので、従来装置に対してわずかな追加構成部
品、すなわちダイオード、抵抗５ツエナダイオード、及
びコンデンサ全卵えるのみで半導体スイッチング素子に
、その遮断期間への移行期間と、遮断期間中に適正有効
な逆バイアス電圧全供給することができる。したがって
半導体スイッチング素子の駆動端子間に存在する静電容
量蓄積電荷金、逆極性電圧ｔ−重畳することにより、高
速度数゛１さぜることができ、半導体スイッチング素子
上従来より高速度にて遮断することができ、したがって
スイッチング効率？ｌｌ”ｉ％めることができる。荷に
駆動端子間静電容量が大きい電力用半導体スイッチング
素子に対して有効である。

ま几適正な逆バイアス電圧が供給てれるため半導体スイ
ッチング素子の遮断期間中における外米ノイズ電圧等に
よる誤導通を防止できるオリ点もＭする。

【図面の簡単な説明】

！１囚は本発明の一実施例を示す内、第２図は第１図に
示す回路各部の電圧波形図、第６因は不発明の他の一実
施例を示す図２第４図は第６図に示す回路各部の電圧波
形図、第５図乃至第７図は夫々不発明の他の一実施例を
示す因、第８図は従来装置上水す図、第９図は第８図に
示す回路各部の電圧波形図である。 Ｖｃｃ・・−駆動電圧源 Ｔ１　　・・・パルストランス ｎｌ　・・・１次巻線 ｎ２・・・２次巻級 ｎ、・・・第６の巻線 Ｑ、、Ｑ２　　・・・トランジスタ Ｑ、・・・半導体スイッチング素子 り、　、Ｄ２．Ｄ、　、Ｄ、・・・ダイオードＺＤ１．
　ＺＤ２・・・ツェナダイオードＲ１＊　Ｒ２＋　Ｒ３
・・・抵抗 Ｃ１・・・コンデンサ ＳＩＧ・・・信号源 ＣａＳ・・・ゲート拳ンース間静電容量脣粁出願人　　
オリジン電気株式会社 第２図 第＋図

Claims (1)

【特許請求の範囲】
1. パルス電圧で半導体スイッチング素子を駆動する回路に
   おいて、上記半導体スイッチング素子の駆動端子間と並
   列に抵抗とダイオードの直列回路を接続すると共に、上
   記半導体スイッチング素子の駆動端子間と直列にコンデ
   ンサとツェナダイオードの並列回路を接続したことを特
   徴とする半導体スイッチング素子の駆動回路。