JP2000232783A

JP2000232783A - スイッチング電源及びその主スイッチング素子の駆動制御回路

Info

Publication number: JP2000232783A
Application number: JP11033534A
Authority: JP
Inventors: Hideki Sato; 英毅佐藤; Toru Takahashi; 徹高橋
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1999-02-10
Filing date: 1999-02-10
Publication date: 2000-08-22

Abstract

(57)【要約】【課題】主スイッチング素子の駆動制御回路を複雑化
せずに、ターンオフ時間を短くすることにより、主スイ
ッチング電源における電力損失を低減すること。【解決手段】主制御回路４と主スイッチング素子２と
の間に制限抵抗６、コンデンサ７、バイアス抵抗８、主
スイッチング素子の寄生容量９により微分回路が構成さ
れる。オン信号送出時にはゲート端子２ａの電圧が主ス
イッチング素子２の閾値以上で、オフ信号送出時には０
Ｖ以下の電圧となるように上記微分回路を構成する制限
抵抗６、コンデンサ７、バイアス抵抗８の定数を設定す
ることにより、オフ信号送出時にはゲート端子２ａに逆
バイアスを印加することが可能となる。この逆バイアス
の印加により、主スイッチング素子２の寄生容量９に充
電された電荷が急速に放電され、主スイッチング素子２
はオフ状態となる。従って、主スイッチンゲ素子２のタ
ーンオフ時間が著しく短縮される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
に関し、特に、スイッチング電源における主スイッチン
グ素子の駆動制御回路に関する。

【０００２】

【従来の技術】スイッチング電源は、周知のように種々
の電子装置や電子回路用の安定化電源として広く用いら
れている。スイッチング電源には、チョッパ型、フライ
バック型、フォワード型等種々の方式のものがあるが、
いずれもリアクトルや変圧器等の磁気誘導素子の入力側
に与える電流をトランジスタによりスイッチング制御し
ながら、出力側から一定値に制御されキャパシタにより
安定化された直流の出力電圧を取り出すものである。

【０００３】かかる従来のスイッチング電源の一例とし
て、フライバックコンバータ方式のスイッチング電源を
図５に示す。図５は、従来のフライバックコンバータ方
式のスイッチング電源を簡略化して示す回路構成図であ
り、例えば、商用の交流電源１０の交流電圧を整流回路
１１を介して全波整流し、その整流された脈流電圧から
成る直流入力電圧を直流出力電圧に変換して負荷１２に
供給するものである。このスイッチング電源は、同図に
示すように、整流回路１１から直流入力電圧が１次巻線
１ａの−側に印加される変圧器（磁気誘導素子）１と、
その１次巻線１ａの＋側に直列接続されたＮチャネル型
ＭＯＳＦＥＴから成る主スイッチング素子２と、変圧器
（磁気誘導素子）１の２次巻線１ｂ側に接続されたダイ
オード３及び平滑用コンデンサ５から成る整流平滑回路
１３とを備え、主制御回路４によって主スイッチング素
子２を、例えば所定の時比率でオンオフ制御するように
構成されている。このように構成されたスイッチング電
源において、変圧器（磁気誘導素子）１の１次巻線１ａ
と２次巻線１ｂの極性を図のように選ぶと、主スイッチ
ング素子２がオンの時、２次巻線１ｂ側出力はダイオー
ド３によりブロックされるので、負荷１２には平滑用コ
ンデンサ５の蓄積電荷による直流出力電圧が供給され
る。反対に、主スイッチング素子２がオフすると、１次
巻線１ａに生じた逆起電力が２次巻線１ｂ側に伝達され
てダイオード３を介して平滑用コンデンサ５を充電する
と共に、その電圧が直流出力電圧として負荷１２に供給
される。

【０００４】このスイッチング電源において、上述した
主制御回路４による主スイッチング素子２のオンオフ
は、主制御回路４から送出される矩形波（スイッチング
パルス）を直接又は、図５に示す回路では、制限抵抗６
を介して主スイッチング素子２のゲート２ａに印加する
ことにより制御している。尚、主スイッチング素子２の
ゲート２ａとグラウンド線との間には、バイアス抵抗８
が設けられている。しかして、主制御回路４から送出さ
れる矩形波は、最低値を０Ｖ、最大値を主スイッチング
素子２（当該Ｎチャネル型ＭＯＳＦＥＴ）の最大定格値
以下で閾値以上としたパルスにより構成される。

【０００５】

【発明が解決しようとする課題】かかるスイッチング電
源において、従来より、主スイッチング素子の損失が電
力変換効率に与える影響が問題となっており、特に、図
５に示したようなＮチャネル型ＭＯＳＦＥＴを主スイッ
チング素子として用いたスイッチング電源においてこの
影響が大きいことが危惧されている。

【０００６】一般的に主スイッチング素子のオン抵抗値
が低く、寄生入力容量が小さいほどオンオフ時の損失、
つまりスイッチング損失が小さくなり、スイッチング電
源の電力変換効率が向上すると共に、主スイッチンゲ素
子の発熱を小さく抑えることができる。しかし素子の構
造上、オン抵抗と寄生入力容量は互いに排他的であり、
どちらの値とも小さくすることは、現在の素子構造にお
いては極めて困難である。

【０００７】従って、従来は、スイッチング電源の動作
条件に応じて、電力変換効率、素子発熱において一番有
利となる素子を選択するようにしていたが、前述した通
り、オン抵抗と、寄生入力容量は瓦いに排他的であるた
めに、電力変換効率が制限されるという問題は根本的に
は解決されていない。

【０００８】主スイッチング素子を駆動する方法とし
て、主に制御ＩＣ等を用いて主スイッチング素子のゲー
ト端子に、閾値以上で最大定格値以下の電圧と０Ｖの電
圧を交互に印加し、これにより主スイッチング素子のオ
ンオフ動作を行っている。この場合の、主スイッチング
素子の動作時の電力損失は、オン抵抗による損失とオン
オフ時の損失から成る。オン抵抗損失は、主スイッチン
グ素子のオン時のオン抵抗とドレイン／ソース間に流れ
る電流の積で表され、スイッチング損失は、主スイッチ
ング素子のターンオン時とターンオフ時のドレイン／ソ
ース間電圧と電流の積で表される。これにより、電力損
失は、（オン抵抗損失＋スイッチング損失）／１周期の
時間の式、により求めることができる。従って、電力損
失を低減するには、前記式よりオン抵抗損失、スイッチ
ング損失を下げること、又はスイッチング周波数を下げ
る必要がある。オン抵抗はスイッチング素子固有のもの
で、素子のチップサイズや構造により決まる。そのた
め、回路設計においてスイッチング素子はなるべくオン
抵抗が小さく寄生容量も小さい素子を選択するのが一般
的である。

【０００９】次に、スイッチング周波数であるが、スイ
ッチング周波数を下げると電力損失は低減できるが、周
辺回路部品の磁性部品、コンデンサを大きくする必要が
あり、製品の小型化が困難になる。また、反対にスイッ
チング周波数を上げると磁性部品やコンデンサの大きさ
を小さくできるが、主スイッチング素子のターンオン、
ターンオフ時のスイッチング損失が増えるため、むやみ
にスイッチング周波数を上げることもできない。

【００１０】図６に、図５に示した従来のフライバック
コンバ一タ方式のスイッチング電源における、主スイッ
チング素子の動作波形を示す。図６から明らかなよう
に、ターンオフ時の損失が、全損失の殆どを占めてい
る。従って、スイッチング電源におけるスイッチング損
失を低減するには、ターンオフする時間を短くすること
により、ターンオフ時の損失を改善することが効果的で
ある。

【００１１】本発明は、主スイッチング素子の駆動制御
回路を複雑化せずに、ターンオフ時間を短くすることに
より、主スイッチング電源における電力損失を低減する
ことを目的とする。

【００１２】

【課題を解決するための手段】上記課題を達成するた
め、本発明者は、主スイッチング素子とその主制御回路
との間に抵抗及びコンデンサを直列に接続した駆動制御
回路を構成し、前記主制御回路から主スイッチング素子
をオフする制御信号を送出する時に、主スイッチング素
子を逆バイアスの状態にすることを考案した。

【００１３】即ち、請求項１記載のスイッチング電源で
は、主スイッチング素子と、該主スイッチング素子をオ
ンオフ制御する制御回路と、該制御回路による前記主ス
イッチング素子のオンオフによりスイッチングされる磁
気誘導素子と、整流素子とを備え、直流入力電圧を、前
記主スイッチング素子のオンオフにより前記磁気誘導素
子及び前記整流素子を介して直流出力電圧に変換して負
荷に供給するスイッチング電源において、前記制御回路
と前記主スイッチング素子との間に抵抗及びコンデンサ
を直列に接続する構成を有し、前記制御回路から前記主
スイッチング素子をオフする制御信号を送出する時に、
前記主スイッチング素子を逆バイアスの状態にすること
を特微とする。

【００１４】更に、請求項２記載のスイッチング電源で
は、前記主スイッチング素子は、ＮチャネルＭＯＳＦＥ
Ｔであることを特微とする。

【００１５】尚、請求項３記載の絶縁型スイッチング電
源のように、前記スイッチング電源において、前記磁気
誘導素子を変圧器により構成しても良い。

【００１６】また、請求項４記載のスイッチング電源に
おける主スイッチング素子の駆動制御回路では、スイッ
チングトランスと、該スイッチングトランスの一次巻線
の一端にソースが接続されたＮチャネルＭＯＳＦＥＴか
ら成るメインスイッチングトランジスタと、該メインス
イッチングトランジスタのゲートにスイッチングパルス
を印加してオンオフ駆動する駆動制御回路と、前記スイ
ッチングトランスの二次巻線に接続された整流回路とを
有するスイッチング電源における前記メインスイッチン
グトランジスタの駆動制御回路であって、該駆動制御回
路の出力信号端子と前記メインスイッチングトランジス
タのゲートとの間に抵抗及びコンデンサを直列に接続し
た微分回路を構成することにより、前記メインスイッチ
ングトランジスタのゲート電圧を逆バイアスに印加する
ことを特微とする。

【００１７】

【作用】駆動制御回路のオフ信号の送出時に、主スイッ
チング素子のゲート端子を強制的に逆バイアスに印加す
ることで、主スイッチング素子のターンオフする時間が
短縮され、スイッチング損失が低減される。

【００１８】

【発明の実施の形態】本発明においては、直流入力電圧
としては、商用の交流電圧を全波整流した脈流電圧や電
池電圧とすることができ、磁気誘導素子（インダクタン
ス素子）としては、周知の変圧器（１次／２次変換トラ
ンス）やコイルを、主スイッチング素子としては、周知
のＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等
を、整流平滑回路としては、周知のダイオード及びコン
デンサから成るものを、それぞれ使用することができ
る。

【００１９】以下、本発明の実施の形態について、図面
を参照して詳細に説明する。まず、図１〜２を参照し
て、本発明の実施の形態に係るスイッチング電源とその
主スイッチング素子の駆動制御回路について述べる。こ
の実施形態も、図５に示した従来のスイッチング電源と
同様に、フライバックコンバータ方式のものであり、図
５と同様の部分には同様の参照符号を付してある。

【００２０】図１は、ワンチップＩＣフライバックコン
バ一タ方式のスイッチング電源を簡略化して示す回路構
成図である。本実施形態は、直流電源（電池）の両端に
変圧器（１次／２次変換トランス）の１次巻線と主スイ
ッチング素子とを直列に接続し、変圧器（１次／２次変
換トランス）の２次巻線と負荷との間に整流平滑回路を
接続し、主スイッチング素子をオンオフ制御することに
より、変圧器（１次／２次変換トランス）の２次巻線か
ら交流電圧を発生させ、その交流電圧を整流平滑回路に
て直流電圧に変換して、直流電源（電池）の電圧とは異
なる一定電圧レベルの直流出力を負荷に供給する絶縁型
スイッチング電源について本発明を適用したものであ
る。

【００２１】即ち、このスイッチング電源は、同図に示
すように、直流電源（電池）１５から直流入力電圧が１
次巻線１ａの−側に印加される変圧器（磁気誘導素子）
１と、その１次巻線１ａの＋側に直列接続されたエンハ
ンスメント型ＮチャネルＭＯＳＦＥＴから成る主スイッ
チング素子２と、変圧器（磁気誘導素子）１の２次巻線
１ｂ側に接続されたダイオード３及び平滑用コンデンサ
５から成る整流平滑回路１３とを備え、主制御回路４に
よって主スイッチング素子２を、例えば所定の時比率で
オンオフ制御するように構成されている。このように構
成されたスイッチング電源において、変圧器（磁気誘導
素子）１の１次巻線１ａと２次巻線１ｂの極性を図のよ
うに選ぶと、主スイッチング素子２がオンの時、２次巻
線１ｂ側出力はダイオード３によりブロックされるの
で、負荷１２には平滑用コンデンサ５の蓄積電荷による
直流出力電圧が供給される。反対に、主スイッチング素
子２がオフすると、１次巻線１ａに生じた逆起電力が２
次巻線１ｂ側に伝達されてダイオード３を介して平滑用
コンデンサ５を充電すると共に、その電圧が直流出力電
圧として負荷１２に供給される。このように、主スイッ
チング素子２をオンオフ制御することにより、変圧器１
の２次巻線１ｂから交流電圧を発生させ、その交流電圧
を整流平滑回路１３にて直流電圧に変換して、直流電源
（電池）１５の電圧とは異なる一定電圧レベルの直流出
力を負荷１２に供給する。

【００２２】このスイッチング電源において、上述した
主制御回路４による主スイッチング素子２のオンオフ
は、主制御回路４から送出される矩形波（スイッチング
パルス）を制限抵抗６及びコンデンサ７を介して主スイ
ッチング素子２のゲート２ａに印加することにより制御
している。尚、主スイッチング素子２のゲート２ａとグ
ラウンド線との間には、バイアス抵抗８が設けられてい
る。また、主スイッチング素子２には、寄生容量９（図
２参照）が生じている。

【００２３】本実施形態の核心部である主スイッチング
素子の駆動制御回路について、その等価回路図を図２に
示しながら説明する。図２は、制限抵抗６、コンデンサ
７、バイアス抵抗８、主スイッチング素子２の寄生容量
９により構成される微分回路であり、素子の寄生容量９
のコンデンサ７側電極は、主スイッチング素子のゲート
端子に相当する。一般に制限抵抗６の値は、数１０オー
ム以下でありバイアス抵抗８に比べ十分に小さい。

【００２４】図１に示した主制御回路４はオン信号送出
時にＥ（Ｖ）、オフ信号送出時には０（Ｖ）の矩形波を
送出する。即ち、主制御回路４から送出される矩形波
は、上述した従来例と同様に、最低値を０Ｖ、最大値を
主スイッチング素子２（当該Ｎチャネル型ＭＯＳＦＥ
Ｔ）の最大定格値以下で閾値以上としたパルスにより構
成される。

【００２５】しかしながら、本実施形態の駆動制御回路
では、主制御回路４から送出される矩形波に対してゲー
ト端子２ａの電圧は、上述した制限抵抗６、コンデンサ
７、バイアス抵抗８、主スイッチング素子２の寄生容量
９により構成される微分回路によりオン信号送出時に正
極に、オフ信号送出時には負極に印加されることにな
る。オン信号送出時からオフ信号送出時までの期間は、
制限抵抗６、コンデンサ７、バイアス抵抗８及び寄生容
量９の時定数によりゲ一ト端子２ａの電圧が低下する。
反対に、オフ信号送出時からオン信号送出時までの期間
は、同様にバイアス抵抗８、寄生容量９、コンデンサ
７、制限抵抗６の時定数によりゲ一ト端子２ａの電圧が
上昇する。

【００２６】従って、オン信号送出時にはゲート端子２
ａの電圧が主スイッチング素子２の閾値以上で、オフ信
号送出時には０Ｖ以下の電圧となるように上記微分回路
を構成する制限抵抗６、コンデンサ７、バイアス抵抗８
の定数を設定することにより、オフ信号送出時にはゲー
ト端子２ａに逆バイアスを印加することが可能となる。
逆バイアスをゲート端子２ａに印加することにより、主
スイッチング素子２の寄生容量９に充電された電荷が急
速に放電され、主スイッチング素子２はオフ状態とな
る。従つて、主スイッチンゲ素子２のターンオフする時
間を著しく短縮することができる。

【００２７】

【実施例】以下に、本発明の一実施例について、図面を
参照して説明する。本実施例のスイッチング電源とその
主スイッチング素子の駆動制御回路の構成は、図１及び
図２に示したものと全く同様である。

【００２８】本実施例においても、主スイッチング素子
２には、エンハンスメント型ＮチャネルＭＯＳＦＥＴを
採用し、この主スイッチング素子２には、図２に示した
ように、寄生容量９が生じている。そこで、この寄生容
量９を考慮した上で、本実施例では、上述したように、
オン信号送出時にはゲート端子２ａの電圧が主スイッチ
ング素子２の閾値以上で、オフ信号送出時には０Ｖ以下
の電圧となるように、上記微分回路を構成する制限抵抗
６、コンデンサ７、バイアス抵抗８それぞれの定数を設
定した。

【００２９】図３は、本実施例において、主制御回路
（制御ＩＣ）４からの主スイッチング素子２をオンオフ
する電圧信号波形と、主スイッチング素子２のゲート端
子２ａに印加される電圧波形を示す図である。

【００３０】主制御回路（制御ＩＣ）４から送出される
主スイッチング素子２をオンオフする電圧信号波形は、
図３（ａ）に示すように、最低値を略０Ｖ、最大値を主
スイッチング素子２（当該エンハンスメント型Ｎチャネ
ルＭＯＳＦＥＴ）の最大定格値以下で閾値以上としたパ
ルスにより構成されるのは、上述した従来例と同様であ
る。

【００３１】しかしながら、本実施例の駆動制御回路に
おいては、この電圧信号波形（パルス）が上記微分回路
を介する結果、オフ信号送出時のゲート端子２ａの電圧
は、コンデンサ７、寄生容量９、制限抵抗６及びバイア
ス抵抗８の充放電によって、図３（ｂ）から明らかなよ
うに、マイナス側（逆バイアス）に印加される。その結
果、主スイッチンゲ素子２は、急激にオフ状態となる。

【００３２】図４に、本実施例における、主スイッチン
グ素子２の動作波形を示す。同図から分かるように、タ
ーンオフする時間が従来回路の場合の図６に比べて大幅
に短くなっている。即ち、図４（ｂ）から明らかなよう
に、ドレイン電流はターンオフ時に急激に低下する一
方、図４（ｃ）から明らかなように、ドレイン電圧はタ
ーンオフ時に急激に上昇する。従って、これら両者の重
なり部分に相当するターンオフ時のスイッチング損失
が、図４（ａ）に示すように、大幅に減少している。図
５に示した従来例では、主スイッチング素子の電力損失
が４．０Ｗであるのに対し、本実施例の場合、１．５Ｗ
に改善された。

【００３３】以上、本発明を特定の実施形態について述
べたが、本発明はこれらに限られるものではなく、特許
請求の範囲に記載された発明の範囲内で、他の実施形態
についても適用される。

【００３４】例えば、上述した実施形態では、フライバ
ックコンバ一タ方式のスイッチング電源を例として説明
したが、本発明は、フォワードコンバ一タ方式やプッシ
ュプル方式のスイッチング電源についても適用し得るの
は勿論である。また、上述した実施形態のような１次／
２次変換トランスを有していない非絶縁型コンバ一タ方
式のものでも構わない。

【００３５】

【発明の効果】以上述べたように本発明によれば、Ｎチ
ャネルＦＥＴ素子を主スイッチング素子に用いたスイッ
チング電源回路において、駆動制御回路の出力信号端子
と主スイッチング素子のゲート端子の間に、コンデンサ
を直列に接続した微分回路を構成し、この微分回路を介
して主スイッチング素子をオンオフ制御する信号を供給
することにより、主スイッチンゲ素子のゲート端子電圧
を逆バイアスに印加するので、ターンオン／オフに要す
る時間を十分に短くすることが可能となった。

【００３６】このため、従来は主スイッチング素子のオ
ン抵抗と寄生容量の排他的特性のため十分に低いオン抵
抗値の素子を用いることが困難であったが、本発明では
十分にオン抵抗値の低い素子を用いることもできる。

【００３７】また、主スイッチング素子の損失改善によ
り電力変換効率も向上し、その発熱も改善できるため、
主スイッチング素子の形状も従来より小さくすることが
できる。

【００３８】このように、本発明により駆動制御回路を
複雑化せずに簡単な構成で、スイッチング電源回路を高
効率化し小型化し得るので、その工業的価値は極めて大
きなものがある。

【図面の簡単な説明】

【図１】本発明の実施形態に係るスイッチング電源を簡
略化して示す回路図である。

【図２】本発明の実施形態に係る主スイッチング素子の
駆動制御回路を示す等価回路図である。

【図３】本発明の一実施例を説明するための図であり、
（ａ）は、その主制御回路（制御ＩＣ）からの主スイッ
チング素子をオンオフする電圧信号波形を、（ｂ）は、
その主スイッチング素子のゲート端子に印加される電圧
波形を、それぞれ示す。

【図４】本発明の一実施例における主スイッチング素子
の動作波形を示す図であり、（ａ）は、そのスイッチン
グ損失を、（ｂ）は、そのドレイン電流を、（ｃ）は、
そのドレイン電圧を、それぞれ示す。

【図５】従来のスイッチング電源の一例を簡略化して示
す回路図である。

【図６】図５に示した従来のスイッチング電源における
主スイッチング素子の動作波形を示す図であり、（ａ）
は、そのスイッチング損失を、（ｂ）は、そのドレイン
電流を、（ｃ）は、そのドレイン電圧を、それぞれ示
す。

【符号の説明】

１変圧器（磁気誘導素子）１ａ１次巻線１ｂ２次巻線２主スイッチング素子２ａゲート端子３ダイオード４主制御回路５平滑用コンデンサ６制限抵抗７コンデンサ８バイアス抵抗９主スイッチング素子の寄生容量１０（商用）交流電源１１整流回路１２負荷１３整流平滑回路

フロントページの続きＦターム(参考） 5H730 AA14 BB43 BB57 DD04 DD32 EE02 EE07 5H740 AA05 BA12 BB06 BB08 BC01 BC02 BC06 HH07 JA01 JB02 KK01

Claims

【特許請求の範囲】

【請求項１】主スイッチング素子と、該主スイッチン
グ素子をオンオフ制御する制御回路と、該制御回路によ
る前記主スイッチング素子のオンオフによりスイッチン
グされる磁気誘導素子と、整流素子とを備え、直流入力
電圧を、前記主スイッチング素子のオンオフにより前記
磁気誘導素子及び前記整流素子を介して直流出力電圧に
変換して負荷に供給するスイッチング電源において、前
記制御回路と前記主スイッチング素子との間に抵抗及び
コンデンサを直列に接続する構成を有し、前記制御回路
から前記主スイッチング素子をオフする制御信号を送出
する時に、前記主スイッチング素子を逆バイアスの状態
にすることを特微とするスイッチング電源。
【請求項２】請求項１記載のスイッチング電源におい
て、前記主スイッチング素子は、ＮチャネルＭＯＳＦＥ
Ｔであることを特微とするスイッチング電源。
【請求項３】請求項１又は２記載のスイッチング電源
において、前記磁気誘導素子は変圧器であることを特微
とする絶縁型スイッチング電源。
【請求項４】スイッチングトランスと、該スイッチン
グトランスの一次巻線の一端にソースが接続されたＮチ
ャネルＭＯＳＦＥＴから成るメインスイッチングトラン
ジスタと、該メインスイッチングトランジスタのゲート
にスイッチングパルスを印加してオンオフ駆動する駆動
制御回路と、前記スイッチングトランスの二次巻線に接
続された整流回路とを有するスイッチング電源における
前記メインスイッチングトランジスタの駆動制御回路で
あって、該駆動制御回路の出力信号端子と前記メインス
イッチングトランジスタのゲートとの間に抵抗及びコン
デンサを直列に接続した微分回路を構成することによ
り、前記メインスイッチングトランジスタのゲート電圧
を逆バイアスに印加することを特微とする駆動制御回
路。