JPH07337005A - Ｄｃ／ｄｃコンバータおよび電源装置 - Google Patents
Ｄｃ／ｄｃコンバータおよび電源装置Info
- Publication number
- JPH07337005A JPH07337005A JP12217294A JP12217294A JPH07337005A JP H07337005 A JPH07337005 A JP H07337005A JP 12217294 A JP12217294 A JP 12217294A JP 12217294 A JP12217294 A JP 12217294A JP H07337005 A JPH07337005 A JP H07337005A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- mosfet
- terminal
- transformer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 同期整流用のＭＯＳＦＥＴを、専用の制御巻
線や制御回路を用いることなく駆動し、ＤＣ／ＤＣコン
バータを小型化する。 【構成】 整流素子としてＭＯＳＦＥＴ３、４を用い
る。ＭＯＳＦＥＴ３、４のソースは共通接続してリアル
トル６に接続する。ＭＯＳＦＥＴ３のドレインは変圧器
５の出力端子１に、ＭＯＳＦＥＴ４のドレインは変圧器
５の出力端子２に接続し、またそれらのゲートは互いに
出力端子２、１に交差接続する。変圧器５の一次側に印
加される方形波の正電圧、負電圧に応じて、ＭＯＳＦＥ
Ｔ４、３がオンし、負荷８に整流された出力が得られ
る。
線や制御回路を用いることなく駆動し、ＤＣ／ＤＣコン
バータを小型化する。 【構成】 整流素子としてＭＯＳＦＥＴ３、４を用い
る。ＭＯＳＦＥＴ３、４のソースは共通接続してリアル
トル６に接続する。ＭＯＳＦＥＴ３のドレインは変圧器
５の出力端子１に、ＭＯＳＦＥＴ４のドレインは変圧器
５の出力端子２に接続し、またそれらのゲートは互いに
出力端子２、１に交差接続する。変圧器５の一次側に印
加される方形波の正電圧、負電圧に応じて、ＭＯＳＦＥ
Ｔ４、３がオンし、負荷８に整流された出力が得られ
る。
Description
【０００１】
【産業上の利用分野】本発明は、同期整流素子としてＭ
ＯＳＦＥＴを用いたＤＣ／ＤＣコンバータおよび該ＤＣ
／ＤＣコンバータを複数並列に接続した電源装置に関す
る。
ＯＳＦＥＴを用いたＤＣ／ＤＣコンバータおよび該ＤＣ
／ＤＣコンバータを複数並列に接続した電源装置に関す
る。
【０００２】
【従来の技術】整流回路の整流素子としては、従来から
ダイオードが用いられている。しかし、ダイオードを整
流素子として用いた場合、ダイオードの順方向電圧降下
による損失のために発熱し、変換効率が低下する。そこ
で、ダイオードの並列数を増やすことにより、１ダイオ
ード当たりの順電流を下げ、順方向電圧降下を低下させ
るべく、現在市販されている最も順方向電圧降下が低い
ショットキーバリアダイオードを用いても０．４Ｖにな
る。このため、整流素子として３端子素子のＭＯＳＦＥ
Ｔ等を用いた同期整流回路が使用されている。ＭＯＳＦ
ＥＴの順方向電圧降下は、オン抵抗に順電流を乗じた電
圧降下であるので、並列数を増やして一個当たりの電流
を下げた場合、ショットキーバリアダイオードの数分の
一にすることができる。
ダイオードが用いられている。しかし、ダイオードを整
流素子として用いた場合、ダイオードの順方向電圧降下
による損失のために発熱し、変換効率が低下する。そこ
で、ダイオードの並列数を増やすことにより、１ダイオ
ード当たりの順電流を下げ、順方向電圧降下を低下させ
るべく、現在市販されている最も順方向電圧降下が低い
ショットキーバリアダイオードを用いても０．４Ｖにな
る。このため、整流素子として３端子素子のＭＯＳＦＥ
Ｔ等を用いた同期整流回路が使用されている。ＭＯＳＦ
ＥＴの順方向電圧降下は、オン抵抗に順電流を乗じた電
圧降下であるので、並列数を増やして一個当たりの電流
を下げた場合、ショットキーバリアダイオードの数分の
一にすることができる。
【０００３】図５は、従来の同期整流回路の一例である
プッシュプルコンバータの構成を示す。なお、このプッ
シュプルコンバータは、社団法人日本能率協会主催の '
９２スイッチング電源シンポジウムで発表された、村上
直樹 「同期整流方式を用いたコンバータ」に記載され
たもので、同文献の図５(ａ)のバイポーラトランジスタ
をＮチャネルのＭＯＳＦＥＴに置き換えている。
プッシュプルコンバータの構成を示す。なお、このプッ
シュプルコンバータは、社団法人日本能率協会主催の '
９２スイッチング電源シンポジウムで発表された、村上
直樹 「同期整流方式を用いたコンバータ」に記載され
たもので、同文献の図５(ａ)のバイポーラトランジスタ
をＮチャネルのＭＯＳＦＥＴに置き換えている。
【０００４】入力電圧Ｖ１は変圧器５５の一次側に印加
される。センタータップを設けた変圧器５５の二次側
は、二次電圧Ｖ２１、Ｖ２２を発生する２次巻線と、Ｍ
ＯＳＦＥＴ５３、５４のゲート電圧を発生するＭＯＳＦ
ＥＴ制御巻線からなる。ＭＯＳＦＥＴ５３、５４のゲー
トは、それぞれ抵抗６２、６３を介してＭＯＳＦＥＴ制
御巻線の出力端子６０、６１に接続され、変圧器５５の
出力端子５１にはＭＯＳＦＥＴ５３のソースが接続さ
れ、出力端子５２にはＭＯＳＦＥＴ５４のソースが接続
され、ＭＯＳＦＥＴ５３、５４のドレインがリアクトル
５６に接続される。リアクトル５６の反対側の端子には
コンデンサ５７および負荷５８が接続され、コンデンサ
５７および負荷５８の他方の端子は変圧器５５のニュー
トラル端子５９に接続されている。なお、抵抗６２、６
３は設けなくてもよい。
される。センタータップを設けた変圧器５５の二次側
は、二次電圧Ｖ２１、Ｖ２２を発生する２次巻線と、Ｍ
ＯＳＦＥＴ５３、５４のゲート電圧を発生するＭＯＳＦ
ＥＴ制御巻線からなる。ＭＯＳＦＥＴ５３、５４のゲー
トは、それぞれ抵抗６２、６３を介してＭＯＳＦＥＴ制
御巻線の出力端子６０、６１に接続され、変圧器５５の
出力端子５１にはＭＯＳＦＥＴ５３のソースが接続さ
れ、出力端子５２にはＭＯＳＦＥＴ５４のソースが接続
され、ＭＯＳＦＥＴ５３、５４のドレインがリアクトル
５６に接続される。リアクトル５６の反対側の端子には
コンデンサ５７および負荷５８が接続され、コンデンサ
５７および負荷５８の他方の端子は変圧器５５のニュー
トラル端子５９に接続されている。なお、抵抗６２、６
３は設けなくてもよい。
【０００５】図６は、図５の回路の各部の波形を示す。
以下、図５、６を参照して動作を説明する。時刻０から
ｔ１において、変圧器５５の１次巻線に加わる電圧Ｖ１
が正になると、２次巻線の２次電圧Ｖ２１は正、Ｖ２２
は負となる。また、ＭＯＳＦＥＴ制御巻線の出力端子６
０の電圧ＶＡが正になるので、ＭＯＳＦＥＴ５３がオン
し、図５に実線で示す方向に電流ｉ１が流れる。
以下、図５、６を参照して動作を説明する。時刻０から
ｔ１において、変圧器５５の１次巻線に加わる電圧Ｖ１
が正になると、２次巻線の２次電圧Ｖ２１は正、Ｖ２２
は負となる。また、ＭＯＳＦＥＴ制御巻線の出力端子６
０の電圧ＶＡが正になるので、ＭＯＳＦＥＴ５３がオン
し、図５に実線で示す方向に電流ｉ１が流れる。
【０００６】時刻ｔ１からｔ２において、変圧器５５の
１次巻線に加わる電圧Ｖ１が負になり、２次電圧Ｖ２１
は負、Ｖ２２は正となる。ＭＯＳＦＥＴ制御巻線の出力
端子６１の電圧ＶＢが正になるので、ＭＯＳＦＥＴ４が
オンし、図５に破線で示す方向に電流ｉ２が流れる。
１次巻線に加わる電圧Ｖ１が負になり、２次電圧Ｖ２１
は負、Ｖ２２は正となる。ＭＯＳＦＥＴ制御巻線の出力
端子６１の電圧ＶＢが正になるので、ＭＯＳＦＥＴ４が
オンし、図５に破線で示す方向に電流ｉ２が流れる。
【０００７】
【発明が解決しようとする課題】ところで、ＭＯＳＦＥ
Ｔには各端子間に寄生的な容量が存在し、またドレイン
・ソース間にダイオードが内蔵されている。このダイオ
ードをボディダイオードといい、図５の６４、６５に示
す。このため、上記ＭＯＳＦＥＴをオンする時、ＭＯＳ
ＦＥＴの入力容量を充電しなければならないことから、
ＭＯＳＦＥＴ制御巻線のインダクタンスとＭＯＳＦＥＴ
の入力容量とで遅延がかかり、ＭＯＳＦＥＴのオンが遅
れる。従って、ボディダイオード６４、６５に電流が流
れる時間が長くなり、ターンオン・オフ損失が増加し、
変換効率が悪化する。
Ｔには各端子間に寄生的な容量が存在し、またドレイン
・ソース間にダイオードが内蔵されている。このダイオ
ードをボディダイオードといい、図５の６４、６５に示
す。このため、上記ＭＯＳＦＥＴをオンする時、ＭＯＳ
ＦＥＴの入力容量を充電しなければならないことから、
ＭＯＳＦＥＴ制御巻線のインダクタンスとＭＯＳＦＥＴ
の入力容量とで遅延がかかり、ＭＯＳＦＥＴのオンが遅
れる。従って、ボディダイオード６４、６５に電流が流
れる時間が長くなり、ターンオン・オフ損失が増加し、
変換効率が悪化する。
【０００８】ＭＯＳＦＥＴ５３、５４の順方向電圧降下
はそれぞれ図６のＶＦ３、ＶＦ４に示す波形になる。Ｖ
Ｆ３、ＶＦ４の斜線部がターンオン・オフ時の順方向電
圧降下である。このようなターンオン・オフ損失を減少
するためには、ＭＯＳＦＥＴ制御巻線と１次巻線との結
合を良くしてリーケージインダクタンスを極力小さくし
なければならない。このため、ＭＯＳＦＥＴ制御巻線
は、通電電流は少ないが１次巻線との結合を良くするた
めに幅広い巻線を巻く必要がある。
はそれぞれ図６のＶＦ３、ＶＦ４に示す波形になる。Ｖ
Ｆ３、ＶＦ４の斜線部がターンオン・オフ時の順方向電
圧降下である。このようなターンオン・オフ損失を減少
するためには、ＭＯＳＦＥＴ制御巻線と１次巻線との結
合を良くしてリーケージインダクタンスを極力小さくし
なければならない。このため、ＭＯＳＦＥＴ制御巻線
は、通電電流は少ないが１次巻線との結合を良くするた
めに幅広い巻線を巻く必要がある。
【０００９】すなわち、上記した図５に示す従来の回路
では、ＭＯＳＦＥＴを駆動するために、変圧器の制御巻
線として専用の幅広い巻線を設けなければならず、この
結果変圧器が大型化して価格が上昇し、電源が大型化す
るという問題がある。また、図６の波形図から明らかな
ように、ＭＯＳＦＥＴ５３、５４のゲートに加わる電圧
が正負両方に振れるため、ＭＯＳＦＥＴ５３、５４がオ
フの時もゲート容量の充放電損失が生じて発熱が多くな
り、変換効率が低下する。
では、ＭＯＳＦＥＴを駆動するために、変圧器の制御巻
線として専用の幅広い巻線を設けなければならず、この
結果変圧器が大型化して価格が上昇し、電源が大型化す
るという問題がある。また、図６の波形図から明らかな
ように、ＭＯＳＦＥＴ５３、５４のゲートに加わる電圧
が正負両方に振れるため、ＭＯＳＦＥＴ５３、５４がオ
フの時もゲート容量の充放電損失が生じて発熱が多くな
り、変換効率が低下する。
【００１０】上記した問題を解決する同期整流回路の他
の従来例を図７に示す。図７の回路では制御回路６５が
設けられ、ＭＯＳＦＥＴ５３、５４のゲートが制御回路
２２に接続されている。そして、制御回路６５の出力端
子６６、６７に、交互に図６に示すＶＡ、ＶＢのタイミ
ングで電圧を出力することによって、図５で説明したと
同様に整流動作が行われる。しかし、この回路はＭＯＳ
ＦＥＴを駆動するための専用の制御回路を設けなければ
ならず、このために部品点数が増加し、電源が大型化す
るという問題がある。
の従来例を図７に示す。図７の回路では制御回路６５が
設けられ、ＭＯＳＦＥＴ５３、５４のゲートが制御回路
２２に接続されている。そして、制御回路６５の出力端
子６６、６７に、交互に図６に示すＶＡ、ＶＢのタイミ
ングで電圧を出力することによって、図５で説明したと
同様に整流動作が行われる。しかし、この回路はＭＯＳ
ＦＥＴを駆動するための専用の制御回路を設けなければ
ならず、このために部品点数が増加し、電源が大型化す
るという問題がある。
【００１１】本発明の目的は、同期整流用のＭＯＳＦＥ
Ｔを、専用の制御巻線や制御回路を用いることなく駆動
するＤＣ／ＤＣコンバータを提供することにある。
Ｔを、専用の制御巻線や制御回路を用いることなく駆動
するＤＣ／ＤＣコンバータを提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明では、直流を交流に変換するＤ
Ｃ／ＡＣインバータと、該インバータに接続され交流を
直流に変換する同期整流回路とを備えたＤＣ／ＤＣコン
バータにおいて、該同期整流回路は、該ＤＣ／ＡＣイン
バータの出力が印加される１次巻線と、センタータップ
が設けられた２次巻線とを有する変圧器と、該２次巻線
の第１の出力端子に第１のドレインが接続され、該２次
巻線の第２の出力端子に第２のドレインが接続され、第
１のゲートが該第２の出力端子またはニュートラル端子
に接続され、第２のゲートが該第１の出力端子またはニ
ュートラル端子に接続され、第１、第２のソースが共通
に接続された第１、第２のＭＯＳＦＥＴと、該ソースに
接続されたリアクトルと、一方の端子が該リアクトルに
接続され、他方の端子が前記ニュートラル端子に接続さ
れたコンデンサと、から構成されたことを特徴としてい
る。
に、請求項１記載の発明では、直流を交流に変換するＤ
Ｃ／ＡＣインバータと、該インバータに接続され交流を
直流に変換する同期整流回路とを備えたＤＣ／ＤＣコン
バータにおいて、該同期整流回路は、該ＤＣ／ＡＣイン
バータの出力が印加される１次巻線と、センタータップ
が設けられた２次巻線とを有する変圧器と、該２次巻線
の第１の出力端子に第１のドレインが接続され、該２次
巻線の第２の出力端子に第２のドレインが接続され、第
１のゲートが該第２の出力端子またはニュートラル端子
に接続され、第２のゲートが該第１の出力端子またはニ
ュートラル端子に接続され、第１、第２のソースが共通
に接続された第１、第２のＭＯＳＦＥＴと、該ソースに
接続されたリアクトルと、一方の端子が該リアクトルに
接続され、他方の端子が前記ニュートラル端子に接続さ
れたコンデンサと、から構成されたことを特徴としてい
る。
【００１３】請求項２記載の発明では、変圧器の１次側
の交流波形が方形波であることを特徴としている。
の交流波形が方形波であることを特徴としている。
【００１４】請求項３記載の発明では、ＤＣ／ＡＣイン
バータの入力端子に電圧安定化回路を接続したことを特
徴としている。
バータの入力端子に電圧安定化回路を接続したことを特
徴としている。
【００１５】請求項４記載の発明では、請求項１記載の
ＤＣ／ＤＣコンバータを複数並列に接続した電源装置に
おいて、各ＤＣ／ＤＣコンバータ内の同期整流回路を構
成する第１、第２のＭＯＳＦＥＴのゲートに、それぞれ
直流を阻止する手段を接続したことを特徴としている。
ＤＣ／ＤＣコンバータを複数並列に接続した電源装置に
おいて、各ＤＣ／ＤＣコンバータ内の同期整流回路を構
成する第１、第２のＭＯＳＦＥＴのゲートに、それぞれ
直流を阻止する手段を接続したことを特徴としている。
【００１６】
【作用】本発明は、２次巻線にセンタータップを設けた
変圧器の出力端子１にＭＯＳＦＥＴ３のドレインを接続
し、もう一方の出力端子２に他のＭＯＳＦＥＴ４のドレ
インを接続し、両方のＭＯＳＦＥＴのソースを互いに接
続し、出力端子１またはニュートラルの電圧をＭＯＳＦ
ＥＴ４に入力し、出力端子２またはニュートラルの電圧
をＭＯＳＦＥＴ３に入力してＭＯＳＦＥＴを制御する。
また、同期整流回路の入力端にＤＣ／ＡＣインバータを
接続して、ＤＣ／ＤＣコンバータを構成する。そして、
変圧器５の出力端子１、２に誘起する電圧が方形波にな
るようにＤＣ／ＡＣインバータを制御することで、ＭＯ
ＳＦＥＴのボディダイオードに電流が流れる時間を短く
し、ＭＯＳＦＥＴの整流損失を小さくする。さらに、出
力電圧を安定化するために、ＤＣ／ＡＣコンバータの入
力端に電圧安定化回路を接続する。
変圧器の出力端子１にＭＯＳＦＥＴ３のドレインを接続
し、もう一方の出力端子２に他のＭＯＳＦＥＴ４のドレ
インを接続し、両方のＭＯＳＦＥＴのソースを互いに接
続し、出力端子１またはニュートラルの電圧をＭＯＳＦ
ＥＴ４に入力し、出力端子２またはニュートラルの電圧
をＭＯＳＦＥＴ３に入力してＭＯＳＦＥＴを制御する。
また、同期整流回路の入力端にＤＣ／ＡＣインバータを
接続して、ＤＣ／ＤＣコンバータを構成する。そして、
変圧器５の出力端子１、２に誘起する電圧が方形波にな
るようにＤＣ／ＡＣインバータを制御することで、ＭＯ
ＳＦＥＴのボディダイオードに電流が流れる時間を短く
し、ＭＯＳＦＥＴの整流損失を小さくする。さらに、出
力電圧を安定化するために、ＤＣ／ＡＣコンバータの入
力端に電圧安定化回路を接続する。
【００１７】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の一実施例の構成図であ
る。本発明の同期整流回路は、変圧器５と、ＭＯＳＦＥ
Ｔ３、４と、リアクトル６と、コンデンサ７から構成さ
れる。そして、ＤＣ／ＡＣインバータ１０と変圧器５の
１次巻線とを接続することによって、ＤＣ／ＤＣコンバ
ータが構成される。さらに、図示しない電源に接続した
電圧安定化回路１１とＤＣ／ＡＣインバータ１０とが接
続される。
的に説明する。図１は、本発明の一実施例の構成図であ
る。本発明の同期整流回路は、変圧器５と、ＭＯＳＦＥ
Ｔ３、４と、リアクトル６と、コンデンサ７から構成さ
れる。そして、ＤＣ／ＡＣインバータ１０と変圧器５の
１次巻線とを接続することによって、ＤＣ／ＤＣコンバ
ータが構成される。さらに、図示しない電源に接続した
電圧安定化回路１１とＤＣ／ＡＣインバータ１０とが接
続される。
【００１８】本発明の同期整流回路の構成をさらに説明
すると、センタータップをもつ変圧器５の２次巻線の出
力端子１には、ＭＯＳＦＥＴ３のドレインが接続され、
変圧器５の他方の出力端子２には、ＭＯＳＦＥＴ４のド
レインが接続される。また、ＭＯＳＦＥＴ３、４のソー
スが共通接続されてリアクトル６の一方の端子に接続さ
れ、リアクトル６の他方の端子にはコンデンサ７、負荷
８の一方の端子が接続されている。コンデンサ７、負荷
８の他方の端子は、変圧器５のニュートラル端子９に接
続される。これらリアクトル６およびコンデンサ７は周
知のように整流波形からリプル分を除去する。
すると、センタータップをもつ変圧器５の２次巻線の出
力端子１には、ＭＯＳＦＥＴ３のドレインが接続され、
変圧器５の他方の出力端子２には、ＭＯＳＦＥＴ４のド
レインが接続される。また、ＭＯＳＦＥＴ３、４のソー
スが共通接続されてリアクトル６の一方の端子に接続さ
れ、リアクトル６の他方の端子にはコンデンサ７、負荷
８の一方の端子が接続されている。コンデンサ７、負荷
８の他方の端子は、変圧器５のニュートラル端子９に接
続される。これらリアクトル６およびコンデンサ７は周
知のように整流波形からリプル分を除去する。
【００１９】ＭＯＳＦＥＴ３のゲートは変圧器５の出力
端子２に接続され、ＭＯＳＦＥＴ４のゲートは変圧器５
の出力端子１に接続される。なお、ＭＯＳＦＥＴ３、４
のゲートと変圧器の出力端子１、２の間に抵抗を接続し
たり、あるいはＭＯＳＦＥＴ３、４のゲートをそれぞれ
ニュートラル端子９に接続することにより、その構成を
変更することができる。
端子２に接続され、ＭＯＳＦＥＴ４のゲートは変圧器５
の出力端子１に接続される。なお、ＭＯＳＦＥＴ３、４
のゲートと変圧器の出力端子１、２の間に抵抗を接続し
たり、あるいはＭＯＳＦＥＴ３、４のゲートをそれぞれ
ニュートラル端子９に接続することにより、その構成を
変更することができる。
【００２０】図２は、図１の回路内の各部の波形を示
し、電圧Ｖ１は変圧器５の一次巻線に加えられる電圧、
電圧Ｖ２１、Ｖ２２は変圧器５の二次巻線に誘起する電
圧、電圧ＶＡはＭＯＳＦＥＴ３のゲート電圧、電圧ＶＢ
はＭＯＳＦＥＴ４のゲート電圧である。以下、図２を参
照して、図１の回路動作を説明する。
し、電圧Ｖ１は変圧器５の一次巻線に加えられる電圧、
電圧Ｖ２１、Ｖ２２は変圧器５の二次巻線に誘起する電
圧、電圧ＶＡはＭＯＳＦＥＴ３のゲート電圧、電圧ＶＢ
はＭＯＳＦＥＴ４のゲート電圧である。以下、図２を参
照して、図１の回路動作を説明する。
【００２１】時刻０からｔ１において、２次電圧Ｖ２１
が正電圧、Ｖ２２が負電圧となり、ゲート電圧（ソース
・ゲート間）ＶＡは０、ゲート電圧ＶＢはＭＯＳＦＥＴ
４をオンにする電圧＋ＶＢとなる。これにより、ＭＯＳ
ＦＥＴ４がオンし、実線で示す方向に電流ｉが流れる。
が正電圧、Ｖ２２が負電圧となり、ゲート電圧（ソース
・ゲート間）ＶＡは０、ゲート電圧ＶＢはＭＯＳＦＥＴ
４をオンにする電圧＋ＶＢとなる。これにより、ＭＯＳ
ＦＥＴ４がオンし、実線で示す方向に電流ｉが流れる。
【００２２】時刻ｔ１からｔ２においては、２次電圧Ｖ
２１は負電圧、Ｖ２２は正電圧となり、ゲート電圧ＶＡ
はＭＯＳＦＥＴ３をオンにする電圧＋ＶＡ、ゲート電圧
ＶＢは０となる。従って、ＭＯＳＦＥＴ３がオンし、破
線で示す方向に電流ｉが流れ整流動作が行われる。この
ように、本発明ではＭＯＳＦＥＴの制御信号ＶＡ、ＶＢ
が負にならないので、従来技術で説明したようなゲート
容量の充放電損失を少なくすることができる。
２１は負電圧、Ｖ２２は正電圧となり、ゲート電圧ＶＡ
はＭＯＳＦＥＴ３をオンにする電圧＋ＶＡ、ゲート電圧
ＶＢは０となる。従って、ＭＯＳＦＥＴ３がオンし、破
線で示す方向に電流ｉが流れ整流動作が行われる。この
ように、本発明ではＭＯＳＦＥＴの制御信号ＶＡ、ＶＢ
が負にならないので、従来技術で説明したようなゲート
容量の充放電損失を少なくすることができる。
【００２３】図３は、上記した動作において同期整流用
ＭＯＳＦＥＴの損失を説明する波形図である。図３にお
いて、ＶＦ３はＭＯＳＦＥＴ３の順方向電圧降下、ＶＦ
４はＭＯＳＦＥＴ４の順方向電圧降下を示す。同期整流
用ＭＯＳＦＥＴにおいては、オン抵抗による順方向電圧
降下がボディダイオードによる順方向電圧降下よりも小
さくなるように使っている。従って、図３の時刻０から
ｔ１、ｔ２からｔ３の期間では、ＭＯＳＦＥＴ３、４の
何れかがオンし、オン抵抗に電流が流れるので、ＭＯＳ
ＦＥＴ３、４の順方向電圧降下ＶＦ３、ＶＦ４は小さ
く、ＭＯＳＦＥＴの損失も小さい。
ＭＯＳＦＥＴの損失を説明する波形図である。図３にお
いて、ＶＦ３はＭＯＳＦＥＴ３の順方向電圧降下、ＶＦ
４はＭＯＳＦＥＴ４の順方向電圧降下を示す。同期整流
用ＭＯＳＦＥＴにおいては、オン抵抗による順方向電圧
降下がボディダイオードによる順方向電圧降下よりも小
さくなるように使っている。従って、図３の時刻０から
ｔ１、ｔ２からｔ３の期間では、ＭＯＳＦＥＴ３、４の
何れかがオンし、オン抵抗に電流が流れるので、ＭＯＳ
ＦＥＴ３、４の順方向電圧降下ＶＦ３、ＶＦ４は小さ
く、ＭＯＳＦＥＴの損失も小さい。
【００２４】これに対して、時刻ｔ１からｔ２、ｔ３か
らｔ４の期間では、ＭＯＳＦＥＴ３、４が共にオフし、
ＭＯＳＦＥＴに内蔵されるボディダイオードに電流が流
れるためＭＯＳＦＥＴ３、４の順方向電圧降下ＶＦ３、
ＶＦ４が大きく、ＭＯＳＦＥＴの損失が大きくなる。
らｔ４の期間では、ＭＯＳＦＥＴ３、４が共にオフし、
ＭＯＳＦＥＴに内蔵されるボディダイオードに電流が流
れるためＭＯＳＦＥＴ３、４の順方向電圧降下ＶＦ３、
ＶＦ４が大きく、ＭＯＳＦＥＴの損失が大きくなる。
【００２５】ＭＯＳＦＥＴが共にオフである時間が短い
ほど、ＭＯＳＦＥＴの損失が減少することから、本発明
では、ＤＣ／ＡＣインバータ１０のスイッチ素子のオン
とオフそれぞれの時間を、スイッチング周波数の１周期
の５０％にする。すなわち、図２で説明したように、Ｄ
Ｃ／ＡＣインバータ１０の出力Ｖ１を方形波にすること
により、図３における期間ｔ１からｔ２、ｔ３からｔ４
がなくなり、ＭＯＳＦＥＴの整流損失を最小にすること
ができる。なお、負荷変動に対して出力電圧の安定化が
必要なときは、図１に示すようにＤＣ／ＡＣインバータ
１０の前に電圧安定化回路１１を設ける。
ほど、ＭＯＳＦＥＴの損失が減少することから、本発明
では、ＤＣ／ＡＣインバータ１０のスイッチ素子のオン
とオフそれぞれの時間を、スイッチング周波数の１周期
の５０％にする。すなわち、図２で説明したように、Ｄ
Ｃ／ＡＣインバータ１０の出力Ｖ１を方形波にすること
により、図３における期間ｔ１からｔ２、ｔ３からｔ４
がなくなり、ＭＯＳＦＥＴの整流損失を最小にすること
ができる。なお、負荷変動に対して出力電圧の安定化が
必要なときは、図１に示すようにＤＣ／ＡＣインバータ
１０の前に電圧安定化回路１１を設ける。
【００２６】図４は、本発明の他の実施例の構成を示
す。この実施例は、図１のＤＣ／ＤＣコンバータを並列
運転する場合の電源装置の構成であり、図４の実施例で
は負荷に対して２台のＤＣ／ＤＣコンバータＡ、Ｂが並
列に接続されている。２台のＤＣ／ＤＣコンバータＡ、
Ｂの構成は全く同一であるので、一方のＤＣ／ＤＣコン
バータＡの構成について説明する。
す。この実施例は、図１のＤＣ／ＤＣコンバータを並列
運転する場合の電源装置の構成であり、図４の実施例で
は負荷に対して２台のＤＣ／ＤＣコンバータＡ、Ｂが並
列に接続されている。２台のＤＣ／ＤＣコンバータＡ、
Ｂの構成は全く同一であるので、一方のＤＣ／ＤＣコン
バータＡの構成について説明する。
【００２７】図１の回路と異なる点は、並列運転した際
の誤動作防止のための回路を設けた点である。すなわ
ち、ＭＯＳＦＥＴ３ａのゲートは、コンデンサ１３ａ、
抵抗１４ａを介して変圧器５ａの出力端子２ａに接続さ
れ、ＭＯＳＦＥＴ３ａのゲート、ソース間にダイオード
１１ａ、抵抗１２ａが接続されている。ＭＯＳＦＥＴ４
ａのゲートについてもＭＯＳＦＥＴ３と同様に、抵抗１
８ａ、コンデンサ１７ａ、ダイオード１５ａ、抵抗１６
ａが接続されている。
の誤動作防止のための回路を設けた点である。すなわ
ち、ＭＯＳＦＥＴ３ａのゲートは、コンデンサ１３ａ、
抵抗１４ａを介して変圧器５ａの出力端子２ａに接続さ
れ、ＭＯＳＦＥＴ３ａのゲート、ソース間にダイオード
１１ａ、抵抗１２ａが接続されている。ＭＯＳＦＥＴ４
ａのゲートについてもＭＯＳＦＥＴ３と同様に、抵抗１
８ａ、コンデンサ１７ａ、ダイオード１５ａ、抵抗１６
ａが接続されている。
【００２８】上記した２台のＤＣ／ＤＣコンバータＡ、
Ｂを並列運転したときに、例えばＤＣ／ＤＣコンバータ
Ａの立上りが遅れたとき、あるいは一方がオフになった
ときの動作を考える。このような場合、ＤＣ／ＤＣコン
バータＢから出力される電圧は、負荷８へ加わると共に
ＤＣ／ＤＣコンバータＡの出力端子から変圧器５ａのニ
ュートラル端子９ａを介して、出力端子１ａ、２ａをＤ
Ｃ／ＤＣコンバータＢの出力電圧の１／２にする。ここ
で、コンデンサ１３ａ、１７ａが設けられていなけれ
ば、ＭＯＳＦＥＴ３ａ、４ａのゲート、ソース間にこの
電圧が印加されてＭＯＳＦＥＴ３ａ、４ａがオンし、Ｄ
Ｃ／ＤＣコンバータＢがＤＣ／ＤＣコンバータＡを介し
て短絡状態となる。しかし、本発明では誤動作防止のた
めのコンデンサ１３ａ、１７ａが設けられているので直
流が遮断され、従ってＭＯＳＦＥＴ３ａ、４ａがオンし
ない。
Ｂを並列運転したときに、例えばＤＣ／ＤＣコンバータ
Ａの立上りが遅れたとき、あるいは一方がオフになった
ときの動作を考える。このような場合、ＤＣ／ＤＣコン
バータＢから出力される電圧は、負荷８へ加わると共に
ＤＣ／ＤＣコンバータＡの出力端子から変圧器５ａのニ
ュートラル端子９ａを介して、出力端子１ａ、２ａをＤ
Ｃ／ＤＣコンバータＢの出力電圧の１／２にする。ここ
で、コンデンサ１３ａ、１７ａが設けられていなけれ
ば、ＭＯＳＦＥＴ３ａ、４ａのゲート、ソース間にこの
電圧が印加されてＭＯＳＦＥＴ３ａ、４ａがオンし、Ｄ
Ｃ／ＤＣコンバータＢがＤＣ／ＤＣコンバータＡを介し
て短絡状態となる。しかし、本発明では誤動作防止のた
めのコンデンサ１３ａ、１７ａが設けられているので直
流が遮断され、従ってＭＯＳＦＥＴ３ａ、４ａがオンし
ない。
【００２９】
【発明の効果】以上、説明したように、請求項１記載の
発明によれば、第１、第２のＭＯＳＦＥＴのゲートを変
圧器の２次巻線の出力端子またはニュートラル端子に接
続しているので、ＭＯＳＦＥＴ駆動のための専用巻線や
制御回路を用いることなく同期整流用ＭＯＳＦＥＴを駆
動することができる。従って、ＤＣ／ＤＣコンバータの
構成が簡単になることから、小形化、低価格化が達成さ
れるとともに信頼性が向上する。さらには変圧器の小形
化も可能となる。
発明によれば、第１、第２のＭＯＳＦＥＴのゲートを変
圧器の２次巻線の出力端子またはニュートラル端子に接
続しているので、ＭＯＳＦＥＴ駆動のための専用巻線や
制御回路を用いることなく同期整流用ＭＯＳＦＥＴを駆
動することができる。従って、ＤＣ／ＤＣコンバータの
構成が簡単になることから、小形化、低価格化が達成さ
れるとともに信頼性が向上する。さらには変圧器の小形
化も可能となる。
【００３０】請求項２記載の発明によれば、変圧器の１
次側の波形が方形波であるので、ＭＯＳＦＥＴの整流損
失を最小にすることができる。
次側の波形が方形波であるので、ＭＯＳＦＥＴの整流損
失を最小にすることができる。
【００３１】請求項３記載の発明によれば、ＤＣ／ＡＣ
インバータの入力端子に電圧安定化回路を接続している
ので、負荷変動などに対して出力電圧を安定化すること
ができる。
インバータの入力端子に電圧安定化回路を接続している
ので、負荷変動などに対して出力電圧を安定化すること
ができる。
【００３２】請求項４記載の発明によれば、ＭＯＳＦＥ
Ｔのゲートに直流阻止手段を接続しているので、複数の
ＤＣ／ＤＣコンバータを並列運転した際に、一方のＤＣ
／ＤＣコンバータが短絡状態にならず、誤動作が回避さ
れる。
Ｔのゲートに直流阻止手段を接続しているので、複数の
ＤＣ／ＤＣコンバータを並列運転した際に、一方のＤＣ
／ＤＣコンバータが短絡状態にならず、誤動作が回避さ
れる。
【図１】本発明の一実施例の構成図である。
【図２】図１の回路内の各部の波形を示す。
【図３】同期整流用ＭＯＳＦＥＴの損失を説明する波形
図である。
図である。
【図４】本発明の他の実施例の構成を示す。
【図５】従来の同期整流回路の一例であるプッシュプル
コンバータの構成を示す。
コンバータの構成を示す。
【図６】図５の回路の各部の波形を示す。
【図７】同期整流回路の他の従来例を示す。
【符号の説明】 １、２ 出力端子 ３、４ ＭＯＳＦＥＴ ５ 変圧器 ６ リアクトル ７ コンデンサ ８ 負荷 ９ ニュートラル端子 １０ ＤＣ／ＡＣインバータ １１ 電圧安定化回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 毛利 和章 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 岸 孝治 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 森 宏之 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内
Claims (4)
- 【請求項１】 直流を交流に変換するＤＣ／ＡＣインバ
ータと、該インバータに接続され交流を直流に変換する
同期整流回路とを備えたＤＣ／ＤＣコンバータにおい
て、該同期整流回路は、該ＤＣ／ＡＣインバータの出力
が印加される１次巻線と、センタータップが設けられた
２次巻線とを有する変圧器と、該２次巻線の第１の出力
端子に第１のドレインが接続され、該２次巻線の第２の
出力端子に第２のドレインが接続され、第１のゲートが
該第２の出力端子またはニュートラル端子に接続され、
第２のゲートが該第１の出力端子またはニュートラル端
子に接続され、第１、第２のソースが共通に接続された
第１、第２のＭＯＳＦＥＴと、該ソースに接続されたリ
アクトルと、一方の端子が該リアクトルに接続され、他
方の端子が前記ニュートラル端子に接続されたコンデン
サとから構成されたことを特徴とするＤＣ／ＤＣコンバ
ータ。 - 【請求項２】 前記変圧器の１次側の交流波形は、方形
波であることを特徴とする請求項１記載のＤＣ／ＤＣコ
ンバータ。 - 【請求項３】 前記ＤＣ／ＡＣインバータの入力端子に
電圧安定化回路を接続したことを特徴とする請求項１記
載のＤＣ／ＤＣコンバータ。 - 【請求項４】 請求項１記載のＤＣ／ＤＣコンバータを
複数並列に接続した電源装置において、各ＤＣ／ＤＣコ
ンバータ内の同期整流回路を構成する前記第１、第２の
ＭＯＳＦＥＴのゲートに、それぞれ直流を阻止する手段
を接続したことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12217294A JPH07337005A (ja) | 1994-06-03 | 1994-06-03 | Ｄｃ／ｄｃコンバータおよび電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12217294A JPH07337005A (ja) | 1994-06-03 | 1994-06-03 | Ｄｃ／ｄｃコンバータおよび電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07337005A true JPH07337005A (ja) | 1995-12-22 |
Family
ID=14829361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12217294A Pending JPH07337005A (ja) | 1994-06-03 | 1994-06-03 | Ｄｃ／ｄｃコンバータおよび電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07337005A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141233A (en) * | 1998-08-28 | 2000-10-31 | Nec Corporation | Rectifier circuit device and DC/Dc converter provided with the circuit device |
| JP2007236058A (ja) * | 2006-02-28 | 2007-09-13 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
| JP2007336794A (ja) * | 2006-06-19 | 2007-12-27 | Hipro Electronic Co Ltd | 半ブリッジ共振変換器 |
| JP2012521085A (ja) * | 2009-03-19 | 2012-09-10 | ジュース・テクノロジー・リミテッド | 電気システム |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN110199465A (zh) * | 2018-09-30 | 2019-09-03 | 深圳欣锐科技股份有限公司 | 同步整流电路和整流装置 |
-
1994
- 1994-06-03 JP JP12217294A patent/JPH07337005A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US6141233A (en) * | 1998-08-28 | 2000-10-31 | Nec Corporation | Rectifier circuit device and DC/Dc converter provided with the circuit device |
| JP2007236058A (ja) * | 2006-02-28 | 2007-09-13 | Mitsumi Electric Co Ltd | スイッチング電源装置 |
| JP4521574B2 (ja) * | 2006-06-19 | 2010-08-11 | 高效電子股▲ふん▼有限公司 | 半ブリッジ共振変換器 |
| JP2007336794A (ja) * | 2006-06-19 | 2007-12-27 | Hipro Electronic Co Ltd | 半ブリッジ共振変換器 |
| JP2012521085A (ja) * | 2009-03-19 | 2012-09-10 | ジュース・テクノロジー・リミテッド | 電気システム |
| US9107259B2 (en) | 2009-03-19 | 2015-08-11 | Isotera Limited | Electrical system using high frequency AC and having inductively connected loads, and related power supplies and luminaires |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| CN110199465A (zh) * | 2018-09-30 | 2019-09-03 | 深圳欣锐科技股份有限公司 | 同步整流电路和整流装置 |
| CN110199465B (zh) * | 2018-09-30 | 2021-07-13 | 深圳欣锐科技股份有限公司 | 同步整流电路和整流装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819932B2 (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US6256214B1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
| US6501193B1 (en) | Power converter having regulated dual outputs | |
| US20060209571A1 (en) | DC converter | |
| EP3681038B1 (en) | Transformer based gate drive circuit | |
| US20220329166A1 (en) | Power conversion device | |
| US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
| US7050309B2 (en) | Power converter with output inductance | |
| JPH07337005A (ja) | Ｄｃ／ｄｃコンバータおよび電源装置 | |
| US20040223281A1 (en) | Power converter | |
| JPH07298610A (ja) | スイッチング電源装置 | |
| EP3723258A1 (en) | Switching converter | |
| US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH10136645A (ja) | 電源回路 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP2001157445A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2599288Y2 (ja) | スイッチング電源 | |
| JP5652921B2 (ja) | Ｆｅｔスイッチング駆動回路及びその動作方法 | |
| JP4717621B2 (ja) | 電源回路 |