JPH10136645A - 電源回路 - Google Patents

電源回路

Info

Publication number
JPH10136645A
JPH10136645A JP28403996A JP28403996A JPH10136645A JP H10136645 A JPH10136645 A JP H10136645A JP 28403996 A JP28403996 A JP 28403996A JP 28403996 A JP28403996 A JP 28403996A JP H10136645 A JPH10136645 A JP H10136645A
Authority
JP
Japan
Prior art keywords
fet
circuit
resistor
waveform shaping
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28403996A
Other languages
English (en)
Other versions
JP3063823B2 (ja
Inventor
Yoshihiko Nakamura
仁彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8284039A priority Critical patent/JP3063823B2/ja
Publication of JPH10136645A publication Critical patent/JPH10136645A/ja
Application granted granted Critical
Publication of JP3063823B2 publication Critical patent/JP3063823B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 MOSFETを整流回路に用いたフォワード
コンバータにおいて、整流用FETと環流用FETの同
時ONによる電力損失を防止する。 【解決手段】 フォワードコンバータにおけるMOSF
ETを用いた整流回路駆動方式において、主トランス3
の一方の二次巻線を抵抗器9、コンデンサ10及びダイ
オード8からなる時定数回路とFET駆動用IC11で
構成される第1の波形整形回路を経由し整流用FET1
3のゲートに接続する。さらに、前記二次巻線を抵抗器
5、コンデンサ6及びダイオード4からなる時定数回路
とFET駆動用IC7で構成される第2の波形整形回路
を経由し環流用FET12のゲートに接続する。これに
より、整流用FET13と環流用FET12の駆動パル
スにデッドタイムを作り、両FETの同時オンを防止
し、電力損失を改善する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォワードコンバ
ータのMOSFET同期整流回路に関し、特に整流用F
ET及び環流用FETの駆動方法に関するものである。
【0002】
【従来の技術】まず、図3に従来の一般的な同期整流用
駆動回路の一例を示す。
【0003】従来の同期整流回路は、図3に示すように
環流用FET12及び整流用FET13のソースが共通
である直列回路を主トランス3の二次巻線に並列に接続
し、環流用FET12のドレインとソース間にチョーク
コイル14、出力コンデンサ15で構成されるフィルタ
回路の入力を接続する。また、整流用FET13のゲー
トと環流用FET12のドレイン間及び環流用FET1
2のゲートと整流用FET13のドレイン間に抵抗器1
6,17をそれぞれ接続する。なお、1は入力コンデン
サである。
【0004】主スイッチ2がオンすると、主トランス3
の二次巻線からゲート抵抗器16を経由して整流用FE
T13がオンする。この整流用FET13がオンする
と、環流用FET12のゲート電圧がソース電圧に対し
て減少し、環流用FET12がオフする。このとき、主
トランス3の二次巻線からチョークコイル14、コンバ
ータの負荷を経由し、整流用FET13、主トランス3
の二次巻線の経路で負荷電流が流れる。
【0005】一方、主スイッチ2がオフすると、主トラ
ンス3の二次巻線にフライバック電圧が発生し、環流用
FET12がオンとなり、整流用FET13がオフす
る。これによりチョークコイル14、コンバータの負
荷、環流用FET12、チョークコイル14と負荷電流
が流れる。
【0006】
【発明が解決しようとする課題】従来の同期整流駆動回
路において、整流用FETと環流用FETが同時オンに
なる現象が起こり、その結果、トランスに短絡電流が流
れ、電源効率が低下する問題点があった。
【0007】その理由は、同期整流素子として使用する
MOSFETのゲートの寄生容量により、整流用FET
及び環流用FETの動作が遅れることである。
【0008】本発明は、フォワードコンバータのMOS
FET整流回路において、環流用FET及び整流用FE
Tの同時オン状態における電力損失を防止する回路を提
供しようとするものである。
【0009】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
【0010】(1)MOSFETを同期整流に用いたス
イッチング電源回路において、前記同期整流用駆動回路
が、主トランスの一方の二次巻線の端子より、第1の波
形整形回路及び第2の波形整形回路を経由し、それぞれ
環流用FET、整流用FETを駆動する電源回路。
【0011】(2)前記第1の波形整形回路及び前記第
2の波形整形回路が、それぞれ抵抗器、コンデンサ及び
ダイオードからなる時定数回路とFET駆動用ICで構
成される前記(1)記載の電源回路。
【0012】(3)前記第1の波形整形回路において、
第1のダイオードが逆方向に第1の抵抗器と並列に接続
され、前記第2の波形整形回路において、第2のダイオ
ードが順方向に第2の抵抗器と並列に接続されている前
記(2)記載の電源回路。
【0013】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【0014】図1は、本発明の一実施の形態例を示す回
路図である。また、図2は、図1に示した各部波形であ
る。この実施の形態例において、図3に示した従来例の
電源回路と異なる点は、次のとおりである。
【0015】[1]構成の説明 主トランス3の一方の二次巻線を抵抗器9、抵抗器9に
逆方向に並列接続されたダイオード8及びコンデンサ1
0で構成される時定数回路とFET駆動用IC11の直
列回路で構成される第1の波形整形回路の入力に接続
し、前記第1の波形整形回路の出力を整流用FET13
のゲートに接続する。さらに、前記二次巻線を抵抗器
5、抵抗器5に順方向に並列接続されたダイオード4及
びコンデンサ6で構成される時定数回路とFET駆動用
IC7の直列回路で構成される第2の波形整形回路の入
力に接続し、前記第2の波形整形回路の出力を環流用F
ET12のゲートに接続する。このようにして、前記各
時定数回路と前記各FET駆動用IC7,11により駆
動パルスのデッドタイムを作り、整流用FET13と環
流用FET12を駆動する。
【0016】[2]動作の説明 次に上記実施の形態例の動作を図2を参照して説明す
る。図2(a)は主トランス3の二次巻線電圧波形、
(b)はダイオード4、抵抗器5及びコンデンサ6で構
成される時定数回路の出力波形、(c)は環流用FET
12のゲート電圧波形、(d)はダイオード8、抵抗器
9及びコンデンサ10で構成される時定数回路の出力波
形、(e)は整流用FET13のゲート電圧波形であ
る。ここで主スイッチ2がオンしたとき、主トランス3
の二次巻線に電圧が印加される((a)T0−T2間)
と、抵抗器9及びコンデンサ10の時定数により(d)
のT0−T2間の波形となり、FET駆動用IC11に
入力される。そして、駆動回路のスレッショルド電圧に
なると、デッドタイム(T0−T1間)を持った(e)
の波形が出力され、整流用FET13をオン状態にす
る。また、このとき主トランス3の二次巻線電圧がダイ
オード4を経由しFET駆動用IC7に入力され、この
FET駆動用IC7によって(c)のT0−T2間の波
形となり、整流用FET12をオフ状態とする。
【0017】一方、主スイッチ2がオフになると、主ト
ランス3の二次巻線電圧は(a)のT2−T4間とな
り、抵抗器5及びコンデンサ6の時定数により放電波形
((b)T2−T4間)となり、FET駆動用IC7に
入力される。そして、前記放電波形がFET駆動用IC
7のスレッショルド電圧になると、デッドタイム
((c)T2−T3間)を持つ波形(c)が出力され、
環流用FET12がオン状態となる。さらに、ダイオー
ド8により整流用FET13を経由しオフ状態になる
((e)のT2−T4間)。
【0018】以上の動作を繰り返すことにより、本実施
の形態例において、主トランス3の一方の二次巻線のパ
ルスを基準パルスとし、抵抗器5、コンデンサ6及びダ
イオード4からなる時定数回路とFET駆動用IC7、
さらに、抵抗器9、コンデンサ10及びダイオード8か
らなる時定数回路とFET駆動用IC11により環流用
FET12、整流用FET13のタイミングを計ること
で、環流用FET12と整流用FET13の同時オン状
態を防止することができる。また、前記両素子を矩形波
にて駆動するために、安定動作が可能となり、電力損失
を改善することができる。
【0019】
【発明の効果】本発明は、単純な部品及び少ない部品点
数により、整流用FETと環流用FETの同時ONを防
止することができ、高効率化を図ることができる。
【0020】その理由は、主トランスの一方の二次巻線
の電圧を基準パルスとして整流用FETと環流用FET
の各波形整形回路を構成できるので、容易にデッドタイ
ムを作ることができるからである。
【図面の簡単な説明】
【図1】本発明の一実施の形態例の電源回路を示す図で
ある。
【図2】本発明の一実施の形態例の電源回路の各部の動
作波形を示す図である。
【図3】従来例の電源回路を示す図である。
【符号の説明】
1 入力コンデンサ 2 主スイッチ 3 主トランス 4,8 ダイオード 5,9,16,17 抵抗器 6,10 コンデンサ 7,11 FET駆動用IC 12 環流用FET 13 整流用FET 14 チョークコイル 15 出力コンデンサ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 MOSFETを同期整流に用いたスイッ
    チング電源回路において、前記同期整流用駆動回路が、
    主トランスの一方の二次巻線の端子より、第1の波形整
    形回路及び第2の波形整形回路を経由し、それぞれ環流
    用FET、整流用FETを駆動することを特徴とする電
    源回路。
  2. 【請求項2】 前記第1の波形整形回路及び前記第2の
    波形整形回路が、それぞれ抵抗器、コンデンサ及びダイ
    オードからなる時定数回路とFET駆動用ICで構成さ
    れることを特徴とする請求項1記載の電源回路。
  3. 【請求項3】 前記第1の波形整形回路において、第1
    のダイオードが逆方向に第1の抵抗器と並列に接続さ
    れ、前記第2の波形整形回路において、第2のダイオー
    ドが順方向に第2の抵抗器と並列に接続されていること
    を特徴とする請求項2記載の電源回路。
JP8284039A 1996-10-25 1996-10-25 電源回路 Expired - Lifetime JP3063823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8284039A JP3063823B2 (ja) 1996-10-25 1996-10-25 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8284039A JP3063823B2 (ja) 1996-10-25 1996-10-25 電源回路

Publications (2)

Publication Number Publication Date
JPH10136645A true JPH10136645A (ja) 1998-05-22
JP3063823B2 JP3063823B2 (ja) 2000-07-12

Family

ID=17673513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8284039A Expired - Lifetime JP3063823B2 (ja) 1996-10-25 1996-10-25 電源回路

Country Status (1)

Country Link
JP (1) JP3063823B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1120896A2 (en) * 2000-01-28 2001-08-01 Densei-Lambda K.K. Resonant power converter
KR100508208B1 (ko) * 2002-09-26 2005-08-17 동양이엔피 주식회사 스위칭 전원 장치용 동기 정류 회로
WO2008025700A1 (de) * 2006-09-01 2008-03-06 Siemens Aktiengesellschaft Schaltung zur getakteten stromversorgung
JP2009054963A (ja) * 2007-08-29 2009-03-12 Hitachi Kokusai Electric Inc スイッチング回路
JPWO2007032233A1 (ja) * 2005-09-15 2009-03-19 株式会社村田製作所 同期整流型フォワードコンバータ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1120896A2 (en) * 2000-01-28 2001-08-01 Densei-Lambda K.K. Resonant power converter
EP1120896A3 (en) * 2000-01-28 2002-01-23 Densei-Lambda K.K. Resonant power converter
US6483721B2 (en) 2000-01-28 2002-11-19 Densei-Lambda K.K. Resonant power converter
KR100508208B1 (ko) * 2002-09-26 2005-08-17 동양이엔피 주식회사 스위칭 전원 장치용 동기 정류 회로
JPWO2007032233A1 (ja) * 2005-09-15 2009-03-19 株式会社村田製作所 同期整流型フォワードコンバータ
JP4613951B2 (ja) * 2005-09-15 2011-01-19 株式会社村田製作所 同期整流型フォワードコンバータ
WO2008025700A1 (de) * 2006-09-01 2008-03-06 Siemens Aktiengesellschaft Schaltung zur getakteten stromversorgung
JP2009054963A (ja) * 2007-08-29 2009-03-12 Hitachi Kokusai Electric Inc スイッチング回路

Also Published As

Publication number Publication date
JP3063823B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
KR100691929B1 (ko) 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식
US5274543A (en) Zero-voltage switching power converter with lossless synchronous rectifier gate drive
KR100852550B1 (ko) 자기-구동 동기식 정류를 위한 방법 및 회로
JP4515683B2 (ja) 同期整流の外部駆動方式
JP2795217B2 (ja) 同期整流方式コンバータ
US5625541A (en) Low loss synchronous rectifier for application to clamped-mode power converters
JP2002262551A (ja) ボルテージステップダウンdc−dcコンバータ
JPH11299237A (ja) アクティブ・クランプ回路を備えたフォワード・コンバータ
US6859372B2 (en) Bridge-buck converter with self-driven synchronous rectifiers
US20030164721A1 (en) Gate drive circuitry
US6181578B1 (en) Synchronous rectifier drive mechanism for resonant reset forward converters
JP3063823B2 (ja) 電源回路
JP4529181B2 (ja) スイッチング電源装置
JP3328671B2 (ja) 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法
JPH07337005A (ja) Dc/dcコンバータおよび電源装置
JP4260931B2 (ja) 電源装置
JP2988405B2 (ja) スイッチング電源回路
JP3061093B2 (ja) 降圧チョッパ型スイッチング電源
JPH10136646A (ja) 同期整流器
JPH08275508A (ja) 昇圧型dc−dcコンバータ
JPH07337006A (ja) 同期整流回路
JP2001275361A (ja) スイッチング電源における整流回路、スイッチング電源回路
JPH0622560A (ja) Dc−acコンバータ
JPH0564445A (ja) Dc−dcコンバータ
JPH06335245A (ja) 絶縁形スイッチング電源

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000405