JP4613951B2 - 同期整流型フォワードコンバータ - Google Patents

Description

この発明は、出力電流を同期整流するフォワードコンバータに関するものである。

従来の同期整流型のフォワードコンバータとして特許文献１が開示されている。図１にその特許文献１のコンバータの回路を示す。

この図１に示す回路は、トランス１３０の１次コイル１３１に対して直列に主スイッチ素子１を接続し、その主スイッチ素子１のオン・オフ駆動により、負荷１４３に供給するトランス１３０の２次コイル１３２の出力電圧を一定電圧に制御する同期整流型フォワードコンバータである。このコンバータは、トランス１３０の３次コイル１３３に対して直列に接続したスイッチ素子１５０を含み、３次コイル１３３の誘起電圧から出力電圧を検出するための出力電圧検出回路１１９の検出電圧を基に、主スイッチ素子１をオン・オフ制御するスイッチ素子駆動回路１２１を備えている。
特開２００４−２０８４４４号公報

ところが、図１に示した従来の同期整流型フォワードコンバータにおいては、出力側から過電圧が印加（逆流）された時に、トランス１３０の２次側チョークコイル４の励磁が増大し、それに伴ってトランスのオン期間が長くなる。図１に示したようなトランス巻線駆動型の同期整流回路では、トランスのオン期間が異常に増大することによって出力側のチョークコイル４による自励発振動作が上記逆流時に起こってしまう。その結果、１次側のスイッチ素子駆動回路１２１の制御が不安定になる場合があった。

また、上記トランスのオン期間の増大により、チョークコイル４の励磁がスイッチング周波数の一周期でリセットできない状態となる場合があり、その場合に上記スイッチ素子駆動回路１２１の制御範囲を超えてトランスのオン期間が広がるため、トランス１３０の励磁状態がリセットできなくなって、主スイッチ素子１のドレイン電圧に過大な電圧が発生して主スイッチ素子１へストレスが掛かるという問題もあった。

そこで、この発明の目的は、上述の問題を解消し、出力過電圧による逆流動作および自励発振時にも、１次側スイッチング制御を安定化し、またトランスのリセットを行って主スイッチ素子へストレスが掛かるのを防止した同期整流型フォワードコンバータを提供することにある。

上記課題を解決するために、この発明の同期整流型フォワードコンバータは次のように構成する。

［１］１次巻線（Ｎ１１）、２次巻線（Ｎ１２）、３次巻線（Ｎ１３）をそれぞれ備えたトランス（Ｔ１）と、該トランス（Ｔ１）の１次巻線（Ｎ１１）に直列に接続した主スイッチ素子（Ｑ１）と、トランス（Ｔ１）の２次巻線（Ｎ１２）に対して直列に接続したチョークコイル（Ｌ２）と、出力端子間に並列に接続した平滑コンデンサ（Ｃ１）と、トランス（Ｔ２）の２次巻線（Ｎ１２）に対して直列に接続され、主スイッチ素子（Ｑ１）のオン・オフに同期してオン・オフする整流スイッチ素子（Ｑ２）と、主スイッチ素子（Ｑ１）のオンに同期してオフし、オンによってチョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子（Ｑ３）と、トランス（Ｔ１）の３次巻線（Ｎ１３）の誘起電圧により前記出力端子間の出力電圧を間接的に検出する出力電圧検出回路と、主スイッチ素子（Ｑ１）のスイッチング制御を行うスイッチング制御回路（２３）と、を備えた同期整流型フォワードコンバータにおいて、
整流スイッチ素子（Ｑ２）の制御端子の電圧を制御して該整流スイッチ素子（Ｑ２）を強制オフする整流スイッチ制御用スイッチ素子（Ｑ７）と、スイッチング制御回路（２３）の制御により主スイッチ素子（Ｑ１）がターンオフするタイミングで、整流スイッチ制御用スイッチ素子（Ｑ７）を制御する整流スイッチ素子駆動回路（２９または２４の半分）を設けたことを特徴としている。

［２］前記スイッチング制御回路（２３）の制御により前記主スイッチ素子（Ｑ１）がターンオンするタイミングで、前記転流スイッチ素子（Ｑ３）の制御端子の電圧を制御して該転流スイッチ素子（Ｑ３）を強制オフする転流スイッチ素子駆動回路（２８または２４の半分）を設ける。

［３］前記転流スイッチ素子駆動回路（２４の半分）は、前記トランスのいずれかの巻線に発生する電圧をＡＣ電圧源として動作するものとする。

［４］前記整流スイッチ素子（Ｑ２）の駆動用電力供給経路に対して直列にスイッチ素子（Ｑ８）を設け、該スイッチ素子（Ｑ８）を、前記主スイッチ素子（Ｑ１）のオン・オフに同期してオン・オフさせるスイッチ素子制御回路（３１）を設ける。

［５］前記主スイッチ素子（Ｑ１）のオン・オフ信号を整流し、前記整流スイッチ素子（Ｑ２）と前記転流スイッチ素子（Ｑ３）のオフタイミングを同一信号ラインに乗せて伝達させるダイオードブリッジを、前記主スイッチ素子（Ｑ１）のオン・オフ信号を伝達するパルストランス（Ｔ２）の２次側に設ける。

［６］前記パルストランス（Ｔ２）の１次−２次間に同一方向で前記主スイッチ素子（Ｑ１）のオン・オフタイミング信号を発生させるダイオードブリッジを、前記主スイッチ素子（Ｑ１）のオン・オフ信号を伝達するパルストランス（Ｔ２）の１次側に設ける。

［７］前記主スイッチ素子（Ｑ１）のオン・オフ信号を伝達するパルストランス（Ｔ２）と主スイッチ素子（Ｑ１）への制御信号用経路とを分離し、前記オン・オフ信号と主スイッチ素子（Ｑ１）のオン制御信号の立ち上がりに遅延時間を設定する遅延回路（３３）を設ける。

［８］前記トランス（Ｔ１）の補助巻線（Ｎ１４）に対して直列に接続され、前記転流スイッチ素子（Ｑ３）の制御端子に対する、前記トランス（Ｔ１）の補助巻線（Ｎ１４）の起電圧の印加制御を行う第１・第２の転流スイッチターンオフ制御用スイッチ素子（Ｑ５・Ｑ９）と、前記主スイッチ素子（Ｑ１）のオン時に前記第１の転流スイッチターンオフ制御用スイッチ素子（Ｑ５）をオンする制御用スイッチ素子駆動回路（２４）と、前記スイッチング制御回路（２３）の制御停止状態を検知するとともに前記第２の転流スイッチターンオフ制御用スイッチ素子（Ｑ９）をオンする１次側制御停止検知回路（２５）とを設けることによって、第１の転流スイッチターンオフ制御用スイッチ素子（Ｑ５）で前記転流スイッチ素子（Ｑ３）のオフタイミングを制御し、第２の転流スイッチターンオフ制御用スイッチ素子（Ｑ９）で前記主スイッチ素子（Ｑ１）のスイッチング停止時に転流スイッチ素子（Ｑ３）のオン期間を制御する。

［９］前記トランス（Ｔ１）の２次巻線（Ｎ１２）の一端から前記整流スイッチ素子（Ｑ２）の制御端子への制御信号のオン時駆動電力供給経路に対して直列に接続された整流スイッチターンオン制御用スイッチ素子（Ｑ８）と、前記スイッチング制御回路（２３）の制御停止状態を検知するとともに前記整流スイッチターンオン制御用スイッチ素子（Ｑ８）をオフする１次側制御停止検知回路（２５）とを設けることによって、前記主スイッチ素子（Ｑ１）のスイッチング停止時に、前記整流スイッチ素子（Ｑ２）のオン期間を制限して該整流スイッチ素子（Ｑ２）の同期整流を停止する。

［１］スイッチング制御回路２３の制御により主スイッチ素子Ｑ１がターンオフするタイミングで整流スイッチ素子Ｑ２が強制オフされるので、トランスの２次側出力に通常電圧以上の電圧が発生した場合（逆流時）に、整流スイッチ素子Ｑ２が強制オフされた時点で、整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３が共にオフする状態となり、チョークコイルＬ２と整流スイッチ素子Ｑ２の出力容量との間で自由共振が生じる。この自由共振によりチョークコイルＬ２がリセットされる。その結果、トランスＴ１の３次巻線Ｎ１３の誘起電圧が安定化し、出力端子間の出力電圧の制御が安定化する。また、トランスＴ１の励磁期間が増加しないため、トランスＴ１の各巻線の誘起電圧を信号として利用する回路に悪影響を与えない。

［２］転流スイッチ素子駆動回路によって、主スイッチ素子Ｑ１のターンオフタイミングで転流スイッチ素子Ｑ３の強制オフが行われると、転流スイッチ素子Ｑ３がトランス電圧の反転と同時にターンオンしてトランスの２次巻線Ｎ１２が短絡するといった現象を防ぐことができ、損失が低減できる。

［３］前記転流スイッチ素子駆動回路を、トランスＴ１のいずれかの巻線に発生する電圧をＡＣ電圧源として動作するものとすることにより、主スイッチ素子Ｑ１のターンオフ→逆流動作時の遅延時間発生（通常動作時は発生しない）→トランスのフライバック電圧の発生→転流スイッチ素子Ｑ３のターンオン、となって、主スイッチ素子Ｑ１のオフから転流スイッチ素子Ｑ３のオンまでの間に遅延が発生するので特別な遅延回路が不要となる。

［４］整流スイッチ素子Ｑ２の駆動用電力供給経路に対して直列に設けられたスイッチ素子Ｑ８が、制御回路３１によって主スイッチ素子Ｑ１のオン・オフに同期してオン・オフすることにより、整流スイッチ素子Ｑ２のゲート・ソース間容量の放電時に、Ｑ２のゲート・ソース間を短絡するスイッチ素子Ｑ７を設けても、トランスＴ１の２次巻線Ｎ１２からの充電電流があるため、速やかな放電が行えないが、このように整流スイッチ素子Ｑ２の駆動用電力供給経路に対して直列にスイッチ素子Ｑ８を設け、そのスイッチ素子Ｑ８で整流スイッチ素子Ｑ２の駆動用電力供給経路を遮断することによって整流スイッチ素子Ｑ２のオフを完全に行える。また、整流スイッチ素子Ｑ２のゲートには整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３の同時オフ時に共振電圧が発生し、整流スイッチ素子Ｑ２が再びオンしようとするが、オフ状態の上記スイッチ素子Ｑ８によって整流スイッチ素子Ｑ２の駆動用電力供給経路が遮断されるため、再度整流スイッチ素子Ｑ２がオンすることはなく逆流防止特性が向上する。

［５］主スイッチ素子Ｑ１のオン・オフ信号をパルストランスＴ２の２次側でダイオードブリッジを用いて整流し、整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３のオフタイミングを同一信号ラインに載せてパルストランスＴ２の１次−２次間を伝達するようにしたことにより、単一のパルストランスを用いて整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３の制御が可能となる。

［６］主スイッチ素子Ｑ１のオン・オフ信号を伝達するパルストランスＴ２の１次側に、パルストランスＴ２の１次−２次間に同一方向で主スイッチ素子Ｑ１のオン・オフタイミング信号を発生させるダイオードブリッジを設けたことにより、パルストランスの２次側にダイオードブリッジを設けた場合のような、そのスイッチ特性によって（バイポーラトランジスタの使用等）、パルストランスの自由振動によるノイズでオフタイミングに同期させるスイッチがオンタイミング時に誤動作するおそれがない。また、同一方向に信号電圧を発生させることにより、信号反転用の回路も不要となる。

［７］遅延回路３３によって、主スイッチ素子Ｑ１のオン・オフ信号を伝達するパルストランスＴ２と主スイッチ素子Ｑ１への制御信号用経路とを分離し、前記オン・オフ信号と主スイッチ素子Ｑ１のオン制御信号の立ち上がりに遅延時間が設定されることによって、整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３の制御をそれぞれパルストランスを用いて行う場合に比べて整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３の同時オンをより確実に防止でき損失が低減できる。

［８］トランスＴ１の補助巻線Ｎ１４に対して直列に接続され、転流スイッチ素子Ｑ３の制御端子に対する、トランスＴ１の補助巻線Ｎ１４の起電圧の印加制御を行う第１・第２の転流スイッチターンオフ制御用スイッチ素子Ｑ５・Ｑ９と、主スイッチ素子Ｑ１のオン時に第１の転流スイッチターンオフ制御用スイッチ素子Ｑ５をオンする制御用スイッチ素子駆動回路２４と、スイッチング制御回路２３の制御停止状態を検知するとともに第２の転流スイッチターンオフ制御用スイッチ素子Ｑ９をオンする１次側制御停止検知回路２５とを設けることによって、第１の転流スイッチターンオフ制御用スイッチ素子Ｑ５で転流スイッチ素子Ｑ３のオフタイミングを制御し、主スイッチ素子Ｑ１のスイッチング停止時に、第２の転流スイッチターンオフ制御用スイッチ素子Ｑ９で転流スイッチ素子Ｑ３のオン期間を制御するようにしたことにより、主スイッチ素子Ｑ１のスイッチング停止時に生じる自励発振の発振周波数の低下が抑制でき、その結果、整流スイッチ素子Ｑ２および転流スイッチ素子Ｑ３のストレスが軽減できる。

［９］トランスＴ１の２次巻線Ｎ１２の一端から整流スイッチ素子Ｑ２の制御端子への制御信号のオン時駆動電力供給経路に対して直列に接続された整流スイッチターンオン制御用スイッチ素子Ｑ８と、スイッチング制御回路２３の制御停止状態を検知するとともに整流スイッチターンオン制御用スイッチ素子Ｑ８をオフする１次側制御停止検知回路２５とを設けることによって、主スイッチ素子Ｑ１のスイッチング停止時に、整流スイッチ素子Ｑ２のオン期間を制限して該整流スイッチ素子Ｑ２の同期整流を停止するようにしたことにより、主スイッチ素子Ｑ１のスイッチング停止時にも、自励発振が停止し、逆流が完全に停止できる。

特許文献１に係るコンバータの構成を示す回路図である。 第１の実施形態に係る同期整流型フォワードコンバータの回路図である。 第２の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第３の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第４の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第５の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第６の実施形態に係る同期整流型フォワードコンバータの回路図である。 第７の実施形態に係る同期整流型フォワードコンバータの回路図である。 同コンバータの主要部の波形図である。 第８の実施形態に係る同期整流型フォワードコンバータの回路図である。 第９の実施形態に係る同期整流型フォワードコンバータの回路図である。

符号の説明

Ｔ１−主トランス
２１−入力端子
２２−３次整流平滑回路
２３−スイッチング制御回路
２４−制御用スイッチ素子駆動回路
２５−１次側制御停止検知回路
２６−制御電圧信号生成回路
２７−１次側制御停止時制御回路
２８，３０−転流スイッチ素子駆動回路
２９−整流スイッチ素子駆動回路
３１−スイッチ素子制御回路
３２−出力端子
３３−遅延回路
Ｑ１−主スイッチ素子
Ｑ２−整流スイッチ素子
Ｑ３−転流スイッチ素子
Ｑ５，Ｑ９−転流スイッチターンオフ制御用スイッチ素子
Ｑ６−制御用スイッチ素子
Ｑ７−整流スイッチ制御用スイッチ素子
Ｑ８−制御用スイッチ素子
Ｎ１−１次巻線
Ｎ２−２次巻線
Ｎ３−３次巻線
Ｎ４−補助巻線
Ｌ１，Ｌ２−チョークコイル
Ｃ１−平滑コンデンサ

《第１の実施形態》
第１の実施形態に係る同期整流型フォワードコンバータの構成について図２を基に説明する。
図２は、一部をブロック化および記号化した同期整流型フォワードコンバータの回路図である。図２に示すように、主トランスＴ１には１次巻線Ｎ１１、２次巻線Ｎ１２、３次巻線Ｎ１３を備えている。１次巻線Ｎ１１には直列に主スイッチ素子Ｑ１を接続し、入力端子２１（２１ａ，２１ｂ）の間にコンデンサを接続している。主トランスＴ１の２次巻線Ｎ１２には直列にチョークコイルＬ２および整流スイッチ素子Ｑ２を接続し、出力端子３２（３２ａ，３２ｂ）の間には平滑コンデンサＣ１を接続している。また、チョークコイルＬ２と平滑コンデンサＣ１とともにループを構成し、チョークコイルＬ２の励磁エネルギの放出時の転流経路となる位置に転流スイッチ素子Ｑ３を設けている。転流スイッチ素子Ｑ３の制御端子には、主トランスＴ１の２次巻線Ｎ１２に発生する信号を遅延させて転流スイッチ素子Ｑ３を駆動する転流スイッチ素子駆動回路２８を設けている。

主トランスＴ１の３次巻線Ｎ１３には、ダイオードＤ１，Ｄ２、チョークコイルＬ１、コンデンサＣ２からなる３次整流平滑回路２２を接続している。スイッチング制御回路２３は、３次整流平滑回路２２の出力を電源としておよび出力電圧検出信号として入力し、主スイッチ素子Ｑ１に対してスイッチング制御信号を出力する。

整流スイッチ素子Ｑ２の制御端子には、主トランスＴ１の２次巻線Ｎ１２の起電圧を印加するように回路を構成している。また、この整流スイッチ素子Ｑ２の制御端子には、その制御電圧を制御する整流スイッチ制御用スイッチ素子Ｑ７を接続している。整流スイッチ素子駆動回路２９は、スイッチング制御回路２３から出力される主スイッチ素子Ｑ１に対するスイッチング制御信号を入力し、それに同期するタイミングで整流スイッチ制御用スイッチ素子Ｑ７を制御する。

図２に示した同期整流型フォワードコンバータの動作は次のとおりである。
〈通常動作〉
先ず、スイッチング制御回路２３から主スイッチ素子Ｑ１のゲートへ印加される電圧によって主スイッチ素子Ｑ１がオンする。このＱ１のオンにより主トランスＴ１の１次巻線Ｎ１１に電流が流れる。これに伴い、２次巻線Ｎ１２の起電圧によって整流スイッチ素子Ｑ２がオンして、Ｎ１２→Ｃ１→Ｌ２→Ｑ２→Ｎ１２の経路で電流が流れ、Ｃ１が充電されると共にＬ２に励磁エネルギが蓄積される。この時、転流スイッチ素子駆動回路２８は、転流スイッチ素子Ｑ３をオンすることがなく、Ｑ３はオフのままである。

スイッチング制御回路２３の制御により主スイッチ素子Ｑ１がターンオフすると、２次巻線Ｎ１２の起電圧が反転してＱ２の制御端子電圧が反転するのでＱ２がターンオフする。また、転流スイッチ素子駆動回路２８は、このトランス電圧の反転タイミングから一定時間遅延して転流スイッチ素子Ｑ３をターンオンする。これにより、Ｌ２→Ｑ３→Ｃ１→Ｌ２の経路で転流が生じる。
上記主スイッチ素子Ｑ１のオン・オフによって上記整流と転流を繰り返す。

〈出力側からの過電圧印加（逆流）時〉
出力から通常動作電圧以上の異常電圧が印加された場合や、出力負荷の過渡急変時に出力に過大な電圧が発生した場合、何の手立ても施さないと、チョークコイルＬ２が通常動作時より過大に励磁される。

そこで、主スイッチ素子Ｑ１のオフに同期して整流スイッチ素子Ｑ２を強制オフする。これにより、整流スイッチ素子Ｑ２と転流スイッチ素子Ｑ３が共にオフしている状態となり、チョークコイルＬ２と整流スイッチ素子Ｑ２の出力容量との間で自由共振が生じる。この自由共振によりチョークコイルＬ２がリセットされる。従ってトランスＴ１の３次巻線Ｎ１３の誘起電圧が安定化する。

その結果、３次整流平滑回路２２の出力電圧が一定となるようにＱ１のオン（主トランスＴ１のオン）期間を制御することで出力電圧の安定した制御が可能となる。

また、トランスの励磁期間が増加しないことによって、トランスＴ１の巻線を利用して転流スイッチ素子Ｑ３を駆動した場合に、１次側のスイッチング制御回路２３による制御と２次側のチョークコイルＬ２の励磁による制御が混在する異常発振（１次側のスイッチング制御回路２３が安定動作していても２次側が異常発振しているような状態）の発生を止めることができる。

さらに、スイッチング制御回路２３の制御範囲を超えてトランスのオン期間が広がることがなく、主トランスＴ１の励磁状態がリセットできなくなって、主スイッチ素子Ｑ１のドレイン電圧に過大な電圧が発生して主スイッチ素子Ｑ１へストレスが掛かるという問題も解消できる。

具体的には次のように作用する。

出力に通常動作電圧Ｖｏ以上の異常電圧Ｖａｂが生じた場合、Ｑ3オン時にチョークコイルＬ２に異常電圧が印加され励磁される。この実施形態のようなチョークインプット整流のフォワードコンバータでは、主トランスＴ１のオンデューティ比をＤ、主トランスＴ１の1次巻線Ｎ１１の巻数をｎ１、主トランスＴ１の2次巻線Ｎ１２の巻数をｎ２、主トランスＴ１の3次巻線の巻数をｎ３、2次出力電圧をＶｏ、3次出力電圧をＶｔ、入力電圧をＶｉｎとすると、通常以下の式が成立する。

Ｖｏ＝（ｎ２／ｎ１）×Ｄ×Ｖｉｎ …（１）
Ｖｔ＝（ｎ３／ｎ１）×Ｄ×Ｖｉｎ …（２）
異常電圧が発生した場合、スイッチング周期をＴ、定格出力電圧をＶｏｃとすると、チョークコイルＬ２には次式で示す磁束密度ΔＢが発生する。

ΔＢ＝Ｖａｂ（１−Ｄ）／Ｔ＞ΔＢｃ＝Ｖｏｃ（１−Ｄ）／Ｔ …（３）
ここで、ΔＢｃは定格電圧出力時のチョークコイルＬ２に生じる磁束密度の変化量である。

このΔＢをトランスのオン期間にリセットする必要があるが、定格電圧時のリセット電圧をＶｌ２ｒｃとすると、トランスオン期間でのチョークコイルＬ２の電圧は入力電圧Ｖｉｎと出力の異常電圧Ｖａｂで抑制され、チョークコイルリセット電圧Ｖｌ２ｒは
Ｖｌ２ｒ＝（ｎ２／ｎ１）×Ｖｉｎ−Ｖａｂ＜Ｖｌ２ｒｃ …（４）
の関係となる。

ΔＢのリセットに要する時間をｔｌ２ｒ、通常動作時のリセット期間をｔｌ２ｒｃとすると、
ｔｌ２ｒ＝ΔＢ／Ｖｌ２ｒ＞ｔｌ２ｒｃ＝ΔＢｃ／Ｖｌ２ｒｃ
の関係となり、通常のトランスオン期間より長くなる。この動作は2次のトランス巻線を整流スイッチ素子Ｑ２の駆動に使用した場合に共通であり、整流スイッチ素子Ｑ２のオフが1次側のスイッチング制御回路により制御されていないことに起因する。

上記構成では、整流スイッチ素子Ｑ２が主スイッチ素子Ｑ１と同時にオフし、2次側のチョークコイルＬ２と整流スイッチ素子Ｑ２の出力容量（スイッチに対して並列に存在する寄生容量）で自由共振現象を起こし、上記ΔＢをｔｌ２ｒより短い期間でリセットすることができる。上記自由共振の共振周波数の半周期ＴresがＤ・Ｔ＞Ｔresとなる場合は、チョークコイルＬ２の励磁によるトランスのオン期間の増加を防ぐことができ、スイッチング制御回路２３からの出力パルスは短くなるが、トランスのオン期間は延びず、3次巻線Ｎ１３の電圧が上昇しない状態で制御が行われる。

《第２の実施形態》
次に、第２の実施形態に係る同期整流型フォワードコンバータの構成について図３・図４を基に説明する。
図３は第２の実施形態に係る同期整流型フォワードコンバータの回路図、図４はその主要部の波形図である。

図３に示すように、スイッチング制御回路２３は、３次整流平滑回路２２からの出力を電源として動作し、且つ抵抗Ｒ２，Ｒ３による分圧電圧を入力するスイッチング制御用ＩＣ２３０を備えている。このスイッチング制御用ＩＣ２３０は、パルストランスＴ２の１次巻線Ｎ２１を通して主スイッチ素子Ｑ１のゲートへスイッチング制御信号を出力する。その際、入力した上記分圧電圧と基準電圧とに基づいて、上記分圧電圧が基準電圧と一致するように主スイッチ素子Ｑ１をＰＷＭ制御する。パルストランスＴ２の１次巻線Ｎ２１にはパルストランスＴ２の励磁リセット用のダイオードＤ６を接続している。

整流スイッチ素子Ｑ２のドレイン・ソース間には並列ダイオードＤ３を接続している。整流スイッチ素子Ｑ２のゲートには、主トランスＴ１の２次巻線Ｎ１２の起電圧を、コンデンサＣ４を介して印加するようにコンデンサＣ４を接続している。この整流スイッチ素子Ｑ２のゲート・ソース間には整流スイッチ制御用スイッチ素子Ｑ７を接続している。また、同じく整流スイッチ素子Ｑ２のゲート・ソース間に、整流スイッチ素子Ｑ２のゲートに負電位が掛からないようにグランド電位に保持するダイオードＤ４を接続している。

転流スイッチ素子Ｑ３のゲートには転流スイッチ素子駆動回路２８を接続している。この転流スイッチ素子駆動回路２８はドライバＩＣ２８０とダイオード・抵抗回路２８１を備えていて、主トランスＴ１の２次巻線Ｎ１２に生じる信号に基づいて転流スイッチ素子Ｑ３を制御する。

パルストランスＴ２の２次巻線Ｎ２２には信号振幅調整用の抵抗Ｒ１を接続するとともに、整流スイッチ制御用スイッチ素子Ｑ７のゲートへ制御信号を与えるように構成している。このパルストランスＴ２、ダイオードＤ６，抵抗Ｒ１によって整流スイッチ素子駆動回路２９を構成している。

上記整流スイッチ制御用スイッチ素子Ｑ７はゲートが通常グランドレベルになっているためオフ状態である。スイッチング制御回路２３から主スイッチ素子Ｑ１をオフする信号が出る時（Ｑ１のゲートに印加される信号の立ち下がりタイミング）だけパルストランスＴ２を介して伝達されるパルスによって、この整流スイッチ制御用スイッチ素子Ｑ７がオンする。このＱ７のオンによって整流スイッチ素子Ｑ２のゲート電圧がグランドに落ちてＱ２は強制的にターンオフする。これによって逆流時にもＱ１のオフと同期してＱ２が強制オフするようになる。

図４の（Ａ）は、図３に示したチョークコイルＬ２の両端電圧の変化を示している。また図４の（Ｂ）は、図３における整流スイッチ制御用スイッチ素子Ｑ７を設けなかった場合の（従来の）チョーク回路Ｌ２の両端電圧の変化の例を示している。ここでＴｏｕｔは出力による励磁期間、Ｔｏｎは整流スイッチ素子Ｑ２のオン期間（＝主スイッチ素子Ｑ１のオン期間）、Ｔｏｆｆは整流スイッチ素子Ｑ２および転流スイッチ素子Ｑ３のオフ期間である。図中のハッチング部分が正負で同一面積となる時に励磁状態のリセットが完了することになる。すなわち、Ｔｏｎ＋Ｔｏｆｆ（＝Ｔｒ）がチョークコイルＬ２のリセット期間である。

上記Ｑ２のオン期間Ｔｏｎの電圧Ｖｏｕｔは出力電圧（この電圧は外部印加電圧のために固定されている。）である。また、電圧Ｖｏは、主トランスＴ１の１次巻線Ｎ１１，２次巻線Ｎ１２の巻数をそれぞれｎ１１，ｎ１２とし、入力電圧をＶｉｎとした時、
Ｖｏ＝（ｎ１２／ｎ１１）Ｖｉｎ
の関係にある電圧である。

一方、図４の（Ｂ）に示すように、逆流時に整流スイッチ素子Ｑ２が主スイッチ素子Ｑ１のオフと同期してオフしない場合には、チョークコイルＬ２のリセット期間Ｔｒ′が長くなってしまう。そのため、前述したとおりトランス励磁期間が延びず、３次巻線Ｎ１３の電圧が上昇しない状態で、１次側のスイッチング制御回路２３の制御が行われる。その結果、３次整流平滑回路２２の出力電圧が一定となるようにＱ１のオン（主トランスＴ１のオン）期間を制御することで出力電圧の安定した制御が可能となる。また、異常発振の発生を止めることができる。さらに、スイッチング制御回路２３の制御範囲を超えてトランスのオン期間が広がって主トランスＴ１の励磁状態がリセットできなくなることによる主スイッチ素子Ｑ１のストレスの問題も解消できる。

《第３の実施形態》
次に、第３の実施形態に係る同期整流型フォワードコンバータの構成について図５・図６を基に説明する。
図５は第３の実施形態に係る同期整流型フォワードコンバータの回路図、図６はその主要部の波形図である。

図５に示すように、転流スイッチ素子Ｑ３のゲートには、主トランスＴ１の補助巻線Ｎ１４の一端を接続し、この補助巻線Ｎ１４の他端には、転流スイッチターンオフ制御用スイッチ素子Ｑ５を接続している。この転流スイッチターンオフ制御用スイッチ素子Ｑ５のドレイン・ソース間には転流スイッチ素子Ｑ３ゲート電圧調整用の抵抗Ｒ１２およびＱ３のゲート電圧調整用のツェナーダイオードＺＤ１を接続している。

パルストランスＴ３の２次巻線Ｎ３２にはパルストランスＴ２の出力電圧調整用の抵抗Ｒ４を接続するとともに、パルストランスＴ３の２次巻線Ｎ３２の一端を転流スイッチターンオフ制御用スイッチ素子Ｑ５のゲートに接続している。パルストランスＴ３の１次巻線Ｎ３１には励磁リセット用のダイオードＤ７を接続するとともに、パルストランスＴ２の１次巻線Ｎ２１に対して直列に接続している。このパルストランスＴ３、ダイオードＤ７、抵抗Ｒ４によって転流スイッチ素子駆動回路３０を構成している。
その他の構成・作用は図３に示したものと同様である。

主スイッチ素子Ｑ１のオフタイミング信号は、図３に示した場合と同様にパルストランスＴ２で２次側に伝達され、整流スイッチ制御用スイッチ素子Ｑ７をオンして整流スイッチ素子Ｑ２をオフするので、図３に示した場合と同様に、３次整流平滑回路２２の出力電圧が一定となるようにＱ１のオン期間を制御することで出力電圧の安定した制御が可能となる。また、異常発振の発生を止めることができる。さらに、スイッチング制御回路２３の制御範囲を超えてトランスのオン期間が広がって主トランスＴ１の励磁状態がリセットできなくなることによる主スイッチ素子Ｑ１のストレスの問題も解消できる。

しかも、この図５に示した例では、主スイッチ素子Ｑ１のオンタイミング信号をパルストランスＴ３で２次側に伝達し、転流スイッチターンオフ制御用スイッチ素子Ｑ５をＱ１と同期してオフする。そのため、Ｑ１のオン時に、Ｎ１２→Ｑ３→Ｄ３の経路で生じる短絡電流が、Ｑ３のターンオフにより抑制でき、損失が低減できる。

また、主トランスＴ１の補助巻線Ｎ１４を転流スイッチ素子Ｑ３の駆動に用いることによって、主トランスＴ１のトランス電圧反転時のＱ２，Ｑ３同時オフ期間を遅延回路なしで実現できる。図６はその作用を示す波形図である。

図６において、（ａ）はＱ１のゲート・ソース間電圧、（ｂ）はＱ１のドレイン・ソース間電圧、（ｃ）はＮ３２の両端電圧、（ｄ）はＮ２２の両端電圧、（ｅ）はＮ１２の両端電圧、（ｆ）はＱ２のゲート・ソース間電圧、（ｇ）はＱ３のゲート・ソース間電圧、（ｈ）はＱ３のドレイン・ソース間電圧である。この図６の特に（ｇ），（ｈ）において波形Ｗｄで示すように、Ｑ２，Ｑ３の同時オフ期間にＱ３のドレイン・ソース間電圧は、チョークコイルＬ２とＱ２，Ｑ３の並列容量との共振により定まる共振（自由共振）波形となる。また、Ｑ３のゲートに発生する電圧波形は入力電圧にクランプされたトランスＴ１の電圧で０Ｖ以下となるため、Ｑ３のゲートスレショルド電圧に上昇するまでの時間、Ｑ３はオフされる。従って、主トランスＴ１のトランス電圧反転時のＱ２，Ｑ３同時オフ期間を遅延回路なしで実現できる。

《第４の実施形態》
次に、第４の実施形態に係る同期整流型フォワードコンバータの構成について図７・図８を基に説明する。
図７は第４の実施形態に係る同期整流型フォワードコンバータの回路図、図８はその主要部の波形図および信号の流れを示している。

パルストランスＴ２の２次巻線Ｎ２２にはダイオードＤ８，Ｄ９によるダイオードブリッジを設けている。このパルストランスＴ２とダイオードＤ８，Ｄ９によって制御用スイッチ素子駆動回路２４を構成している。この制御用スイッチ素子駆動回路２４は、図５に示した整流スイッチ素子駆動回路２９と転流スイッチ素子駆動回路３０の両方の機能を持ったものである。すなわち、パルストランスＴ２の１次側のリセット用ダイオードを削除し、代わりにクランプ用のダイオードＤ１１，Ｄ１２を設けるとともに、パルストランスＴ２の２次側にダイオードＤ８，Ｄ９からなるダイオードブリッジを設けている。ダイオードＤ１１，Ｄ１２はパルストランスＴ２のオン・オフ時の励磁をリセットする。

この構成によって、主スイッチ素子Ｑ１のオン信号とオフ信号をパルストランスＴ２の２次側で分離し、単一のパルストランスを用いて、整流スイッチ素子Ｑ２のオフタイミングと転流スイッチ素子Ｑ３のオフタイミングを制御する。

整流スイッチ素子Ｑ２のゲートには、主トランスＴ１の２次巻線Ｎ１２の起電圧を、コンデンサＣ４および制御用スイッチ素子Ｑ８を介して印加するように構成している。制御用スイッチ素子Ｑ８はＱ７オン時にオフし、主トランスＴ１の２次巻線Ｎ１２→Ｃ４→Ｑ７を介して流れる電流を防止し、Ｑ７の損失を低減する。この制御用スイッチ素子Ｑ８のドレインと転流スイッチターンオフ制御用スイッチ素子Ｑ５のドレインとの間には、抵抗Ｒ１０，Ｒ７，Ｒ８、コンデンサＣ５、ダイオードＤ５、ツェナーダイオードＺＤ２からなるスイッチ素子制御回路３１を設けている。

上記制御用スイッチ素子Ｑ８は、ダイオードＤ５を介して入力される電流でそのゲート・ソース間容量を充電することによってオンする。ダイオードＤ５はＱ８からＱ３への逆流を防止する。ダイオードＤ１５はコンデンサＣ４の放電経路として作用する。ツェナーダイオードＺＤ１はＱ３のゲート電圧を調整するために設けている。ツェナーダイオードＺＤ２はＱ２のゲート電圧の上限を制限してＱ２を保護する。抵抗Ｒ５，Ｒ６はＱ５，Ｑ７のゲートインピーダンス調整用抵抗、Ｒ７，Ｒ８はＱ８のゲート電圧調整用抵抗である。

なお、抵抗Ｒ８に対して並列にツェナーダイオードＺＤ２を接続したので、Ｑ２のゲート電圧を一定値以内に保つことができるが、Ｑ２が正常に動作する条件であればこのツェナーダイオードＺＤ２は必須ではない。また、コンデンサＣ５，抵抗Ｒ１０の部分は、ダイオードＤ５を介して入力される電流が不十分な時にそれを補うためのものであり、これも必須ではない。

上記ダイオードＤ８，Ｄ９によるダイオードブリッジ回路の作用は図８に示すとおりである。図８中の(1)はＱ１オン時の信号電圧極性、(2)はＱ１オフ時の信号電圧極性を示している。図８においてＩＣＶｃｃはスイッチング制御用ＩＣ２３０の電源電圧、ＩＣｏｕｔはパルストランスＴ２の１次巻線Ｎ２１の一端の電圧である。またＱ７のゲートにはＱ１のオフタイミング信号が印加され、Ｑ５のゲートにはＱ１のオンタイミング信号が印加される。

図８に示すように、主スイッチ素子Ｑ１のゲートとグランド間に接続したダイオードＤ１２と、Ｑ１のゲートと３次整流平滑回路２２の出力端子間に接続したダイオードＤ１１と、によってパルストランスＴ２の自由共振がクランプされる。そのため、Ｑ７のゲートに印加されるＱ１のオフタイミング信号、Ｑ５のゲートに印加されるＱ１のオンタイミング信号のいずれについても、パルストランスＴ２の自由共振による振動（図中破線で示す波形部分）が、Ｑ５，Ｑ７のスレショルド電圧を超えることがなく誤動作を防止される。なお、図中のＶｆはダイオードの順方向降下電圧である。

《第５の実施形態》
次に、第５の実施形態に係る同期整流型フォワードコンバータの構成について図９・図１０を基に説明する。
図９はその回路図、図１０はその主要部の波形図である。

この例ではパルストランスＴ２の１次側に、ダイオードＤ７〜Ｄ１０からなるダイオードブリッジを設けている。パルストランスＴ２の２次巻線Ｎ２２には抵抗Ｒ４を接続している。このダイオードＤ７〜Ｄ１０、パルストランスＴ２、抵抗Ｒ４によって制御用スイッチ素子駆動回路２４を構成している。

また、整流スイッチ制御用スイッチ素子Ｑ７のゲート・ソース間に制御用スイッチ素子Ｑ６を接続している。そして、整流スイッチ制御用スイッチ素子Ｑ７のゲートに、信号分流用のコンデンサＣ３を介してパルストランスＴ２の２次側の信号を印加するように構成している。また、制御用スイッチ素子Ｑ８のゲートと転流スイッチターンオフ制御用スイッチ素子Ｑ５のドレインと間にスイッチ素子制御回路３１を設けるとともに、Ｑ５のドレインから取り出した信号を抵抗Ｒ７，Ｒ５により分圧し、これをＱ６のゲートに印加するように構成している。ダイオードＤ５はＱ６，Ｑ８のゲート・ソース間容量へのピークチャージ用に設けている。このダイオードＤ５はＱ３のゲート側に挿入してもよい。

このようにパルストランスＴ２の１次側にダイオードブリッジを設けることによって、パルストランスＴ２の２次側にＱ１のオンタイミングとオフタイミングで同じ信号が現れる。Ｑ５はＱ１のオフタイミング、Ｑ７はＱ１のオンタイミングを利用する。Ｑ５は元々Ｑ１のオフタイミングにおいてボディダイオードを介して導通するために、Ｑ１のオフタイミングでオンするようになっても問題とはならない。一方、Ｑ１のオンタイミングでＱ７がオンすることによってＱ２がオフしてしまうと問題であるので、Ｑ１のオンタイミングでＱ６をオンすることによって、Ｑ７のゲートへのＱ１オンタイミング信号をマスクするようにしている。その他の構成・作用は図７に示したものと同様である。

なお、Ｑ８を駆動するスイッチ素子制御回路３１には、図７に示した場合と同様にコンデンサＣ５および抵抗Ｒ１０を設けてもよい。

図１０に示すように、スイッチング制御用ＩＣ２３０から出力される信号の立ち上がりでダイオードＤ１０→Ｎ２１→Ｄ８→Ｑ１の経路で電流が流れ、スイッチング制御用ＩＣ２３０の立ち下がりでＱ１→Ｄ９→Ｎ２１→Ｄ７の経路で電流が流れ、パルストランスＴ２の２次側には図に示すような信号が表れる。Ｑ１のゲート電圧の立ち上がりタイミングでＱ６がオンするので、図１０に示すようにＱ７のゲート電圧へのＮ２２出力がマスクされてＱ７のオン（すなわちＱ２のオフ）が防止される。

《第６の実施形態》
次に、第６の実施形態に係る同期整流型フォワードコンバータの構成について図１１を基に説明する。
図１１はその回路図である。第２の実施形態として図３に示した回路と異なるのは、転流スイッチ素子駆動回路２８の構成と、主スイッチ素子Ｑ１のゲートに接続されている回路の構成である。この図１１に示す例では、パルストランスＴ２の１次巻線Ｎ２１の信号を直接Ｑ１のゲートに印加せずに（パルストランスＴ２とＱ１への制御信号用経路とを分離し）、制御用ＩＣを含む遅延回路３３を介して印加するように構成している。このような構成であっても、Ｑ２とＱ３の同時オンを防ぐことができるため、損失が低減できる。

転流スイッチ素子駆動回路２８は抵抗Ｒ２、コンデンサＣ３、ドライバＩＣ２８０からなり、主トランスＴ１の２次巻線Ｎ１２の起電圧信号の波形整形および遅延行う。この転流スイッチ素子駆動回路２８も設けたことにより、Ｑ２とＱ１のオフ時間遅延を独立して調整可能となる。なお、このオン・オフの遅延時間を調整する回路としては、ＰＮＰトランジスタ、ＮＰＮトランジスタで構成されるトーテムポール回路に遅延時間設定用コンデンサ、ダイオード、抵抗を用いた回路をドライバＩＣ２８０の出力部に設けることによって構成してもよい。

《第７の実施形態》
次に、第７の実施形態に係る同期整流型フォワードコンバータの構成について図１２・図１３を基に説明する。
図１２はその回路である。図７に示した回路と異なるのは、スイッチ素子制御回路３１の構成と、パルストランスＴ２の２次側からＱ７のゲートに対する信号経路の構成である。図１２に示す例では、Ｑ８のゲートに抵抗Ｒ１０、コンデンサＣ５からなる遅延回路を設けている。この遅延回路により、整流スイッチ素子Ｑ２のオンタイミングですぐにＱ８がオンしないようにして、トランス電圧から遅延してＱ２をオンするように構成している。そのため、Ｑ２に発生するサージ電圧を低減できる。

図１３はその作用を示す波形図である。この図１３の（ａ）はＱ１のゲート・ソース間電圧、（ｂ）はＱ１のドレイン・ソース間電圧、（ｃ）はＱ５のゲート電圧、（ｄ）はＱ７のゲート電圧、（ｅ）はＮ１２の両端電圧、（ｆ）はＱ２のゲート・ソース間電圧、（ｇ）はＱ３のゲート・ソース間電圧、（ｈ）はＱ３のドレイン・ソース間電圧である。この図１３の特に（ｈ）で示すように、Ｑ２，Ｑ３同時オフ期間でのＱ３のドレイン・ソース電圧の共振波形Ｗｄが（ｆ）で示すようにＱ２のゲートに印加されようとするが、この時Ｑ７がオンしているため、実際にはＱ２のゲートに上記共振波形Ｗｄが印加されることはない。

《第８の実施形態》
次に、第８の実施形態に係る同期整流型フォワードコンバータの構成について図１４を基に説明する。
図１４はその回路図である。パルストランスＴ２の２次側にはダイオードＤ８，Ｄ９によるダイオードブリッジを設けるとともに、ダイオードＤ１４、コンデンサＣ６、抵抗Ｒ１３および転流スイッチターンオフ制御用スイッチ素子Ｑ９からなる１次側制御停止検知回路２５を設けている。上記Ｄ１４，Ｃ６，Ｒ１３は整流平滑回路を構成していて、１次側のスイッチング制御回路２３のスイッチング制御が停止すれば、パルストランスＴ２の２次巻線Ｎ２２に電圧が発生しなくなるため、Ｃ６の電荷がＲ１３を通して放電し続け、Ｑ９のゲート電圧が低下することにより、Ｑ９がオンする（Ｑ９はデプレッション型のｐチャンネルＭＯＳ−ＦＥＴである。）Ｑ９のオンにより、Ｑ８のゲートがグランドレベルになってＱ８はオフする。それによってＱ２がオフするので自励発振が停止する。
その他の構成・作用は図７に示したものと同様である。

《第９の実施形態》
次に第９の実施形態に係る同期整流型フォワードコンバータについて図１５を基に説明する。
図１４の場合と同様に、この図１５に示す回路も、パルストランスＴ２の２次側にダイオードＤ１４、コンデンサＣ７、抵抗Ｒ１３、転流スイッチターンオフ制御用スイッチ素子Ｑ９からなる１次側制御停止検知回路２５を設けている。但し、Ｑ９のソースをＱ５のドレインに接続している。スイッチング制御回路２３の制御停止によってＱ９がオンすると、このＱ９がＱ５のドレイン・ソース間を短絡する。その他の構成・作用は図１２に示したものと同様である。

このように１次側制御が停止したときに転流スイッチターンオフ制御用スイッチ素子Ｑ５を短絡することにより、転流スイッチ素子Ｑ３のオン期間がトランス共振周期に制限され、チョークコイルＬ２の励磁期間が制限されることにより、自励発振時の発振周波数の低下が抑制できる。

Claims (9)

1. １次巻線、２次巻線、３次巻線をそれぞれ備えたトランスと、該トランスの１次巻線に直列に接続した主スイッチ素子と、前記トランスの２次巻線に対して直列に接続したチョークコイルと、出力端子間に並列に接続した平滑コンデンサと、前記トランスの２次巻線に対して直列に接続され、前記主スイッチ素子のオン・オフに同期してオン・オフする整流スイッチ素子と、前記主スイッチ素子のオンに同期してオフし、オンによって前記チョークコイルの励磁エネルギの放出経路を構成する転流スイッチ素子と、前記トランスの３次巻線の誘起電圧により前記出力端子間の出力電圧を間接的に検出する出力電圧検出回路と、前記主スイッチ素子のスイッチング制御を行うスイッチング制御回路と、を備えた同期整流型フォワードコンバータにおいて、
   前記整流スイッチ素子の制御端子の電圧を制御して該整流スイッチ素子を強制オフする整流スイッチ制御用スイッチ素子と、
   前記スイッチング制御回路の制御により前記主スイッチ素子がターンオフするタイミングで前記整流スイッチ素子を強制オフするように、前記主スイッチ素子をターンオフさせるオフ制御信号によって前記整流スイッチ制御用スイッチ素子を制御する整流スイッチ素子駆動回路と、
   前記主スイッチ素子がターンオフするタイミングから遅延して前記転流スイッチ素子をターンオンするように、前記転流スイッチ素子の制御端子の電圧を制御する転流スイッチ素子駆動回路と、を設けた同期整流型フォワードコンバータ。
2. 前記転流スイッチ素子駆動回路は、前記スイッチング制御回路の制御により前記主スイッチ素子がターンオンするタイミングで、前記転流スイッチ素子の制御端子の電圧を制御して該転流スイッチ素子を強制オフするものである請求項１に記載の同期整流型フォワードコンバータ。
3. 前記転流スイッチ素子駆動回路は、前記トランスのいずれかの巻線に発生する電圧をＡＣ電圧源として動作するものである請求項２に記載の同期整流型フォワードコンバータ。
4. 前記整流スイッチ素子の駆動用電力供給経路に対して直列にスイッチ素子を設け、該スイッチ素子を、前記主スイッチ素子のオン・オフに同期してオン・オフさせるスイッチ素子制御回路を設けた請求項１〜３のいずれか１項に記載の同期整流型フォワードコンバータ。
5. 前記主スイッチ素子のオン・オフ信号を整流し、前記整流スイッチ素子と前記転流スイッチ素子のオフタイミングを同一信号ラインに乗せて伝達させるダイオードブリッジを、前記主スイッチ素子のオン・オフ信号を伝達するパルストランスの２次側に設けた請求項３に記載の同期整流型フォワードコンバータ。
6. 前記パルストランスの１次−２次間に同一方向で前記主スイッチ素子のオン・オフタイミング信号を発生させるダイオードブリッジを、前記主スイッチ素子のオン・オフ信号を伝達するパルストランスの１次側に設けた請求項３に記載の同期整流型フォワードコンバータ。
7. 前記主スイッチ素子のオン・オフ信号を伝達するパルストランスと主スイッチ素子への制御信号用経路とを分離し、前記オン・オフ信号と主スイッチ素子のオン制御信号の立ち上がりに遅延時間を設定する遅延回路を設けた請求項１に記載の同期整流型フォワードコンバータ。
8. 前記トランスの補助巻線に対して直列に接続され、前記転流スイッチ素子の制御端子に対する、前記トランスの補助巻線の起電圧の印加制御を行う第１・第２の転流スイッチターンオフ制御用スイッチ素子と、
   前記主スイッチ素子のオン時に前記第１の転流スイッチターンオフ制御用スイッチ素子をオンする制御用スイッチ素子駆動回路と、
   前記スイッチング制御回路の制御停止状態を検知するとともに前記第２の転流スイッチターンオフ制御用スイッチ素子をオンする１次側制御停止検知回路とを設け、
   第１の転流スイッチターンオフ制御用スイッチ素子で前記転流スイッチ素子のオフタイミングを制御し、第２の転流スイッチターンオフ制御用スイッチ素子で前記主スイッチ素子のスイッチング停止時に転流スイッチ素子のオン期間を制御するようにした請求項５に記載の同期整流型フォワードコンバータ。
9. 前記トランスの２次巻線の一端から前記整流スイッチ素子の制御端子への制御信号のオン時駆動電力供給経路に対して直列に接続された整流スイッチターンオン制御用スイッチ素子と、
   前記スイッチング制御回路の制御停止状態を検知するとともに前記整流スイッチターンオン制御用スイッチ素子をオフする１次側制御停止検知回路とを設け、
   前記主スイッチ素子のスイッチング停止時に、前記整流スイッチ素子のオン期間を制限し、該整流スイッチ素子の同期整流を停止するようにした請求項５に記載の同期整流型フォワードコンバータ。

Images