JP2002238253A - 絶縁型ｄｃーｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 回路効率に優れ低ノイズの絶縁型ＤＣーＤＣ
コンバータを提供する。 【解決手段】 メイントランス４の１次側に主スイッチ
素子２を、２次側には整流側同期整流素子５と転流側同
期整流素子６と駆動スイッチ素子７を設ける。主スイッ
チ素子２のオン期間に同期させて同期整流素子５と駆動
スイッチ素子７をオンさせ、転流側同期整流素子６をオ
フさせる。ドライブトランス１１の１次コイルとコンデ
ンサとの直列回路を主スイッチ素子の入力容量と並列に
接続し、また、１次コイルの両端間にダイオードを接続
して、ＰＷＭ制御回路１２からのオン信号出力時に、ド
ライブトランス１１のパルスを駆動スイッチ素子７に加
えて転流側同期整流素子６をターンオフさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
等に使用され、定電圧を出力する絶縁型ＤＣーＤＣコン
バータに関するものである。

【０００２】

【従来の技術】定電圧を出力する回路として絶縁型ＤＣ
ーＤＣコンバータが知られており、図１０にはその従来
例のフォワードコンバータタイプの回路が示されてい
る。この回路は特開平３−２３５６６８号公報に開示さ
れているものである。

【０００３】同図において、１は入力端子で、１ａは
（＋）入力、１ｂは（−）入力、２は主スイッチ素子、
３はダイオード、４はメイントランス、５は主スイッチ
素子２がスイッチオン時に導通する同期整流素子（整流
側同期整流素子）、６は主スイッチ素子２がスイッチオ
フ時に導通する同期整流素子（転流側同期整流素子）、
７は転流側同期整流素子６の駆動スイッチ素子、８はチ
ョークコイル、９はコンデンサ、Ｄはそれぞれの素子の
寄生ダイオードである。また、１０は出力端子で、１０
ａは（＋）出力、１０ｂは（−）出力であり、２、５、
６、７、のスイッチ素子はＮチャンネルＭＯＳ ＦＥＴ
である。

【０００４】この回路において、入力端子１から入力さ
れた直流電力は、主スイッチ素子２のスイッチング動作
によって、交流に変換される。主スイッチ素子２のオン
期間にメイントランス４によって交流電力は２次側回路
に伝達される。そして、交流電力は同期整流素子５、６
で整流された後、チョークコイル８、コンデンサ９によ
って再び直流に変換されて出力端子１０から出力され
る。

【０００５】整流側同期整流素子５および駆動スイッチ
素子７は、主スイッチ素子２のスイッチング動作に起因
して生じるメイントランス４の電圧変化によって、主ス
イッチ素子２がオンの時にオンするように駆動される。
従って、主スイッチ素子２のオン期間では、メイントラ
ンス４の２次側で、電流は図の実線の経路で流れ、チョ
ークコイル８に電磁エネルギーが蓄えられ、出力端子１
０から出力電圧が送出される。

【０００６】主スイッチ素子２がオフしてメイントラン
ス４にリセットパルスが発生すると、駆動スイッチ素子
７の寄生ダイオードＤを通して転流側同期整流素子６の
入力容量が充電され、転流側同期整流素子６がオンす
る。主スイッチ素子２のオフ期間の途中でメイントラン
ス４のリセットが完了してリセットパルスがなくなって
も、主スイッチ素子２がオンするまで駆動スイッチ素子
７はオフ状態を維持する。従って、駆動スイッチ素子７
のオフ期間は同期整流素子６の入力容量の充電電荷の放
電経路が閉ざされるので、転流側同期整流素子６はオン
状態を維持する。主スイッチ素子２のオフ期間において
はチョークコイル８に蓄積された電磁エネルギによって
電流が図の点線の経路で流れ、出力端子１０から出力電
圧が送出される。

【０００７】この従来の回路では、整流側同期整流素子
５のオン・オフ動作を主スイッチ素子２のオン・オフ動
作に同期させている。その上で、さらに、駆動スイッチ
素子７を設けることによって、主スイッチ素子２のオフ
期間の全期間にわたって転流側同期整流素子６をオンさ
せることができるので、回路効率が改善されるというも
のである。

【０００８】

【発明が解決しようとする課題】従来例の回路は、主ス
イッチ素子２のターンオンに同期させて整流側同期整流
素子５と駆動スイッチ素子７をオン動作することができ
る。しかしながら、転流側同期整流素子６は駆動スイッ
チ素子７がオンした後、転流側同期整流素子６の入力容
量の電荷が駆動スイッチ素子７を通り放電されてからオ
フする。そのため、駆動スイッチ素子７がオンしてから
転流側同期整流素子６がオフするまで数十ｎｓｃの遅れ
が生じる。この遅れのため、主スイッチ素子２がオンし
て整流側同期整流素子５がオンした直後には転流側同期
整流素子６が未だオン状態にあるため、メイントランス
４の２次コイルが短絡状態となる。この短絡現象によっ
て、メイントランス４の２次コイル、転流側同期整流素
子６、整流側同期整流素子５、メイントランス４の２次
コイルを順に通る経路に大量の短絡電流が流れる。

【０００９】この短絡電流は整流側同期整流素子５がオ
ンしてから転流側同期整流素子６がオフする期間に流れ
る。この短絡電流の流れによって無視できない大きな導
通損失およびノイズが発生する。このため、本来、主ス
イッチ素子２のオン・オフ動作に整流素子５、６の動作
を同期させて回路効率を高めようとしたにも拘らず、前
記短絡電流の導通損失のため、回路効率がかえって悪く
なり、かつ、ノイズの発生によって、回路動作の性能も
悪くなるという問題が発生した。

【００１０】特に、前記短絡電流による導通損失は、主
スイッチ素子２のスイッチング周波数に比例して大きく
なるため、従来の回路は、ＤＣーＤＣコンバータの小型
化を目的としたスイッチング周波数の高周波化を図る上
で支障となる。

【００１１】本発明は、上記従来の課題を解決するため
に成されたものであり、その目的は、主スイッチ素子の
ターンオンに同期して同期整流素子を確実にターンオフ
させることが可能な絶縁型ＤＣーＤＣコンバータを提供
することである。

【００１２】

【課題を解決するための手段】本発明は上記目的を達成
するために、次のような手段を講じたことを特徴とす
る。すなわち、第１の発明の絶縁型ＤＣーＤＣコンバー
タは、メイントランスによって１次側回路と２次側回路
が絶縁され、１次側回路には制御パルスによる入力容量
の充放電動作によってオン・オフ駆動される主スイッチ
素子を備え、２次側回路には少なくとも前記主スイッチ
素子のオン駆動に同期させてオフ駆動する同期整流素子
が設けられ、前記主スイッチ素子のオン駆動と前記同期
整流素子のオフ駆動を同期させ、主スイッチ素子のオン
・オフ駆動によって１次側回路から２次側回路にエネル
ギを伝達し、２次側回路で整流平滑して直流電圧を出力
端から出力する絶縁型ＤＣーＤＣコンバータにおいて、
前記主スイッチ素子の入力容量にドライブトランスの１
次コイルとコンデンサとの直列回路が並列に接続され、
ドライブトランスのコイルにはダイオードが並列に接続
され、ドライブトランスの２次側には、前記制御パルス
による主スイッチ素子のオン駆動時に、ドライブトラン
スの２次側出力を用いて前記同期整流素子をターンオフ
させる同期整流素子のオフ駆動回路が設けられている構
成をもって課題を解決する手段としている。

【００１３】また、第２の発明では、前記第１の発明の
構成を備えたものにおいて、ダイオードはドライブトラ
ンスの１次コイルの両端間に接続されることを特徴とし
て構成されている。

【００１４】さらに、第３の発明の絶縁型ＤＣーＤＣコ
ンバータは、前記第１又は第２の発明の構成を備えたも
のにおいて、メイントランスに３次コイルが設けられ、
制御パルスによる主スイッチ素子のオフ駆動時に、前記
３次コイルから供給されるリセットパルスによって同期
整流素子の入力容量を充電してターンオンさせることを
特徴として構成されている。

【００１５】本発明において、主スイッチ素子のオフ期
間の後、制御パルスのオン信号が主スイッチ素子に加え
られ、充電経路を通して供給される電流によって、主ス
イッチ素子の入力容量が充電を開始する。その一方で、
制御パルスのオン期間に充電経路を通して供給される電
流はドライブトランスの１次コイルに供給される。そし
て、ドライブトランスの２次コイルにパルス電圧が発生
する。このパルス電圧を受けてオフ駆動回路は同期整流
素子をターンオフさせる。

【００１６】

【発明の実施の形態】以下、本発明の実施形態例を図面
に基づき説明する。なお、以下の各実施形態例の説明に
おいて、従来例を含め、共通の回路構成要素には共通の
符号を付し、その重複説明は省略又は簡略化する。図１
には本発明に係る絶縁型ＤＣーＤＣコンバータの第１実
施形態例の回路構成が示され、図２にはその主要な動作
波形が示されている。この絶縁型ＤＣーＤＣコンバータ
は共振リセットフォワードコンバータタイプのもので、
入力端子１に直流電力が加えられている。この入力端子
１のうちの１ａは（＋）側の入力端子であり、１ｂは
（−）側の入力端子である。

【００１７】入力端子１ａにはメイントランス４の１次
コイル４ａの巻き始め端が接続されている。１次コイル
４ａの巻き終わり端はＭＯＳ ＦＥＴからなる主スイッ
チ素子２のドレインに接続されている。主スイッチ素子
２のソースは入力端子１ｂ側に接続されている。主スイ
ッチ素子２のゲートにはドライブトランス１１の１次コ
イル１１ａの巻き始め端が接続されている。１次コイル
１１ａの巻き終わり端と入力端子１ｂとの間にはＰＷＭ
制御回路（パルス幅変調制御回路）１２が介設されてい
る。等価回路的には、１次コイル１１ａの励磁インダク
タンスＬと主スイッチ素子２の入力容量Ｃとは直列ＬＣ
共振回路を構成する。なお、図１には図示されていない
が、このＰＷＭ制御回路１２を駆動する直流の補助電源
がメイントランス４の１次側に設けられている。

【００１８】前記ＰＷＭ制御回路１２は主スイッチ素子
２に矩形の制御パルスを出力する回路であり、ＰＷＭ制
御回路１２の出力端からドライブトランス１１の１次コ
イル１１ａを経由して主スイッチ素子２のゲートに至る
経路は主スイッチ素子２の入力容量の充電経路を構成し
ている。１次コイル１１ａの両端間にはアノード側を１
次コイル１１ａの巻き始め端側（主スイッチ素子２のゲ
ート側）にしたダイオード１３が並列接続されている。

【００１９】前記メイントランス４はコアを共通にして
１次コイル４ａと、２次コイル４ｂと、３次コイル４ｃ
とが巻装されてなるもので、２次コイル４ｂの巻き始め
端はＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素
子（整流側同期整流素子）５のゲート側に接続されてい
る。同期整流素子５のドレインは２次コイル４ｂの巻き
終わり端に接続されている。

【００２０】また、２次コイル４ｂの巻き始め端側には
ＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素子
（転流側同期整流素子）６のドレイン側が接続されてい
る。転流側同期整流素子６のゲートは前記３次コイル４
ｃの巻き終わり端に接続されている。３次コイル４ｃの
巻き始め端はＭＯＳ ＦＥＴからなる駆動スイッチ素子
７のドレインに接続されている。駆動スイッチ素子７の
ゲートはドライブトランス１１の２次コイル１１ｂの巻
き終わり端に接続されている。２次コイル１１ｂの巻き
始め端と駆動スイッチ素子７のソース端と転流側同期整
流素子６のソース端と前記整流側同期整流素子５のソー
ス端は共通の導通ラインに接続されている。

【００２１】整流側同期整流素子５と転流側同期整流素
子６と駆動スイッチ素子７のそれぞれの共通ソース端側
にはチョークコイル８の一端側が接続されている。チョ
ークコイル８の他端側にはコンデンサ９の一端が接続さ
れ、コンデンサ９の他端は２次コイル４ｂの巻き始め端
と、整流側同期整流素子５のゲートと、転流側同期整流
素子６のドレインとの共通接続導通ラインに接続されて
いる。コンデンサ９の両端は出力端子１０となってお
り、そのうち、１０ａは（＋）側出力端子であり、１０
ｂは（−）側出力端子である。なお、図から明らかなよ
うに、各スイッチ素子２、５、６、７はＮチャンネルＭ
ＯＳ ＦＥＴである。

【００２２】第１実施形態例の絶縁型ＤＣーＤＣコンバ
ータは上記のように構成され、前記従来例と同様に、入
力端子１から入力する直流電力は、主スイッチ素子２の
スイッチング動作によって交流電力に変換され、メイン
トランス４の１次側からメイントランス４の２次側に伝
達される。そして、この伝達された交流電力は、メイン
トランス４の２次側で、同期整流素子５、６で整流され
た後、チョークコイル８およびコンデンサ９によって直
流に変換されて出力端子１０から負荷へ送出される。

【００２３】この実施形態例において特徴的なことは、
ＰＷＭ制御回路１２から主スイッチ素子２に制御パルス
のオン信号が加えられたときに、主スイッチ素子２がタ
ーンオンする前に転流側の同期整流素子６をターンオフ
させる特有な回路を付加したことである。本実施形態例
において、この特有な回路は、ドライブトランス１１と
オフ駆動回路３０とによって構成され、この第１実施形
態例では、駆動スイッチ素子７がオフ駆動回路３０とし
て機能している。

【００２４】次に、このドライブトランス１１とオフ駆
動回路３０の特有な動作を説明する。先ず、ＰＷＭ制御
回路１２から図２の（ａ）に示すような制御パルスのオ
ン信号が出力されると、このオン信号は充電経路を通っ
てドライブトランス１１の１次コイル１１ａと主スイッ
チ素子２の入力容量に加えられる。この制御パルスのオ
ン信号を受けて主スイッチ素子２の入力容量は充電を開
始する。一方ドライブトランス１１は１次コイル１１ａ
にオン信号を受けて図２の（ｃ）に示すごとく瞬間的に
駆動スイッチ素子７の入力容量を充電するに十分なパル
ス電圧を２次コイル１１ｂに誘起する。このパルス電圧
は１次コイル１１ａの励磁インダクタンスＬと主スイッ
チ素子２の入力容量Ｃとの直列ＬＣ共振によって作成さ
れ、周波数の低い制御パルスのオン信号が、例えば、数
百ＫＨｚの高周波のパルス電圧に信号変換される。

【００２５】この２次コイル１１ｂのパルス電圧を受け
て駆動スイッチ素子７の入力容量は瞬間的に充電を終了
し、駆動スイッチ素子７をターンオンさせる。駆動スイ
ッチ素子７がターンオンすると、転流側同期整流素子６
の入力容量の電荷が３次コイルおよび駆動スイッチ素子
７を通る放電経路を通って引き抜き放電される。この電
荷の放電により、転流側同期整流素子６は未だ主スイッ
チ素子２がターンオン（図２の（ｂ）のＡ点がターンオ
ン位置）の充電電位に達する前にターンオフする（図２
の（ｆ）のＢ点がターンオフ位置）。

【００２６】したがって、主スイッチ素子２がターンオ
ンして整流側同期整流素子５がターンオンする前にすで
に転流側同期整流素子６がターンオフしているので、整
流側同期整流素子５がターンオンしたときにメイントラ
ンス４の２次コイル４ｂが転流側同期整流素子６によっ
て短絡されるということが無い。この結果、転流側同期
整流素子６のターンオフの遅れによってメイントランス
４の２次側に短絡電流が流れて、導通損失が増大し、か
つ、ノイズが発生するという従来回路の問題点を完璧に
解決することが可能となる。

【００２７】なお、主スイッチ素子２のオン期間におい
ては、２次コイル４ｂ、コンデンサ９、チョークコイル
８、整流側同期整流素子５、２次コイル４ｂを順に通る
経路で電流が流れ、出力端子１０から直流出力が負荷
（図示せず）へ送出される。

【００２８】また、ＰＷＭ制御回路１２から制御パルス
のオフ信号が充電経路を通って主スイッチ素子２に加え
られると、主スイッチ素子２の入力容量の電荷がダイオ
ード１３およびＰＷＭ制御回路１２を通して入力端子１
ｂ側（アース側）に引き抜かれるので、主スイッチ素子
２はターンオフする。そうすると、メイントランス４お
よびドライブトランス１１の極性が反転し、メイントラ
ンス４の２次コイル４ｂの電圧変化によって整流側同期
整流素子５がターンオフする。

【００２９】また、メイントランス４の３次コイル４ｃ
から供給されるリセットパルスによって転流側同期整流
素子６がターンオンする。このとき３次コイル４ｃのリ
セットパルスが主スイッチ素子２のオフ期間の途中で無
くなっても、ドライブトランス１１の極性反転により駆
動スイッチ素子７がオフされているので、転流側同期整
流素子６の入力容量の電荷の放電経路が閉ざされた状態
となる。その結果、転流側同期整流素子６は主スイッチ
素子２のオフ期間のほぼ全領域にわたってオン状態を維
持することとなるので、主スイッチ素子２のオフ期間で
の回路効率を高めることも可能である。

【００３０】また、転流側同期整流素子６のターンオン
信号を３次コイル４ｃから加える構成としているので、
３次コイル４ｃの巻数の最適設計により、転流側同期整
流素子６のターンオン駆動電圧を最適電圧に設定できる
という効果が得られる。

【００３１】なお、主スイッチ素子２のオフ期間におい
ては、チョークコイル８の電磁エネルギの電流がチョー
クコイル８、転流側同期整流素子６、コンデンサ９、チ
ョークコイル８を順に通る経路で流れ、出力端子１０か
ら負荷に直流電圧が加えられる。また、この実施形態例
においても、従来例と同様に、メイントランス４の出力
（電圧）が検出され、この出力が一定となるようにＰＷ
Ｍ制御回路１２により、制御パルスのパルス幅制御が行
われる。

【００３２】図３は本発明の第２実施形態例の回路構成
を示す。この第２実施形態例が前記図１に示す第１実施
形態例と異なることは、オフ駆動回路３０を駆動スイッ
チ素子７とパルス幅開拡回路とによって構成したことで
ある。それ以外の構成は第１実施形態例と同様である。
駆動スイッチ素子７は第１実施形態例の場合と同様に転
流側同期整流素子６の放電経路に介設されている。パル
ス幅開拡回路はダイオード１７と抵抗体１８、１９によ
って構成されている。このパルス幅開拡回路はドライブ
トランス１１の２次コイル１１ｂの巻き終わり端と駆動
スイッチ素子７のゲート間に接続されている。

【００３３】すなわち、ダイオード１７のアノードが２
次コイル１１ｂの巻き終わり端に接続され、ダイオード
１７のカソードが駆動スイッチ素子７のゲートに接続さ
れている。そして、ダイオード１７に抵抗体１８が並列
接続され、ダイオード１７のカソードと駆動スイッチ素
子７のゲートとの接続部に抵抗体１９の一端側が接続さ
れ、抵抗体１９の他端側はメイントランス４の２次コイ
ル４ｂの巻き始め端と出力端子１０ａを結ぶプラス側出
力ラインＬに接続されている。

【００３４】この第２の実施形態例はドライブトランス
１１の２次コイル１１ｂから発せられるパルス（ＰＷＭ
制御回路１２から制御パルスのオン信号が出力されたと
きに２次コイル１１ｂから出力されるパルス）のパルス
幅を開拡して駆動スイッチ素子７のゲートに加える構成
としたことを特徴としている。

【００３５】図４はこのパルスの開拡状況を示したもの
で、図４の（ａ）はＰＷＭ制御回路１２から出力される
制御パルスを示し、同図の（ｂ）はドライブトランス１
１の２次コイル１１ｂから出力されるパルスを示してい
る。また、同図の（ｃ）は抵抗体１８のみによって開拡
されたパルスの波形を示し、同図の（ｄ）は抵抗体１８
と１９の共同によって開拡されたパルスの波形を示す。

【００３６】このように、パルス幅開拡回路によって、
パルスの幅が開拡されて駆動スイッチ素子７のゲートに
加えられるので、この広いパルス幅の期間にわたって駆
動スイッチ素子７がオン状態を維持できる。したがっ
て、転流側同期整流素子６の入力容量に蓄積された電荷
の引き抜き放電時間が長くなるので、入力容量の電荷の
放電が確実に行われ、転流側同期整流素子６のターンオ
フを確実に行わせることができるという効果が得られ
る。

【００３７】パルス幅開拡回路を設けないと、パルスの
パルス幅が狭い場合には、駆動スイッチ素子７のオン時
間が短くなる。そのため、転流側同期整流素子６の入力
容量の電荷が抜けきらないうちに駆動スイッチ素子７が
オフして放電経路が断たれ、転流側同期整流素子６のタ
ーンオフ動作が正常に行われなくなるという虞が生じ
る。第３実施形態例では、パルス幅開拡回路を設けてい
るので、このような虞は生ぜず、転流側同期整流素子６
のターンオフ動作を信頼性をもって確実に行わせること
ができる。

【００３８】本発明者の実験によれば、リセットパルス
の開拡は抵抗体１８と１９のうち抵抗体１８のみで充分
であり、抵抗体１９は省略してもよい。

【００３９】この第２実施形態例のそれ以外の動作は前
記第１実施形態例と同様であり、第１実施形態例によっ
て得られる効果を当然に奏するものである。

【００４０】図５は本発明の第３実施形態例を示す。こ
の第３実施形態例が前記第１実施形態例と異なること
は、メイントランス４の構造を簡易にするために、転流
側同期整流素子６をターンオンする３次コイル４ｃを省
略し、メイントランス４の２次コイル４ｂを用いて転流
側同期整流素子６をターンオンする構成としたことであ
る。そのため、駆動スイッチ素子７のドレインが転流側
同期整流素子６のゲートに接続され、駆動スイッチ素子
７のソースがドライブトランスの２次コイル４ｂの巻き
終わり端に接続されている。

【００４１】この第２の実施形態例では、転流側同期整
流素子６は制御パルスのオフ信号によってメイントラン
ス４の極性が反転したときのパルスによってターンオン
する。それ以外の構成は前記第１実施形態例と同様であ
り、第１実施形態例と同様な動作により、第１実施形態
例と同様な短絡電流防止による効果が得られるものであ
る。

【００４２】図６は本発明に係る絶縁型ＤＣーＤＣコン
バータの第４実施形態例を示す。この第４実施形態例が
前記第１実施形態例と異なることは、メイントランス４
の１次側に、ドライブトランス１１のパルス電圧をアッ
プする瞬間短絡動作回路が設けられていることである。
それ以外の構成は前記第１実施形態例と同様である。こ
の特徴的な瞬間短絡動作回路はｎｐｎトランジスタ２０
と、コンデンサ２１と、抵抗体２２とによって構成され
ている。

【００４３】コンデンサ２１の一端側はＰＷＭ制御回路
１２の出力端側に接続され、コンデンサ２１の他端側は
ｎｐｎトランジスタ２０のベースに接続されている。ｎ
ｐｎトランジスタ２０のエミッタは主スイッチ素子２の
ソースと入力端子１ｂを結ぶ導通ライン２８に接続され
ている。また、ｎｐｎトランジスタ２０のコレクタはド
ライブトランス１１の１次コイル１１ａと主スイッチ素
子２のゲートを結ぶ区間の充電経路に接続されている。
そして、抵抗体２２の一端はコンデンサ２１とｎｐｎト
ランジスタ２０のゲートを結ぶ導通経路に接続され、抵
抗体２２の他端は前記導通ライン２８に接続されてい
る。

【００４４】この瞬間短絡動作回路４０は、ＰＷＭ制御
回路１２から制御パルスのオン信号が出力されたとき
に、主スイッチ素子２の入力容量が小さい等の理由で、
ドライブトランス１１に駆動スイッチ素子７をターンオ
ンする十分な電圧を発生できなくなる虞を解消する回路
構成と成している。

【００４５】すなわち、コンデンサ２１と抵抗体２２の
部分は微分回路となっている。この微分回路はＰＷＭ制
御回路１２から制御パルスのオン信号が出力されたと
き、主スイッチ素子２の入力容量が充電されて主スイッ
チ素子２がターンオンする前の数十ｎｓｅｃの間だけ、
ｎｐｎトランジスタ２０をオンさせて、主スイッチ素子
２の入力容量（ゲート・ソース間）を短絡する。この短
絡により、ドライブトランス１１の１次コイル１１ａに
瞬間的に大きな電圧（電流）を供給し、ドライブトラン
ス１１の２次コイル１１ｂから駆動スイッチ素子７をオ
ンさせる充分大きなパルス電圧を出力して、主スイッチ
素子２がターンオンする前に転流側同期整流素子６を確
実にターンオフさせることが可能となる。また、この回
路では、主スイッチ素子２の入力容量（ゲート・ソース
間）が短絡されているときには入力容量の充電が行われ
ないので、ＰＷＭ制御回路１２から制御パルスのオン信
号が出力されてから主スイッチ素子２の入力容量がター
ンオン電位まで充電される時間を遅らせることができる
という効果が得られる。

【００４６】図７は本発明の第５実施形態例を示す。こ
の第５実施形態例が前記第１実施形態例と異なること
は、オフ駆動回路３０を論理回路を用いて構成したこと
であり、それ以外の構成は前記第１実施形態例と同様で
ある。この第５実施形態例におけるオフ駆動回路３０
は、論理素子のＮＯＲゲート２３と、ダイオード２４
と、抵抗体２５と、コンデンサ２６とを有して構成され
ている。

【００４７】ＮＯＲゲート２３の出力端は転流側同期整
流素子６のゲートに接続され、ＮＯＲゲート２３の一方
の入力端は整流側同期整流素子５のゲートとメイントラ
ンス４の２次コイル４ｂの巻き始め端とを結ぶ導通路に
接続されている。また、ＮＯＲゲート２３の他方側の入
力端は、ダイオード２４と抵抗体２５との並列回路を介
してドライブトランス１１の２次コイル１１ｂの巻き終
わり端に接続されている。なお、ダイオード２４はカソ
ード側をＮＯＲゲート２３側の向きとしている。コンデ
ンサ２６はその一端側が同期整流素子５、６のソース側
に接続され、他端側がダイオード２４と抵抗体２５の並
列回路が接続されている側のＮＯＲゲート２３の入力端
子に接続されている。

【００４８】この第５実施形態例においては、ＰＷＭ制
御回路１２から制御パルスのオン信号が出力されてドラ
イブトランス１１の２次コイル１１ｂにパルスが発生し
たときに、ＮＯＲゲート２３はこのパルスをうけて、主
スイッチ素子２がターンオンする前に転流側同期整流素
子６をターンオフさせる。この結果、前記各実施形態例
と同様に転流側同期整流素子６のターンオフ遅れに起因
する短絡電流の発生を防止し、回路動作の高効率化とノ
イズ低減を図ることができるものである。

【００４９】この実施形態例の回路においては、主スイ
ッチ素子２のターンオン時にメイントランス４の２次コ
イル４ｂに発生するＨレベル出力によっても転流側同期
整流素子６をターンオフさせることが可能である。しか
し、実際の回路動作では、メイントランス４の２次コイ
ル４ｂにＨレベル出力が現われるよりもドライブトラン
ス１１の２次コイル１１ｂにパルスが現われるのが早い
ので、２次コイル１１ｂのパルスによって転流側同期整
流素子６のターンオフ動作が行われる。

【００５０】この実施形態例のオフ駆動回路３０に組み
込まれているダイオード２４と抵抗体２５とコンデンサ
２６の回路部分はドライブトランス１１に発生してＮＯ
Ｒゲート２３に加えられるパルスのパルス幅を広げる機
能を持っている。なお、図７に示す例では、論理素子を
ＮＯＲゲート２３で構成したが、インバータ、ＮＡＮＤ
ゲート等の適宜の論理素子を用いて転流側同期整流素子
６のターンオフを駆動するオフ駆動回路３０として構成
することが可能である。

【００５１】図８は本発明に係る絶縁型ＤＣーＤＣコン
バータの第６実施形態例を示す。前述した第１〜第５の
各実施形態例では、等価回路的には主スイッチ素子２の
入力容量（寄生容量）をドライブトランス１１の１次コ
イル１１ａに直列に接続し、その入力容量を利用してド
ライブトランス１１にパルス電圧を発生させたが、第６
実施形態例ではドライブトランス１１にパルス電圧を発
生させるコンデンサを外付けのコンデンサによって構成
したことを特徴としている。

【００５２】そのため、第６実施形態例では、ドライブ
トランス１１の１次コイル１１ａと外付けのコンデンサ
３１との直列回路が主スイッチ素子２の入力容量と並列
に接続されている。そして、ドライブトランス１１の１
次コイル１１ａと外付けのコンデンサ３１との直列回路
がＬＣ共振回路を構成している。また、ダイオード１３
のカソード側が１次コイル１１ａの巻き始め端側に接続
され、ダイオード１３のアノード側は、１次コイル１１
ａの巻き終わり端側に接続されている。

【００５３】この第６実施形態例においては、ＰＷＭ制
御回路１２から制御パルスのオン信号が出力されると、
主スイッチ素子２がターンオンし、また、ドライブトラ
ンス１１の１次コイル１１ａとコンデンサ３１との直列
共振により１次コイル１１ａおよび２次コイル１１ｂ
に、図２（ｃ）に示すようなＬＣ共振によるパルス電圧
が発生して駆動スイッチ７をターンオンさせる。前記パ
ルス電圧が発生した後、ドライブトランス１１の１次コ
イル１１ａの電磁エネルギはダイオード１３の順方向電
圧降下により電力消費されて、図２（ｃ）に示すような
負電圧Ｖｆとなり、この動作により、ドライブトランス
１１の励磁状態がリセットされる。

【００５４】また、ＰＷＭ制御回路１２から制御パルス
のオフ信号が出力されると、主スイッチ素子２の入力容
量の電荷はＰＷＭ制御回路１２を通して急激に入力端子
１ｂ側（アース側）に引き抜かれて主スイッチ素子２は
ターンオフする。一方、直列共振回路を構成するコンデ
ンサ３１の電荷はダイオード１３を通して、前記同様に
ＰＷＭ制御回路１２から入力端子１ｂ側に引き抜かれ、
また、１次コイル１１ａに発生する不要振動がダイオー
ド１３により抑制される。

【００５５】上記以外の構成は前記第１実施形態例と同
様であり、第１実施形態例と同様な回路動作により、第
１実施形態例と同様な効果を得ることができる。なお、
この第６実施形態例の回路で、メイントランス４の２次
側の回路は図３、図５、図７の２次側の回路と同様に構
成することも可能である。

【００５６】以上説明した各実施形態例の回路は、いず
れもメイントランス４とドライブトランス１１の２つの
トランスを備えている。この２つのトランスは、それぞ
れ別個のコアを用いてそれぞれ独立した別個のトランス
構成としてもよいが、１個の共通のコアを用いてメイン
トランス４とドライブトランス１１を構成してもよい。

【００５７】１個のコアを用い巻線を巻いて２つのトラ
ンス４、１１を構成する場合、装置の小型化のためには
ドライブトランス１１の巻線の巻回数を少なくすること
が望ましい。また、基板上にコアとコイルのパターンを
印刷して、共通の１個のコアを用いて２つのトランスを
基板上に形成する場合も、コイルパターンの幅とパター
ン間隔に規格上の制約があるため、コイルのパターン数
が多くなるとトランスが大型化してしまうという問題が
ある。そのため、基板上に２個のトランス４、１１を形
成する場合もドライブトランス１１のコイルのパターン
巻回数は少なくすることが望ましい。

【００５８】しかし、ドライブトランス１１の巻線や、
パターンの巻回数を少なくすると、ドライブトランスの
励磁インダクタンスが小さくなり、主スイッチ素子２の
スイッチング周波数が例えば数百ＫHｚという如く１ＭH
ｚ未満の周波数の場合には、その低周波数の信号をドラ
イブトランス１１の１次側から２次側に伝送するのが困
難になるという事情がある。

【００５９】この点、上記第１〜第５実施形態例では、
主スイッチ素子２の入力容量を利用して、また、第６実
施形態例ではコンデンサ３１を利用してドライブトラン
ス１１の１次コイル１１ａとで直列ＬＣ共振回路を形成
し、狭幅のパルスの形態で、つまり、高周波のパルスの
形態に変換してドライブトランス１１の１次側から２次
側へ信号を伝達するようにしている。そのため、主スイ
ッチ素子２のスイッチング周波数を１ＭＨｚ未満の例え
ば５００ｋＨｚという如く低周波数で動作させた場合に
おいても、ドライブトランス１１の１次側から２次側へ
パルスを支障無く信頼性をもって伝達することが可能で
ある。

【００６０】そのため、上記各実施形態例の回路構成と
することで、メイントランス４とドライブトランス１１
を１個の共通のコアを用いて形成し、ドライブトランス
１１のコイル数を少なくして装置の小型化、低コスト
化、トランス設置の省スペース化を図り、かつ、低周波
数でスイッチング動作を行わせるにも拘らず、ドライブ
トランス１１のパルスをオフ駆動回路３０へ確実に伝達
して転流側同期整流素子６のターンオフ動作のタイミン
グを正確にコントロールできるという画期的な効果を奏
することが可能である。

【００６１】なお、本発明は上記実施形態例に限定され
ることなく様々な実施の形態を採り得る。例えば、上記
各実施形態例で示したメイントランス４の１字側と２次
側の回路の組み合わせを変える（その場合、必要に応じ
回路変更を加える）ことで、様々な組み合わせパターン
の回路構成とすることができる。

【００６２】また、上記各実施形態例では、転流側同期
整流素子６のターンオフのタイミングを主スイッチ素子
２のターンオン前としたが、転流側同期整流素子６にド
レイン電圧が発生する以前であればよい（転流側同期整
流素子６のドレイン電圧は、主スイッチ素子２がターン
オンしてから数十ｎｓｅｃ遅れて正の電圧が現れる）。

【００６３】この点をさらに説明すれば次の如くであ
る。ＰＷＭ制御回路１２から制御パルスのオン信号が出
力されてからドライブトランス１１が励磁されてパルス
が出力されるまでに例えば、２０ｎｓｅｃの遅れがあ
り、パルスを受けて駆動スイッチ素子７がオンするまで
（駆動スイッチ素子７の入力容量が充電されるまで）に
例えば２０ｎｓｅｃの遅れがあり、さらに、駆動スイッ
チ素子７がターンオンしてから転流側同期整流素子６の
入力容量電荷が引き抜かれて同期整流素子６がターンオ
フするまでに例えば２０ｎｓｅｃの遅れがある。

【００６４】その一方で、ＰＷＭ制御回路１２から制御
パルスのオン信号が出力されてから主スイッチ素子２の
入力容量が充電されて主スイッチ素子２がターンオンす
るまでに数十ｎｓｅｃの遅れがあり、主スイッチ素子２
がターンオンしてからメイントランス４が励磁されて２
次コイル４ｂに転流側同期整流素子６のドレイン電圧が
現れるまでに、メイントランス４のリーケージインダク
タンスを原因とする数十ｎｓｅｃの遅れがある。

【００６５】したがって、ＰＷＭ制御回路１２からオン
信号が出力されてから転流側同期整流素子６がターンオ
フするまでの遅れ時間を、ＰＷＭ制御回路１２からオン
信号が出力されてから転流側同期整流素子６に２次コイ
ル４ｂのドレイン電圧が現われるまでの遅れ時間よりも
小さくなるように設計することにより、整流側同期整流
素子５がターンオンする前に転流側同期整流素子６をタ
ーンオフさせることができる。このことにより、転流側
同期整流素子６のターンオフ遅れに起因した短絡電流の
発生を確実に防止することができることとなる。

【００６６】さらに、上記各実施形態例では、主スイッ
チ素子２、同期整流素子５、６、駆動スイッチ素子７の
各スイッチ素子をＮチャンネルＭＯＳ ＦＥＴとした
が、例えば、ＰチャンネルＭＯＳ ＦＥＴ、バイポーラ
トランジスタ、ＩＧＢＴ等の他の種類のスイッチ素子を
用いて構成してもよい。

【００６７】さらに、上記各実施形態例の整流側の同期
整流素子５はダイオードを用いてもよい。

【００６８】さらに、上記実施形態例では、単出力のＤ
ＣーＤＣコンバータの回路例で説明したが、本発明の絶
縁型ＤＣーＤＣコンバータは多出力（２以上の出力）の
絶縁型ＤＣーＤＣコンバータとしてもよい。

【００６９】さらに、上記各実施形態例では、共振リセ
ットフォワードコンバータタイプの絶縁型ＤＣーＤＣコ
ンバータを例にして説明したが、本発明はフライバック
コンバータタイプの絶縁型ＤＣーＤＣコンバータに適用
することが可能である。図９はその一例を示す。この図
９に示す回路は電流連続モードのフライバックコンバー
タタイプの絶縁型ＤＣーＤＣコンバータである。この図
９の回路は、上記図７に示した第５実施形態例の共振リ
セットフォワードコンバータタイプのオフ駆動回路３０
をフライバックコンバータタイプの絶縁型ＤＣーＤＣコ
ンバータに組み込んだ回路構成となっており、上記各実
施形態例の回路と共通する回路素子には同一符号が付さ
れている。

【００７０】ＮＯＲゲート２３の出力端は同期整流素子
６のゲートに接続され、ＮＯＲゲート２３の一方の入力
端は抵抗体２７を介してメイントランス４の３次コイル
４ｃの巻き始め端に接続されている。また、ＮＯＲゲー
ト２３の他方側の入力端は、カソード側をＮＯＲゲート
２３側の向きとしたダイオード２４を介してドライブト
ランス１１の２次コイル１１ｂの巻き終わり端に接続さ
れている。コンデンサ２６と抵抗体２５の並列回路は一
端側が同期整流素子６のソースと出力端子１０ｂを結ぶ
導通路に接続され、他端側がダイオード２４を接続した
側のＮＯＲゲート２３の入力端子に接続されている。な
お、同期整流素子６のドレイン側はメイントランス４の
２次コイル４ｂの巻き始め端に接続されている。また、
メイントランス４の３次コイル４ｃの巻き終わり端は同
期整流素子６のソースが接続された導通路に接続されて
いる。

【００７１】図９の回路は、主スイッチ素子２がオン期
間のときにメイントランス４の１次コイル４ａに電磁エ
ネルギを蓄え、主スイッチ素子２がターンオフしたとき
にその蓄えたエネルギをメイントランス４の２次側に伝
達するように回路動作を行うものである。

【００７２】この図９に示す回路も、主スイッチ素子２
がターンオンする前に同期整流素子６をターンオフして
同期整流素子６のターンオフの遅れに起因する回路効率
の低下およびノイズの発生を防止することが可能であ
る。

【００７３】

【発明の効果】本発明は、メイントランスの１次側に主
スイッチ素子を備え、メイントランスの２次側に主スイ
ッチ素子のターンオン時に同期させてターンオフし、主
スイッチ素子のターンオフ時に同期させてターンオンす
る同期整流素子を設けた絶縁型ＤＣーＤＣコンバータに
おいて、前記主スイッチ素子の充電経路に、ドライブト
ランスの１次コイルとコンデンサとの直列回路が接続さ
れ、ドライブトランスのコイルにはダイオードが並列に
接続されているので、前記主スイッチ素子を駆動する制
御パルスのオン信号が出力されたとき、ドライブトラン
スからＬＣ直列共振回路により高い周波数のパルスを発
生させて早期に同期整流素子をターンオフさせることが
できる。また、ダイオードの順方向電圧降下によってド
ライブトランスの励磁状態をリセットできると共にドラ
イブトランスのコイルの不要振動を抑制することができ
る。

【００７４】また、メイントランスの２次コイルのリー
ケージインダクタンスに起因して、主スイッチ素子がタ
ーンオンしてからメイントランスが励磁されて転流側同
期整流素子のドレイン電圧が現れるまでの遅れ時間を利
用して、主スイッチ素子がターンオンする前に転流側同
期整流素子をターンオフさせることができる。これによ
り、転流側同期整流素子のターンオフ遅れに起因した短
絡電流の発生を確実に防止することができる。そして、
本発明によれば、同期整流素子をターンオフさせる回路
の回路動作の損失が小さいため、低損失の高周波駆動が
可能であり、将来の目標とされる、小型軽量、低コス
ト、低損失、高性能および高信頼性の高周波タイプ絶縁
型ＤＣーＤＣコンバータの市場要求に充分応えることが
できる。

【００７５】さらに、前記オフ駆動回路によってターン
オフされる同期整流素子のターンオン動作をメイントラ
ンスのパルスによって行う構成としたことで、主スイッ
チ素子のオフ期間のほぼ全領域にわたって同期整流素子
をオン状態に維持できるので、主スイッチ素子のオフ期
間における回路動作の効率化を図ることができる。

【００７６】さらに、主スイッチ素子のオン・オフを制
御する制御パルスのオン出力時（オン信号の出力時）に
主スイッチ素子がターンオンする前に主スイッチ素子の
入力容量を瞬間的に短絡してドライブトランスの出力を
アップする瞬間短絡動作回路をメイントランスの１次側
に設けた構成とすることにより、同期整流素子をターン
オフ駆動させる充分大きな出力をドライブトランスから
オフ駆動回路へ供給できる。このことで、主スイッチ素
子がターンオンする前に同期整流素子を確実にターンオ
フさせることが可能であり、同期整流素子のターンオフ
の遅れを防止する回路動作の信頼性を高めることができ
る。

【００７７】さらに、同期整流素子の入力容量の電荷を
ターンオン状態にある駆動スイッチ素子を通し引き抜く
ことで同期整流素子がターンオフされる構成とし、駆動
スイッチ素子をターンオン駆動するドライブトランスの
パルスを広げて駆動スイッチ素子に加えるパルス幅開拡
回路をオフ駆動回路に設けることにより、ドライブトラ
ンスから出力されるパルスのパルス幅が狭い場合におい
ても、確実に駆動スイッチ素子をターンオンさせ、同期
整流素子の入力容量の電荷を迅速に引き抜いて、主スイ
ッチ素子がターンオンする前に同期整流素子を確実にタ
ーンオフさせることができ、同期整流素子のターンオフ
遅れ防止の回路動作の信頼性を高めることができる。

【図面の簡単な説明】

【図１】本発明に係る絶縁型ＤＣーＤＣコンバータの第
１実施形態例の回路図である。

【図２】第１実施形態例の主要回路要素部分の波形説明
図である。

【図３】絶縁型ＤＣーＤＣコンバータの第２実施形態例
の回路図である。

【図４】図３の回路で示すパルス幅開拡回路の動作波形
の概略説明図である。

【図５】絶縁型ＤＣーＤＣコンバータの第３実施形態例
の回路図である。

【図６】絶縁型ＤＣーＤＣコンバータの第４実施形態例
の回路図である。

【図７】絶縁型ＤＣーＤＣコンバータの第５実施形態例
の回路図である。

【図８】絶縁型ＤＣーＤＣコンバータの第６実施形態例
の回路図である。

【図９】フライバックコンバータタイプの絶縁型ＤＣー
ＤＣコンバータの実施形態例を示す回路図である。

【図１０】従来例の絶縁型ＤＣーＤＣコンバータの回路
図である。

【符号の説明】

１（１ａ、１ｂ） 入力端子 ２ 主スイッチ素子 ４ メイントランス ５ 同期整流素子 ６ 同期整流素子 ７ 駆動スイッチ素子 １０（１０ａ、１０ｂ） 出力端子 １１ ドライブトランス ３０ オフ駆動回路 ４０ 瞬間短絡動作回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メイントランスによって１次側回路と２
   次側回路が絶縁され、１次側回路には制御パルスによる
   入力容量の充放電動作によってオン・オフ駆動される主
   スイッチ素子を備え、２次側回路には少なくとも前記主
   スイッチ素子のオン駆動に同期させてオフ駆動する同期
   整流素子が設けられ、前記主スイッチ素子のオン駆動と
   前記同期整流素子のオフ駆動を同期させ、主スイッチ素
   子のオン・オフ駆動によって１次側回路から２次側回路
   にエネルギを伝達し、２次側回路で整流平滑して直流電
   圧を出力端から出力する絶縁型ＤＣーＤＣコンバータに
   おいて、前記主スイッチ素子の入力容量にドライブトラ
   ンスの１次コイルとコンデンサとの直列回路が並列に接
   続され、ドライブトランスのコイルにはダイオードが並
   列に接続され、ドライブトランスの２次側には、前記制
   御パルスによる主スイッチ素子のオン駆動時に、ドライ
   ブトランスの２次側出力を用いて前記同期整流素子をタ
   ーンオフさせる同期整流素子のオフ駆動回路が設けられ
   ていることを特徴とする絶縁型ＤＣーＤＣコンバータ。
2. 【請求項２】 ダイオードはドライブトランスの１次コ
   イルの両端間に接続されることを特徴とする請求項１記
   載の絶縁型ＤＣーＤＣコンバータ。
3. 【請求項３】 メイントランスに３次コイルが設けら
   れ、制御パルスによる主スイッチ素子のオフ駆動時に、
   前記３次コイルから供給されるリセットパルスによって
   同期整流素子の入力容量を充電してターンオンさせるこ
   とを特徴とする請求項１又は請求項２記載の絶縁型ＤＣ
   ーＤＣコンバータ。