JPH07194104A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH07194104A JPH07194104A JP33215393A JP33215393A JPH07194104A JP H07194104 A JPH07194104 A JP H07194104A JP 33215393 A JP33215393 A JP 33215393A JP 33215393 A JP33215393 A JP 33215393A JP H07194104 A JPH07194104 A JP H07194104A
- Authority
- JP
- Japan
- Prior art keywords
- output line
- transformer
- nmosfet
- primary side
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】同期整流回路の２次側整流用ＮＭＯＳＦＥＴの
駆動を、制御回路を構成し制御することにより、整流用
ＮＭＯＳＦＥＴの寄生ダイオードの順方向電圧による電
力損失を防止する。 【構成】制御回路１に１次側スイッチ５を駆動する駆動
出力ライン４と同期した信号を出力する同期信号出力ラ
イン６を設け、フォトカプラ１０と同期信号入力ライン
１３を介して、制御回路１６へ同期信号を伝達する。制
御回路１６は、同期信号に同期して、駆動出力ライン１
８，１９を介し、２次側整流用ＮＭＯＳＦＥＴ１２，１
７を制御動作する。
駆動を、制御回路を構成し制御することにより、整流用
ＮＭＯＳＦＥＴの寄生ダイオードの順方向電圧による電
力損失を防止する。 【構成】制御回路１に１次側スイッチ５を駆動する駆動
出力ライン４と同期した信号を出力する同期信号出力ラ
イン６を設け、フォトカプラ１０と同期信号入力ライン
１３を介して、制御回路１６へ同期信号を伝達する。制
御回路１６は、同期信号に同期して、駆動出力ライン１
８，１９を介し、２次側整流用ＮＭＯＳＦＥＴ１２，１
７を制御動作する。
Description
【０００１】
【産業上の利用分野】本発明は同期整流回路に関し、特
に入出力絶縁型スイッチング電源の同期整流回路に関す
る。
に入出力絶縁型スイッチング電源の同期整流回路に関す
る。
【０００２】
【従来の技術】従来のスイッチング電源の同期整流回路
は、図３に示すように、トランス１とトランス１次側に
接続される１次側スイッチ５、トランス２次側のＶ2 ラ
インにゲートが接続され、ソースが低位側出力端子９ド
レインがＶ3 ラインに各々接続され、１次側スイッチオ
ン時に２次側に発生する電圧でオンするＮＭＯＳＦＥＴ
１２と、トランス２次側のＶ3 ラインにゲートが接続さ
れソースが低位側出力端子、ドレインがＶ2 ラインに各
々接続され、１次側スイッチオフ時に２時側に発生する
電圧でオンするＮＭＯＳＦＥＴ１７と、２次側平滑コイ
ルＬ１、２次側平滑用コンデンサＣ１と、出力電圧Ｖｏ
ｕｔを検出する検出回路１５、検出回路１５からの検出
信号を伝達するフォトカプラ１１、フォトカプラ１１か
らの検出信号を受け、１次側スイッチ５を制御し、出力
電圧Ｖｏｕｔを安定化する制御回路１より構成される。
は、図３に示すように、トランス１とトランス１次側に
接続される１次側スイッチ５、トランス２次側のＶ2 ラ
インにゲートが接続され、ソースが低位側出力端子９ド
レインがＶ3 ラインに各々接続され、１次側スイッチオ
ン時に２次側に発生する電圧でオンするＮＭＯＳＦＥＴ
１２と、トランス２次側のＶ3 ラインにゲートが接続さ
れソースが低位側出力端子、ドレインがＶ2 ラインに各
々接続され、１次側スイッチオフ時に２時側に発生する
電圧でオンするＮＭＯＳＦＥＴ１７と、２次側平滑コイ
ルＬ１、２次側平滑用コンデンサＣ１と、出力電圧Ｖｏ
ｕｔを検出する検出回路１５、検出回路１５からの検出
信号を伝達するフォトカプラ１１、フォトカプラ１１か
らの検出信号を受け、１次側スイッチ５を制御し、出力
電圧Ｖｏｕｔを安定化する制御回路１より構成される。
【０００３】次に図４のタイミングチャートを用いて動
作を説明する。
作を説明する。
【０００４】制御回路１が動作し、１次側スイッチ５が
オンしている期間（Ｔ2 ，Ｔ4 ）には、トランスＴを介
し１次側から２次側への電力伝送が行なわれる。
オンしている期間（Ｔ2 ，Ｔ4 ）には、トランスＴを介
し１次側から２次側への電力伝送が行なわれる。
【０００５】１次側スイッチ５オン次にトランスＴの２
次側端子間に発生した電圧が、ＮＭＯＳＦＥＴ１２をオ
ンし、２次側平滑コイルＬ１に電磁エネルギーを蓄積し
ながら高位側出力端子８と低位側出力端子９間に、出力
電圧Ｖｏｕｔを発生させる。この動作では、ＮＭＯＳＦ
ＥＴ１２がオンしている為、トランスＴを介した電力伝
送が可能となる。
次側端子間に発生した電圧が、ＮＭＯＳＦＥＴ１２をオ
ンし、２次側平滑コイルＬ１に電磁エネルギーを蓄積し
ながら高位側出力端子８と低位側出力端子９間に、出力
電圧Ｖｏｕｔを発生させる。この動作では、ＮＭＯＳＦ
ＥＴ１２がオンしている為、トランスＴを介した電力伝
送が可能となる。
【０００６】次に、１次側スイッチのオフ期間の説明を
する。１次側スイッチのオフ時には、トランスの励磁エ
ネルギーが放出され、１次側スイッチ５の寄生容量と励
磁エネルギーによる共振電圧ＴＯＮが発生する（Ｖ3 の
Ｔ1 ，Ｔ3 期間）。この共振電圧は、トランスの２次側
にも伝送され、ＮＭＯＳＦＥＴ１７をオンし、それと同
時にＮＭＯＳＦＥＴ１２をオフする。この動作により、
２次側平滑コイルＬ1に蓄積された電磁エネルギーはＮ
ＭＯＳＦＥＴ１７を介して、２次側出力として放出され
る。次に共振電圧が１次側入力電圧レベル迄下降すると
（ＴＯＦＦ期間）、トランスＴの２次側の出力電位は、
０となり、ＮＭＯＳＦＥＴ１７はオフし、２次側平滑コ
イルＬ1 に蓄積された電磁エネルギーは、ＮＭＯＳＦＥ
Ｔ１７の寄生ダイオード２１を介して、２次側出力とし
て放出される。
する。１次側スイッチのオフ時には、トランスの励磁エ
ネルギーが放出され、１次側スイッチ５の寄生容量と励
磁エネルギーによる共振電圧ＴＯＮが発生する（Ｖ3 の
Ｔ1 ，Ｔ3 期間）。この共振電圧は、トランスの２次側
にも伝送され、ＮＭＯＳＦＥＴ１７をオンし、それと同
時にＮＭＯＳＦＥＴ１２をオフする。この動作により、
２次側平滑コイルＬ1に蓄積された電磁エネルギーはＮ
ＭＯＳＦＥＴ１７を介して、２次側出力として放出され
る。次に共振電圧が１次側入力電圧レベル迄下降すると
（ＴＯＦＦ期間）、トランスＴの２次側の出力電位は、
０となり、ＮＭＯＳＦＥＴ１７はオフし、２次側平滑コ
イルＬ1 に蓄積された電磁エネルギーは、ＮＭＯＳＦＥ
Ｔ１７の寄生ダイオード２１を介して、２次側出力とし
て放出される。
【０００７】検出回路の動作を説明する。電源の動作に
より、発生した出力電圧Ｖｏｕｔは、検出回路１５によ
り、あらかじめ設定されている目標値と比較され、検出
信号出力ライン１４から、フォトカプラ１１を介し、検
出信号入力ライン７から、制御回路１へ伝達される。伝
達された信号を受け、制御回路１が１次側スイッチ５の
オンデューティを制御し出力電圧Ｖｏｕｔを安定化す
る。
より、発生した出力電圧Ｖｏｕｔは、検出回路１５によ
り、あらかじめ設定されている目標値と比較され、検出
信号出力ライン１４から、フォトカプラ１１を介し、検
出信号入力ライン７から、制御回路１へ伝達される。伝
達された信号を受け、制御回路１が１次側スイッチ５の
オンデューティを制御し出力電圧Ｖｏｕｔを安定化す
る。
【０００８】
【発明が解決しようとする課題】従来の同期整流回路で
は、１次側スイッチのオフ期間に２次側平滑コイルに蓄
積された電磁エネルギーを放出する際、整流用のＮＭＯ
ＳＦＥＴ（２）のオン期間がトランスの励磁エネルギー
と１次側スイッチの寄生容量による共振電圧の発生期間
（ＴＯＮ期間）だけ動作し、ＴＯＦＦ期間は動作しな
い。従ってＴＯＦＦ期間は寄生ダイオードを介しエネル
ギーを放出する為、寄生ダイオードの順方向電圧によ
る、電力損失が発生し、同期整流回路による変換効率向
上の利点を生かせないという問題点があった。
は、１次側スイッチのオフ期間に２次側平滑コイルに蓄
積された電磁エネルギーを放出する際、整流用のＮＭＯ
ＳＦＥＴ（２）のオン期間がトランスの励磁エネルギー
と１次側スイッチの寄生容量による共振電圧の発生期間
（ＴＯＮ期間）だけ動作し、ＴＯＦＦ期間は動作しな
い。従ってＴＯＦＦ期間は寄生ダイオードを介しエネル
ギーを放出する為、寄生ダイオードの順方向電圧によ
る、電力損失が発生し、同期整流回路による変換効率向
上の利点を生かせないという問題点があった。
【０００９】
【課題を解決するための手段】本発明の同期整流回路は
１次側スイッチを駆動する駆動出力ラインと駆動出力ラ
インと同期した信号を出力する同期信号出力ラインとを
有する１次側の制御回路と制御回路からの同期信号をフ
ォトカプラ（１）を介して受け、整流用のＮＭＯＳＦＥ
Ｔを１次側スイッチと同期して駆動する２次側制御回路
を備えている。
１次側スイッチを駆動する駆動出力ラインと駆動出力ラ
インと同期した信号を出力する同期信号出力ラインとを
有する１次側の制御回路と制御回路からの同期信号をフ
ォトカプラ（１）を介して受け、整流用のＮＭＯＳＦＥ
Ｔを１次側スイッチと同期して駆動する２次側制御回路
を備えている。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例の回路図であり、
図２はそのタイミングチャート図である。制御回路１は
駆動出力ライン４を介して１次側スイッチ５をオンす
る。それと同時に、フォトカプラ１０を介して、１次側
スイッチオンに同期した信号を２次側の制御回路１６に
伝達する。制御回路１６はこの同期信号を受けて駆動出
力ライン１８，１９を介しＭＯＳＦＥＴ１２をオンに、
ＮＭＯＳＦＥＴ１７をオフに設定する（Ｔ2 ，Ｔ4 期
間）。
図２はそのタイミングチャート図である。制御回路１は
駆動出力ライン４を介して１次側スイッチ５をオンす
る。それと同時に、フォトカプラ１０を介して、１次側
スイッチオンに同期した信号を２次側の制御回路１６に
伝達する。制御回路１６はこの同期信号を受けて駆動出
力ライン１８，１９を介しＭＯＳＦＥＴ１２をオンに、
ＮＭＯＳＦＥＴ１７をオフに設定する（Ｔ2 ，Ｔ4 期
間）。
【００１２】このＴ2 ，Ｔ4 期間ではトランスＴ２次側
からは、オン状態のＮＭＯＳＦＥＴ１２を介し、２次側
平滑コイルＬ1 に電磁エネルギーを蓄積しながら高位側
出力端子８、低位側出力端子９間に正の出力電圧Ｖｏｕ
ｔを発生する。次に、制御回路１は、駆動出力ライン４
を介して１次側スイッチ５をオフにすると同時にフォト
カプラ１０を介して、１次側スイッチオフに同期した信
号を２次側の制御回路１６に伝達する。制御回路１６
は、この同期信号を受けて駆動出力ライン１８，１９を
介し、ＮＭＯＳＦＥＴ１２をオフに、ＮＭＯＳＦＥＴ１
７をオンに設定する（Ｔ1 ，Ｔ3 期間）。このＴ1 ，Ｔ
3 期間では、２次側平滑コイルＬ1 に蓄積された電磁エ
ネルギーが、オン状態のＮＭＯＳＦＥＴ１２を介して放
出され、高位側出力端子８、低位側出力端子９間に正の
出力電圧Ｖｏｕｔを発生する。検出回路１５は、出力電
圧Ｖｏｕｔをあらかじめ設定されている目標値を比較
し、検出信号をフォトカプラ１１を介して１次側の制御
回路１に伝達し、制御回路（１）は１次側スイッチのオ
ンオフデューティーを制御し出力電圧を安定化する。こ
れら一連の動作において、電磁エネルギーの伝送は全て
オン状態のＮＭＯＳＦＥＴ１２，１７を介して行なわ
れ、電力損失は極めて小さなものとなる。
からは、オン状態のＮＭＯＳＦＥＴ１２を介し、２次側
平滑コイルＬ1 に電磁エネルギーを蓄積しながら高位側
出力端子８、低位側出力端子９間に正の出力電圧Ｖｏｕ
ｔを発生する。次に、制御回路１は、駆動出力ライン４
を介して１次側スイッチ５をオフにすると同時にフォト
カプラ１０を介して、１次側スイッチオフに同期した信
号を２次側の制御回路１６に伝達する。制御回路１６
は、この同期信号を受けて駆動出力ライン１８，１９を
介し、ＮＭＯＳＦＥＴ１２をオフに、ＮＭＯＳＦＥＴ１
７をオンに設定する（Ｔ1 ，Ｔ3 期間）。このＴ1 ，Ｔ
3 期間では、２次側平滑コイルＬ1 に蓄積された電磁エ
ネルギーが、オン状態のＮＭＯＳＦＥＴ１２を介して放
出され、高位側出力端子８、低位側出力端子９間に正の
出力電圧Ｖｏｕｔを発生する。検出回路１５は、出力電
圧Ｖｏｕｔをあらかじめ設定されている目標値を比較
し、検出信号をフォトカプラ１１を介して１次側の制御
回路１に伝達し、制御回路（１）は１次側スイッチのオ
ンオフデューティーを制御し出力電圧を安定化する。こ
れら一連の動作において、電磁エネルギーの伝送は全て
オン状態のＮＭＯＳＦＥＴ１２，１７を介して行なわ
れ、電力損失は極めて小さなものとなる。
【００１３】図５は本発明の第２実施例の回路図であ
り、図６はそのタイミングチャート図である。
り、図６はそのタイミングチャート図である。
【００１４】本実施例は２次側制御回路２３による整流
用ＮＭＯＳＦＥＴ１２，１７のオンオフ動作に同期した
信号をフォトカプラ１０を介して１次側制御回路２２へ
伝達し、１次側スイッチ５を制御するというものであ
る。
用ＮＭＯＳＦＥＴ１２，１７のオンオフ動作に同期した
信号をフォトカプラ１０を介して１次側制御回路２２へ
伝達し、１次側スイッチ５を制御するというものであ
る。
【００１５】動作について説明する。制御回路２３は、
駆動出力ライン１８，１９を介して、ＮＭＯＳＦＥＴ１
２をオンしＮＭＯＳＦＥＴ１７をオフにそれぞれ設定す
ると同時に、同期信号出力ライン６とフォトカプラ１０
を介してこの同期信号を１次側の同期信号入力ライン１
３に伝達する。これを受けて、制御回路２２は駆動出力
ライン４を介して１次側スイッチ５をオンにする
（Ｔ2 ，Ｔ4 期間）この期間では、オン状態のＮＭＯＳ
ＦＥＴ１２を介し、２次側平滑コイルＬ1 に電磁エネル
ギーを蓄積しながら高位側出力端子８、低位側出力端子
９間に正の出力電圧Ｖｏｕｔを発生する。
駆動出力ライン１８，１９を介して、ＮＭＯＳＦＥＴ１
２をオンしＮＭＯＳＦＥＴ１７をオフにそれぞれ設定す
ると同時に、同期信号出力ライン６とフォトカプラ１０
を介してこの同期信号を１次側の同期信号入力ライン１
３に伝達する。これを受けて、制御回路２２は駆動出力
ライン４を介して１次側スイッチ５をオンにする
（Ｔ2 ，Ｔ4 期間）この期間では、オン状態のＮＭＯＳ
ＦＥＴ１２を介し、２次側平滑コイルＬ1 に電磁エネル
ギーを蓄積しながら高位側出力端子８、低位側出力端子
９間に正の出力電圧Ｖｏｕｔを発生する。
【００１６】次に制御回路２３は駆動出力ライン１８，
１９を介して、ＮＭＯＳＦＥＴ１２をオフ、ＮＭＯＳＦ
ＥＴ１７をオンに設定する。同時に、同期信号出力ライ
ン６とフォトカプラ１０を介して、１次側の同期信号入
力ライン１３にもこの同期信号を伝達する。この同期信
号を受けて、制御回路２２は、駆動出力ライン４を介し
て１次側スイッチ５をオフする（Ｔ1 ，Ｔ3 期間）。こ
の期間では、２次側平滑コイルＬ1 に蓄積された電磁エ
ネルギーはオン状態のＮＭＯＳＦＥＴ１７を介して放出
され、高位側出力端子８、低位側出力端子間９に正の出
力電圧Ｖｏｕｔを発生する。
１９を介して、ＮＭＯＳＦＥＴ１２をオフ、ＮＭＯＳＦ
ＥＴ１７をオンに設定する。同時に、同期信号出力ライ
ン６とフォトカプラ１０を介して、１次側の同期信号入
力ライン１３にもこの同期信号を伝達する。この同期信
号を受けて、制御回路２２は、駆動出力ライン４を介し
て１次側スイッチ５をオフする（Ｔ1 ，Ｔ3 期間）。こ
の期間では、２次側平滑コイルＬ1 に蓄積された電磁エ
ネルギーはオン状態のＮＭＯＳＦＥＴ１７を介して放出
され、高位側出力端子８、低位側出力端子間９に正の出
力電圧Ｖｏｕｔを発生する。
【００１７】本実施例は、電磁エネルギーの伝送がいづ
れもオン状態の整流用ＮＭＯＳＦＥＴ１２又はＮＭＯＳ
ＦＥＴ１７を介して行なわれる為、電力損失は極めて少
ないものとする。
れもオン状態の整流用ＮＭＯＳＦＥＴ１２又はＮＭＯＳ
ＦＥＴ１７を介して行なわれる為、電力損失は極めて少
ないものとする。
【００１８】高位側出力端子８と低位側出力端子９間の
出力電圧Ｖｏｕｔを検出し、制御回路２３にあらかじめ
設定されている出力電圧Ｖｏｕｔの目標値と比較し、そ
の誤動作によってオンオフデューティを制御し、出力電
圧Ｖｏｕｔを安定化する２次側制御であり、１次側制御
と比較いて検出信号伝達用のフォトカプラ１１が不要に
なっている。
出力電圧Ｖｏｕｔを検出し、制御回路２３にあらかじめ
設定されている出力電圧Ｖｏｕｔの目標値と比較し、そ
の誤動作によってオンオフデューティを制御し、出力電
圧Ｖｏｕｔを安定化する２次側制御であり、１次側制御
と比較いて検出信号伝達用のフォトカプラ１１が不要に
なっている。
【００１９】
【発明の効果】以上説明した様に本発明は、１次側スイ
ッチオフ時の全期間において、整流用ＮＭＯＳＦＥＴを
オンすることが出来る。これにより、１次側励磁エネル
ギーと１次側スイッチの寄生容量による共振波形発生期
間しか整流用ＮＭＯＳＦＥＴをオン出来ず、共振終了後
には、寄生ダイオードを介して電磁エネルギーの伝送が
発生する為に、寄生ダイオードの順方向電圧による電力
損失が大きいという従来技術の欠点を是正することが出
来、変換効率を向上させるという効果を有する。
ッチオフ時の全期間において、整流用ＮＭＯＳＦＥＴを
オンすることが出来る。これにより、１次側励磁エネル
ギーと１次側スイッチの寄生容量による共振波形発生期
間しか整流用ＮＭＯＳＦＥＴをオン出来ず、共振終了後
には、寄生ダイオードを介して電磁エネルギーの伝送が
発生する為に、寄生ダイオードの順方向電圧による電力
損失が大きいという従来技術の欠点を是正することが出
来、変換効率を向上させるという効果を有する。
【００２０】
【図１】本発明の一実施例の回路図。
【図２】図１のタイミングチャート。
【図３】従来のスイッチング電源の回路図。
【図４】図３のタイミングチャート。
【図５】本発明第２実施例の回路図。
【図６】図５のタイミングチャート。
Ｖ1N 入力電圧 Ｖｏｕｔ 出力電圧 Ｔ トランス Ｌ1 ２次側平滑コイル Ｃ1 ２次側平滑コンデンサ Ｉ1 電流 Ｉ2 電流 １ 制御回路（１） ２ 高位側電源 ３ 低位側電源 ４ ＦＥＴ駆動ライン（１） ５ １次側スイッチ ６ 同期信号出力ライン ７ 検出信号出力ライン ８ 高位側出力端子 ９ 低位側出力端子 １０ フォトカプラ（１） １１ フォトカプラ（２） １２ ＮＭＯＳＦＥＴ（１） １３ 同期信号出力ライン １４ 出力検出信号 １５ 出力検出回路 １６ 制御回路（２） １７ ＮＭＯＳＦＥＴ（２） １８ ＦＥＴ駆動ライン（２） １９ ＦＥＴ駆動ライン（３） ２０ 寄生ダイオード ２１ 寄生ダイオード ２２ 制御回路（３） ２３ 制御回路（４）
Claims (2)
- 【請求項１】 入出力絶縁型電源の同期整流回路におい
てトランスと、該トランス１次側の接続される１次側ス
イッチと、該１次側スイッチが駆動出力ラインを介して
接続され、該１次側スイッチの駆動と同期した信号を出
力する同期信号ラインを有し、フォトカプラの受光側と
接続される１次側制御回路と、該同期信号出力ラインに
発光側を接続し、受光側を２次側の同期信号入力ライン
に接続し、該１次側スイッチの駆動と該同期した信号を
伝達するフォトカプラと、該トランス２次側の一方の出
力ラインと２次側平滑コイルの接続点にドレインが、低
位側出力端子にソースが各々接続されるＮＭＯＳＦＥＴ
と、該トランス２次側のもう一方の出力ラインにドレイ
ンが、該低位側出力端子にソースが各々接続されるＮＭ
ＯＳＦＥＴと、該ＮＭＯＳＦＥＴのゲートが駆動出力ラ
インを介し接続され、該ＮＭＯＳＦＥＴのゲートが駆動
出力ラインを介して接続され、該フォトカプラ（１）の
受光側が接続される２次側制御回路と、高位側出力端子
が接続され及び該フォトカプラの発光側が接続される検
出回路とを備えることを特徴とする同期整流回路。 - 【請求項２】 入出力絶縁型電源の同期整流回路におい
てトランスと、該トランス２次側の一方の出力ラインと
２次側平滑コイルの接続点にドレインが、低位側出力端
子にソースが、各々接続されるＮＭＯＳＦＥＴと、該ト
ランス２次側のもう一方の出力ラインにドレインが、各
々接続されるＮＭＯＳＦＥＴと、該トランス２次側のも
う一方の出力ラインにドレインが該低位側出力端子にソ
ースが各々接続されるＮＭＯＳＦＥＴと、該ＮＭＯＳＦ
ＥＴのゲートが駆動出力ラインを介して接続され、該Ｎ
ＭＯＳＦＥＴのゲートが駆動出力ラインを介して接続さ
れ、高位側出力端子、該低位側出力端子と接続され、該
ＮＭＯＳＦＥＴ、該ＮＭＯＳＦＥＴの駆動と同期した信
号を出力する同期信号出力ラインを有し、フォトカプラ
の発光側と接続される２次側制御回路と、該同期信号出
力ラインに発光側を接続し、受光側を１次側の同期信号
入力ラインに接続し、該ＮＭＯＳＦＥＴと該ＮＭＯＳＦ
ＥＴの駆動と同期した信号を伝達する該フォトカプラ
と、該トランス１次側に接続される１次側スイッチと、
該１次側スイッチと駆動出力ラインを介して接続される
１次側制御回路とを備える事を特徴とする同期整流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33215393A JPH07194104A (ja) | 1993-12-27 | 1993-12-27 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33215393A JPH07194104A (ja) | 1993-12-27 | 1993-12-27 | 同期整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07194104A true JPH07194104A (ja) | 1995-07-28 |
Family
ID=18251748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33215393A Pending JPH07194104A (ja) | 1993-12-27 | 1993-12-27 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07194104A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999420A (en) * | 1998-02-18 | 1999-12-07 | Tdk Corporation | Switching power source |
| WO2001026209A1 (en) * | 1999-10-07 | 2001-04-12 | Ericsson, Inc. | Resonant gate drive for synchronous rectifiers |
| WO2012121962A2 (en) * | 2011-03-04 | 2012-09-13 | Murata Manufacturing Co., Ltd. | A control driven synchronous rectifier scheme for isolated active clamp forward power converters |
| KR101420396B1 (ko) * | 2013-04-09 | 2014-07-16 | 주식회사 오리엔트전자 | 포토 커플러를 이용한 절연형 동기정류 전력변환기 |
| JP2014166045A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、ａｃアダプタ、電子機器および電力供給システム |
| JP2014166026A (ja) * | 2013-02-25 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、ａｃアダプタ、電子機器および電力供給システム |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| TWI504122B (zh) * | 2012-10-23 | 2015-10-11 | Silergy Semiconductor Technology Hangzhou Ltd | Control and drive circuits and methods |
| CN105450029A (zh) * | 2015-12-31 | 2016-03-30 | 广州金升阳科技有限公司 | 开关电源的反馈控制方法及电路 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044750A (ja) * | 1990-04-19 | 1992-01-09 | Nec Corp | スイッチングレギュレータ |
| JPH04127869A (ja) * | 1990-09-18 | 1992-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 整流回路 |
-
1993
- 1993-12-27 JP JP33215393A patent/JPH07194104A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH044750A (ja) * | 1990-04-19 | 1992-01-09 | Nec Corp | スイッチングレギュレータ |
| JPH04127869A (ja) * | 1990-09-18 | 1992-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 整流回路 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US5999420A (en) * | 1998-02-18 | 1999-12-07 | Tdk Corporation | Switching power source |
| WO2001026209A1 (en) * | 1999-10-07 | 2001-04-12 | Ericsson, Inc. | Resonant gate drive for synchronous rectifiers |
| WO2012121962A2 (en) * | 2011-03-04 | 2012-09-13 | Murata Manufacturing Co., Ltd. | A control driven synchronous rectifier scheme for isolated active clamp forward power converters |
| WO2012121962A3 (en) * | 2011-03-04 | 2012-12-27 | Murata Manufacturing Co., Ltd. | A control driven synchronous rectifier scheme for isolated active clamp forward power converters |
| TWI504122B (zh) * | 2012-10-23 | 2015-10-11 | Silergy Semiconductor Technology Hangzhou Ltd | Control and drive circuits and methods |
| JP2014166026A (ja) * | 2013-02-25 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、ａｃアダプタ、電子機器および電力供給システム |
| JP2014166045A (ja) * | 2013-02-26 | 2014-09-08 | Rohm Co Ltd | 電力供給装置、ａｃアダプタ、電子機器および電力供給システム |
| KR101420396B1 (ko) * | 2013-04-09 | 2014-07-16 | 주식회사 오리엔트전자 | 포토 커플러를 이용한 절연형 동기정류 전력변환기 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| CN105450029A (zh) * | 2015-12-31 | 2016-03-30 | 广州金升阳科技有限公司 | 开关电源的反馈控制方法及电路 |
| CN105450029B (zh) * | 2015-12-31 | 2018-03-30 | 广州金升阳科技有限公司 | 开关电源的反馈控制方法及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US7952892B2 (en) | DC converters with constant and variable duty ratio switching | |
| CN111654193B (zh) | 一种驱动控制方法及其电路 | |
| JP5170165B2 (ja) | 絶縁型スイッチング電源装置 | |
| US6538905B2 (en) | DC-to-DC power converter including at least two cascaded power conversion stages | |
| EP1037368B1 (en) | Isolating DC-DC converter | |
| JP2001037220A (ja) | スイッチング電源装置 | |
| KR20010070504A (ko) | 버스트 모드를 구비한 제로 전압 스위칭 전원 | |
| WO2007032233A1 (ja) | 同期整流型フォワードコンバータ | |
| JP2004173480A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07194104A (ja) | 同期整流回路 | |
| US20220038020A1 (en) | Zero-voltage-switching flyback converter with reduced secondary side current and voltage stress | |
| KR20010070503A (ko) | 천이에 동기된 전력을 구비한 전원 | |
| SE520159C2 (sv) | Anordning för avmagnetisering av en transformator | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| KR100963024B1 (ko) | 플라이백 컨버터용 동기정류기 구동회로 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JPH07337006A (ja) | 同期整流回路 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP3475953B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| US20230344360A1 (en) | Synchronous rectification to improve efficiency of electricity conversion for harvesting energy from low voltage sources | |
| SU1665542A1 (ru) | Устройство дистанционного управлени | |
| JP2003333845A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |