JPH044750A

JPH044750A - スイッチングレギュレータ

Info

Publication number: JPH044750A
Application number: JP10341390A
Authority: JP
Inventors: Takeshi Kawahara; 川原　竹志
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-04-19
Filing date: 1990-04-19
Publication date: 1992-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電圧変換用トランスを用いたスイッチングレギ
ュレータに関し、特に整流回路を改善したスイッチング
レギュレータに関する。

〔従来の技術〕

従来の電圧変換用トランスを使用したスイッチングレギ
ュレータの一例を第２図に示す。同図において、１１，
１□は入力端子、２２，２□は出力端子であり、電圧変
換用トランス４の１次側。

２次側にそれぞれ接続される。３は電界効果トランジス
タ（以下、ＦＥＴと称する）で構成されたスイッチング
素子であり、前記トランス４の一次側のＮ１巻線をオン
、オフする。また、前記トランス４０２次側のＮ２巻線
には、それぞれ逆極性で整流ダイオード５，６を接続し
、整流ダイオード５はスイッチング素子３がオン時に整
流動作し、整流ダイオード６はスイッチング素子３がオ
フの時に整流動作をする。

なお、７は整流ダイオード５がオン時にエネルギーを貯
え、整流ダイオード６がオン時にその貯えたエネルギを
出力端子２１．２□に出力するチョークコイル、８３．
８□はコンデンサー　９はスイッチング素子３がオフ時
にトランスのＮ３巻線を出力電圧（一定値）に固定し、
スイッチング素子３および整流ダイオード５のオフ時に
印加される電圧を定格以下に押さえるための保護ダイオ
ードである。

さらに、１０はスイッチング素子３を駆動する回路、１
１は出力電圧を検出しその変動をパルス幅の変化に変換
し、駆動回路１０を動作させることによりスイッチング
素子３のオン、オフ時間比を変化させ出力電圧を一定に
保つように動作するパルス幅変調回路、１２はパルス幅
変調回路のくり返し周波数を決める発振回路である。

このスイッチングレギュレータでは、スイッチング素子
３が駆動回路１０からの信号によりオン状態になると、
電圧変換用トランス４のＮ、、Ｎ。

の各巻線の極性により整流ダイオード５がオンとなりチ
ョークコイル７にエネルギを貯えると共に出力端子２１
，２□に電力を出力する。

また、スイッチング素子３がオフ状態になると、整流ダ
イオード５はオフになる一方、整流ダイオード６はオン
となりチョークコイル７に貯えたエネルギを出力端子２
．．２□に出力する。

この時、出力電圧はパルス幅変調回路１１で検出されて
パルス幅の変化に変換され、駆動回路１０を介してスイ
ッチング素子３のオン、オフ時間比を変化させることに
より一定に保たれる。

〔発明が解決しようとする課題〕

このような従来のスイッチングレギュレータでは、スイ
ッチング素子３がオンからオフに変化した時、トランス
４の２次側に設けた整流ダイオード５はオンからオフに
なり、整流素子６はオフからオンになる。ところが、実
際には整流ダイオード５には逆回復時間が存在するため
に、逆バイアス状態にもかかわらずこの逆回復時間の間
導通状態となり、電圧変換用トランス４ＯＮ２巻線は、
整流ダイオード５，６によって短絡状態とされてしまう
。

同様に、スイッチング素子３がオフからオンに変化した
時は、整流ダイオード５がオフからオンになり、整流ダ
イオード６がオンからオフになるはずであるが、整流ダ
イオード６はその逆回復時間によって逆バイアス状態に
もかかわらす導通状態となる。このため、電圧変換用ト
ランス４のＮ２巻線は、整流ダイオード５．６により短
絡状態とされる。

この結果、電圧変換用トランス４及びスイ・ノチング素
子３．整流ダイオード５．６の過渡的な損失が増加する
。この損失は、スイッチング素子３の繰り返し周波数を
高くするほど増加され、電圧変換用トランス４．スイッ
チング素子３．整流ダイオード５．６に過大なストレス
がかかると共に発熱が増大するという問題が生している
。

本発明の目的は、このような過渡的な損失を防止したス
イッチングレギュレータを提供することにある。

〔課題を解決するための手段〕

本発明のスイッチングレギュレータは、電圧変換トラン
スの２次側に接続される２つの整流素子をそれぞれ電界
効果トランジスタで構成し、これらの整流素子を該電圧
変換トランスの１次側に設けたスイッチング素子と同期
してそれぞれオン。

オフ動作するように構成している。

〔作用〕

本発明によれば、スイッチング素子のオン、オフ動作と
同期してトランス２次側の２つの整流素子をオン、オフ
させるため、整流素子にダイオードを用いたときの逆回
復時間による巻線の短絡状態が回避でき、過渡的な損失
を防止する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明のスイッチングレギュレータの一実施例
の回路図であり、第２図に示した従来の回路と同一部分
には同一符号を付しである。すなわち、１３，１□は入
力端子、２０，２□は出力端子、３はＦＥＴで構成した
スイッチング素子、４は電圧変換用トランス、７はチョ
ークコイル、８３，８２　はコンデンサ、９は保護ダイ
オード、１０は駆動回路、１１はパルス幅変調回路、１
２は発振回路である。

ここで、前記トランス４のＮ２巻線には、従来の整流ダ
イオードに代えて、ＮチャンネルＦＥＴで構成される整
流素子１４．１５をそれぞれ接続している。整流素子１
４はスイッチング素子３がオンの時オンされる整流素子
として構成され、整流素子１５はスイッチング素子３が
オフ時オンされる整流素子として構成されている。さら
に、これらの整流素子１４．１５を各ゲート電圧を制御
して駆動させるための第２駆動回路１６と、パルス幅変
調回路１１の出力を絶縁し、かつ前記第２駆動回路１６
に信号を送出する絶縁ハンファー回路１７を新たに設け
ている。

この構成によれば、パルス幅変調回路１１の出力信号に
よって動作する駆動回路１０によりスイッチング素子３
がオンになると電圧変換用トランス４ＯＮ、巻線および
Ｎ２巻線の各極性によりＮ２巻線には、矢印の向きに電
圧が発生する。この時、絶縁バッファー回路１７を介し
て、パルス幅変調回路１１の出力信号によって動作する
第２駆動回路１６により、整流素子１４はスイッチング
素子３と同期してオンになる。したがって、Ｎ２巻線に
発生した電圧は、整流素子１４、チョークコイルを介し
て２Ｉ、２□出力端子に出力される。

次に、パルス幅変調回路１１の出力信号によって動作す
る駆動回路１０および第２駆動回路１６により、スイッ
チング素子３と整流素子１４は同期してオフになり、整
流素子１５はオンになる。

したがって、電圧変換用トランス４の電圧は整流素子１
４を介して出力端子２＋、２ｇに出力されると共に、整
流素子１４０オン時にチョークコイル７に貯えられてい
たエネルギが、整流素子１５を介して出力端子２１，２
□に出力される。

また、整流素子１５および１６は、第２駆動回路１６に
より栄、速にオン、オフ動作をくり返すため、電圧変換
用トランス４の２次側が整流素子１５および工６により
短絡状態になる期間は殆どなくなり、スイッチング素子
３．電圧変換用トランス４．整流素子１５．１６の過渡
的な損失は殆ど無視でき、回路効率の向上が期待できる
。この場合、スイッチング素子３のくり返し周波数を高
くしても、整流素子１４．１５にはダイオードよりスイ
ッチング速度の大きなＦＥＴを使用しているので、損失
の増加はダイオードに比べてかなり少ないことが期待で
きる。

ここで、前記実施例ではスイッチング素子としてＦＥＴ
を使用しているが、バイポーラトランジスタを用いても
同様に実施できる。

また、電源電圧の極性、出力電圧の極性等に対しても整
流素子１４．１５の挿入位置を適当に選び、あるいは整
流素子をＰチャンネルＦＥＴに変更することにより対応
できる。

なお、最近の著しい半導体技術の進歩により、ダイオー
ドに勝るとも劣らない高性能のＦＥＴをダイオードと同
等以下の価格で入手することが容易になってきたことに
より、レギュレータの低価格化を図ることもできる。

〔発明の効果〕

以上説明したように本発明は、２つの整流素子をそれぞ
れ電界効果トランジスタで構成し、これらの整流素子を
スイッチング素子と同期してオン。

オフ動作するように構成しているので、整流素子にダイ
オードを用いたときのような逆回復時間による巻線の短
絡状態が回避でき、過渡的な損失を防止することができ
る。また、従来のレギュレータの一部の構成を変更する
とともに、簡単な回路を追加するだけで構成できるため
、レギュレータの小型化が実現でき、しかもスイッチン
グ素子のくり返し周波数を高くしても効率の低下の少な
いレギュレータを実現することができる効果がある。

【図面の簡単な説明】

第１図は本発明のスイッチングレギュレータの一実施例
の回路図、第２図は従来のスイッチングレギュレータの
回路図である。１１、ｌｚ・・・入力端子、２．．２□・・・出力端子
、３・・・スイッチング素子（ＦＥＴ）、４・・・電圧
変換用トランス、５．６・・・整流ダイオード、７・・
・チョークコイル、８．　　８□・・・コンデンサ、９
・・・保護ダイオード、１０・・・駆動回路、１１・・
・パルス幅変調回路、１２・・・発振回路、１４．１５
・・・整流素子（ＦＥＴ）、１６・・・第２駆動回路、
１７・・・絶縁ハンファ回路。

Claims

【特許請求の範囲】

１、電圧変換トランスの１次側にオン、オフ制御される
スイッチング素子を接続し、２次側には２つの整流素子
を逆極性に接続し、その出力電圧を検出して前記スイッ
チング素子のオン、オフ動作を制御するように構成した
スイッチングレギュレータにおいて、前記２つの整流素
子をそれぞれ電界効果トランジスタで構成し、これらの
整流素子を前記スイッチング素子と同期してそれぞれオ
ン、オフ動作するように構成したことを特徴とするスイ
ッチングレギュレータ。