KR100809268B1 - 동기 정류 회로 - Google Patents

동기 정류 회로 Download PDF

Info

Publication number
KR100809268B1
KR100809268B1 KR1020060108454A KR20060108454A KR100809268B1 KR 100809268 B1 KR100809268 B1 KR 100809268B1 KR 1020060108454 A KR1020060108454 A KR 1020060108454A KR 20060108454 A KR20060108454 A KR 20060108454A KR 100809268 B1 KR100809268 B1 KR 100809268B1
Authority
KR
South Korea
Prior art keywords
mos transistor
secondary coil
coil
gate
diode
Prior art date
Application number
KR1020060108454A
Other languages
English (en)
Inventor
봉상철
안태영
김성철
김종선
유병우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060108454A priority Critical patent/KR100809268B1/ko
Application granted granted Critical
Publication of KR100809268B1 publication Critical patent/KR100809268B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

동기 정류 회로가 개시된다. 상기 동기 정류 회로는, 1차 코일 및 2차 코일을 갖는 변압기; 상기 1차 코일에 제공되는 전류를 온/오프하는 스위치; 상기 2차 코일의 일단에 드레인이 연결된 제1 MOS 트랜지스터; 상기 2차 코일의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터의 소스에 소스가 연결된 제2 MOS 트랜지스터; 상기 2차 코일의 타단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일 타단의 전압이 하이(HIGH) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제1 MOS 트랜지스터를 턴온시키는 제1 지연부; 및 상기 2차 코일의 타단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일의 타단의 전압이 로우(LOW) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제2 MOS 트랜지스터를 턴온시키는 제2 지연부를 포함할 수 있다.
Figure R1020060108454
동기 정류 회로, 동기 정류기, MOS 트랜지스터, MOSFET, 변압기, 1차 코일, 2차 코일, PWM

Description

동기 정류 회로{SYNCHRONOUS RECTIFING CIRCUIT}
도 1은 종래의 동기 정류 회로가 적용된 포워드 컨버터를 도시한 회로도이다.
도 2는 도 1에 도시된 종래의 동기 정류 회로의 주요 노드에서의 전압, 전류의 파형을 도시한 파형도이다.
도 3은 본 발명의 일실시형태에 따른 동기 정류 회로가 적용된 포워드 컨버터를 도시한 회로도이다.
도 4는 도 3에 도시된 동기 정류 회로의 주요 노드에서의전압, 전류의 파형을 도시한 회로도이다.
도 5는 본 발명의 다른 실시형태에 따른 동기 정류 회로가 적용된 포워드 컨버터를 도시한 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
Q1, Q2: 스위치 Q3: 제1 MOS 트랜지스터
Q4: 제2 MOS 트랜지스터 Q5: 제3 MOS 트랜지스터
T: 변압기 CO1: 1차 코일
CO2: 2차 코일(제1 2차 코일) CO3: 공유코일
CO4: 제2 2차코일 31: 제1 지연부
32: 제2 지연부
본 발명은 동기 정류 회로에 관한 것으로, 더욱 상세하게는 변압기 1차측 스위치의 구동 제어신호와 2차측 동기 정류용 MOS 트랜지스터의 구동 제어신호가 중복되는 것을 방지할 수 있는 동기 정류 회로에 관한 것이다.
최근, 전기 전자 기기 등에서 소비자가 요구하는 기능이 증가함에 따라 이를 해결하기 위해 마이컴과 같은 초소형 프로세서를 사용하면서 디지털화가 더욱 가속되고 있다. 이에 따라, 다양한 소비자의 요구를 충족시킬 수 있는 전기 전자 제품을 제조하는데 있어 소형이면서 효율이 높은 전원공급 장치가 절실히 요구되고 있다. 일반적으로 제조 원가의 절감을 위해 전원장치의 기본 회로 방식으로 널리 사용되고 있는 스위칭 전원장치는 스위칭 방식을 사용하기 때문에 손실 발생이 적고 소형화가 가능하다는 장점이 있다.
그러나, 최근의 전기 전자 기기의 전원은 낮은 전압, 높은 전류 특성이 요구되면서, 변압기 2차측에서 다이오드 정류방식을 사용하던 종래의 전원장치는 이러한 요구를 충족시키는데 한계가 있었다. 일반적으로 다이오드 정류방식은 출력전류에 비례하는 손실이 발생하기 때문에 대전류에서는 과도한 전력손실이 발생하는 단 점이 존재한다. 이러한 다이오드 정류방식의 단점을 해결하기 위해 동기 정류(Synchronous rectifing) 방식의 전원 장치가 제안되고 실용화 되었다. 동기 정류 방식의 전원 장치는 다이오드 정류기 대신에 MOS 트랜지스터와 같은 반도체 스위치를 사용하여 전류에 의한 도통 손실을 줄이기 위한 목적으로 제안된 방식이다.
도 1은 종래의 동기 정류 회로가 적용된 포워드 컨버터를 도시한 회로도이며, 도 2는 도 1에 도시된 동기 정류 회로의 주요 노드에서의 전압, 전류의 파형을 도시한 파형도이다.
도 1에 도시된 포워드 컨버터는 변압기(T)의 1차측에 두 개의 스위치(Q1, Q2)를 사용한 소위 Two TR 포워드 컨버터의 일례를 도시한 것이다. 도 1에 도시된 종래의 동기 정류 회로가 적용된 포워드 컨버터는, 1차 코일(CO1)과 2차 코일(CO2)를 갖는 변압기(T)와, 변압기(T)의 1차 코일(CO1)에 제공되는 전류를 온/오프하는 스위치(Q1, Q2)와, 변압기(T)의 2차 코일(CO2)의 일단에 드레인이 연결된 제1 MOS 트랜지스터(Q3)와, 변압기(T)의 2차 코일(CO2)의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터(Q3)의 소스에 소스가 연결된 제2 MOS 트랜지스터(Q4)와, 컨버터의 출력 전압(Vo)에 따라 상기 스위치 및 제1, 2 MOS 트랜지스터(Q1 내지 Q4)의 온/오프를 제어하기 위한 PWM 신호의 듀티를 제어하는 PWM 제어부(11)와, 상기 PWM 제어부(11)의 듀티제어에 따른 구동신호를 생성하는 PWM 구동부(12)를 포함한다.
상기와 같은 종래의 동기 정류 회로가 적용된 포워드 컨버터는 도 2에 도시된 것과 같은 파형으로 동작한다.
먼저, 트랜스(T)의 1차측 스위치가 PWM 구동신호(VG1, VG2)에 의해 온(ON)/오프(OFF)되면, 스위치 중 하나인 MOS 트랜지스터(Q2)의 드레인과 소스 사이에는 VDS2와 같은 파형의 전압이 인가되며, 1차 코일(CO1)에는 iSW과 같은 전류가 흐르게 된다. 한편, 트랜스(T)의 2차측에 구비된 제1 MOS 트랜지스터(Q3)의 게이트에는 트랜스(T)의 1차측 스위치(Q1, Q2)와 동상을 갖는 PWM 구동신호가 인가되고, 제2 MOS 트랜지스터(Q4)의 게이트에는 트랜스(T)의 1차측 스위치(Q1, Q2)와 역상을 갖는 PWM 구동신호가 인가된다. 트랜스(T)의 2차 코일(CO2)에 유기되며, 상기 제1 MOS 트랜지스터(Q3)가 온되고 제2 MOS 트랜지스터(Q4)가 오프되면 i1과 같은 파형의 전류가 부하측으로 흐르고, 상기 제1 MOS 트랜지스터(Q3)가 오프되고 제2 MOS 트랜지스터(Q4)가 온되면 i2와 같은 파형의 전류가 부하측으로 흐른다. 즉, 부하측으로는 i1과 i2가 합쳐진 전류가 흐르게 된다.
이와 같은 종래의 동기 정류 회로에서 회로 내에 사용된 소자 자체가 같은 기생요소 때문에 발생하는 시간 지연에 의해 PWM 제어부(11)에서 제어한 파형과는 다른 형태의 PWM 구동신호가 스위치 또는 MOS 트랜지스터에 제공될 수 있다. 예를 들어, PWM 제어회로에서 생성된 제어신호에 따라 PWM 구동부에서 생성된 구동 신호는 정논리 구동부(13)과 부논리 구동부(14)를 거쳐 MOS 트랜지스터의 게이트로 제공되는데, 이 과정에서 여러 구동부를 거치면서 시간 지연이 발생할 수 있다. 이러한 시간 지연은 도 2에서 TD1으로 도시된다. 즉, 정논리 구동부(13)과 부논리 구동부(14)를 거치면서 MOS 트랜지스터(Q3, Q4)의 게이트로 제공되는 구동 신호에서 지연(TD1)이 발생하게 된다. 이러한 시간 지연(TD1)으로 인해 트랜스(T) 1차측의 스위치(Q1, Q2)의 온 타임과 제2 MOS 트랜지스터(Q4)의 온 타임이 중첩된다. 종래의 동기 정류 회로는, 이러한 스위치와 PMOS 트랜지스터(Q4)의 온타임이 중첩되는 현상으로 인해 전원회로가 손상되거나 고장이 발생하는 문제점이 발생한다.
본 발명은 전술한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 그 목적은, 변압기 2차측의 동기 정류용 MOS 트랜지스터의 구동 신호를 지연시킴으로써 변압기 1차측 스위치의 구동 제어신호와 2차측 동기 정류용 MOS 트랜지스터의 구동 제어신호가 중복되는 것을 방지할 수 있는 동기 정류 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 구성으로서, 본 발명은,
1차 코일 및 2차 코일을 갖는 변압기;
상기 1차 코일에 제공되는 전류를 온/오프하는 스위치;
상기 2차 코일의 일단에 드레인이 연결된 제1 MOS 트랜지스터;
상기 2차 코일의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터의 소스에 소스가 연결된 제2 MOS 트랜지스터;
상기 2차 코일의 타단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일 타단의 전압이 하이(HIGH) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제1 MOS 트랜지스터를 턴온시키는 제1 지연부; 및
상기 2차 코일의 타단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일의 타단의 전압이 로우(LOW) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제2 MOS 트랜지스터를 턴온시키는 제2 지연부
를 포함하는 동기 정류 회로를 제공한다.
바람직하게, 상기 제1 지연부는, 상기 2차 코일의 타단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터의 게이트에 애노드가 연결된 제1 다이오드; 및 상기 제1 다이오드에 병렬연결된 제1 리지스터를 포함할 수 있다.
또한, 바람직하게, 상기 동기 정류 회로는, 상기 2차 코일의 타단과 부하 사이에 연결된 인덕터와 상기 부하와 병렬연결된 캐패시터로 이루어진 LC 필터부를 더 포함하며, 상기 제2 지연부는, 상기 2차 코일의 타단에 애노드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬연결된 제2 리지스터; 상기 제2 다이오드의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터의 소스에 소스가 연결된 제3 MOS 트랜지스터; 및 상기 인덕터에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터의 게이트에 연결된 공유코일을 포함할 수 있다.
상기 목적을 달성하기 위한 다른 기술적 구성으로서 본 발명은,
1차 코일 및 2차 코일을 가지며, 상기 2차 코일은 제1 2차 코일 및 제2 2차 코일을 포함하는 변압기;
상기 1차 코일에 제공되는 전류를 온/오프하는 스위치;
상기 제1 2차 코일의 일단에 드레인이 연결된 제1 MOS 트랜지스터;
상기 제1 2차 코일의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터의 소스에 소스가 연결된 제2 MOS 트랜지스터;
상기 제2 2차 코일의 일단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 제2 2차 코일 일단의 전압이 하이(HIGH) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제1 MOS 트랜지스터를 턴온시키는 제1 지연부; 및
상기 제2 2차 코일의 일단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 제2 2차 코일의 일단의 전압이 로우(LOW) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제2 MOS 트랜지스터를 턴온시키는 제2 지연부
를 포함하는 동기 정류 회로를 포함한다.
바람직하게, 상기 제1 지연부는, 상기 제2 2차 코일의 일단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터의 게이트에 애노드가 연결된 제1 다이오드; 및 상기 제1 다이오드에 병렬연결된 제1 리지스터를 포함할 수 있다.
또한, 바람직하게, 상기 동기 정류 회로는, 상기 제1 2차 코일의 타단과 부하 사이에 연결된 인덕터와 상기 부하와 병렬연결된 캐패시터로 이루어진 LC 필터부를 더 포함하며, 상기 제2 지연부는, 상기 제2 2차 코일의 일단에 애노드가 연결된 제2 다이오드; 상기 제2 다이오드에 병렬연결된 제2 리지스터; 상기 제2 다이오드의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터의 소스에 소스가 연결된 제3 MOS 트랜지스터; 및 상기 인덕터에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터의 게이트에 연결된 공유코일을 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 본 발명의 실시형태에 대한 설명에 참조되는 도면에서 실질적으로 동일하거나 유사한 구성요소에 대해서는 동일한 참조부호를 사용할 것이다. 또한, 본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 이는 당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 3은 본 발명의 일실시형태에 따른 동기 정류 회로가 적용된 포워드 컨버터를 도시한 회로도이다. 도 3에 도시된 실시형태는, 변압기의 1차 코일 양단에 각각 스위치를 사용한 소위 Two TR 포워드 컨버터의 일례를 도시한 것이나, 본 발명은 이에 한정되지 않는다.
도 3을 참조하면, 본 발명의 일실시형태에 따른 동기 정류 회로는, 변압기(T)와 스위치(Q1, Q2), 제1 MOS 트랜지스터(Q3), 제2 MOS 트랜지스터(Q4), 제1 지연부(31) 및 제2 지연부(33)을 포함한다. 더하여, 본 실시형태에 따른 동기 정류 회로는, 상기 2차 코일(CO2)의 타단과 부하(RL) 사이에 연결된 인덕터(LF)와 상기 부하(RL)와 병렬연결된 캐패시터(CL)로 이루어진 LC 필터부를 더 포함할 수 있다.
상기 변압기(T)는 소정 권선비를 갖는 1차 코일(CO1) 및 2차 코일(CO2)을 포함한다. 상기 변압기(T)에 의해 상기 1차 코일(CO1)에 인가되는 전압이 상기 권선비에 따라 변환된 전압이 2차 코일에 유기된다.
상기 스위치(Q1, Q2)는 상기 변압기(T)의 1차 코일(CO1)에 제공되는 전류를 온/오프한다. 상기 스위치(Q1, Q2)는 외부로부터 인가되는 구형파 펄스 신호에 의해 온/오프가 제어되며, 상기 구형파 펄스 신호는 컨버터의 출력 전압에 따라 듀티비가 제어된 PWM 신호일 수 있다.
상기 제1 MOS 트랜지스터(Q3)는 상기 트랜스(T)의 2차 코일(CO2)의 일단에 드레인이 연결되며, 제2 MOS 트랜지스터(Q4)는 상기 트랜스(T)의 2차 코일(CO2)의 타단에 트레인이 연결된다. 상기 제1 및 제2 MOS 트랜지스터(Q3, Q4)는 각각의 소스가 서로 연결된다.
상기 제1 지연부(31)는 상기 2차 코일(CO2)의 타단과 상기 제1 MOS 트랜지스터(Q3)의 게이트 사이에 연결된다. 상기 제1 지연부(31)는, 스위치(Q1, Q2)의 온/오프에 따라 상기 변압기(T)에 의해 2차 코일(CO2)의 타단에 인가되는 전압(V1)이 하이(HIGH)가 되는 순간, 그와 동시에 상기 제1 MOS 트랜지스터(Q3)가 턴온 되는 것을 방지한다. 즉, 상기 제1 지연부(31)는, 상기 2차 코일(CO2)의 타단에 인가되는 전압(V1)이 하이가 되는 시점에서 소정의 지연시간 이후 상기 제1 MOS 트랜지스터(Q3)를 턴온시킨다.
이와 유사하게, 상기 제2 지연부(32)는 상기 2차 코일(CO2)의 타단과 상기 제2 MOS 트랜지스터(Q4)의 게이트 사이에 연결된다. 상기 제2 지연부(32)는, 스위치(Q1, Q2)의 온/오프에 따라 상기 변압기(T)에 의해 2차 코일(CO2)의 타단에 인가되는 전압(V1)이 로우(LOW)가 되는 순간, 그와 동시에 상기 제2 MOS 트랜지스터(Q4)가 턴온 되는 것을 방지한다. 즉, 상기 제2 지연부(32)는, 상기 2차 코일(CO2)의 타단에 인가되는 전압(V1)이 로우가 되는 시점에서 소정의 지연시간 이후 상기 제2 MOS 트랜지스터(Q4)를 턴온시킨다.
상기 제1 지연부(31)는, 상기 2차 코일(CO2)의 타단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터(Q3)의 게이트에 애노드가 연결된 제1 다이오드(D1) 및 상기 제1 다이오드(D1)에 병렬연결된 제1 리지스터(R1)를 포함할 수 있다.
상기 제2 지연부(32)는, 상기 2차 코일(CO2)의 타단에 애노드가 연결된 제2 다이오드(D2)와, 상기 제2 다이오드(D2)에 병렬연결된 제2 리지스터(R2)와, 상기 제2 다이오드(D2)의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터(Q4)의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터(Q4)의 소스에 소스가 연결된 제3 MOS 트랜지스터(Q5) 및 상기 2차 코일(CO2)의 타단과 부하 사이에 연결된 인덕터(LF)에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터(Q4)의 게이트에 연결된 공유코일(CO3)을 포함할 수 있다.
도 4는 도 3에 도시된 동기 정류 회로의 주요 노드에서의전압, 전류의 파형 을 도시한 회로도이다.
도 5는 본 발명의 다른 실시형태에 따른 동기 정류 회로를 적용한 컨버터를 도시한 회로도이다.
도 5에 도시된 실시형태는, 변압기(T)의 2차 코일이 두 개의 코일로 이루어진다. 즉, 상기 2차 코일은, 컨버터의 출력에 사용되는 제1 2차 코일(CO2)와, MOS 트랜지스터(Q3, Q4, Q5)의 게이트에 인가되는 전압을 생성하기 위해 사용되는 제2 2차 코일(CO4)을 포함한다.
이 실시형태에서, 제1 MOS 트랜지스터(Q3)는 제1 2차 코일(CO2)의 일단에 드레인이 연결되며, 제2 MOS 트랜지스터(Q4)는, 제1 2차 코일(CO2)의 타단에 드레인이 연결되고 상기 제1 MOS 트랜지스터(Q3)의 소스에 소스가 연결된다.
또한, 제1 지연부(31)는 상기 제2 2차 코일(CO4)의 일단과 상기 제1 MOS 트랜지스터(Q3)의 게이트 사이에 연결된다. 더욱 구체적으로, 상기 제1 지연부(31)는 상기 제2 2차 코일(CO4)의 일단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터(Q3)의 게이트에 애노드가 연결된 제1 다이오드(D1)와, 상기 제1 다이오드(D1)에 병렬연결된 제1 리지스터(R1)를 포함할 수 있다.
제2 지연부(32)는 상기 제2 2차 코일(CO4)의 일단과 상기 제3 MOS 트랜지스터(Q5)의 게이트 사이에 연결된다. 더욱 구체적으로, 상기 제2 지연부(32)는, 상기 제2 2차 코일(CO4)의 일단에 애노드가 연결된 제2 다이오드(D1)와, 상기 제2 다이오드(D1)에 병렬연결된 제2 리지스터(R2)와, 상기 제2 다이오드(D2)의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터(Q4)의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터(Q4)의 소스에 소스가 연결된 제3 MOS 트랜지스터(Q5) 및 상기 제1 2차 코일(CO2)의 일단과 부하 사이에 연결된 인덕터(LF)에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터(Q4)의 게이트에 연결된 공유코일(CO3)을 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 작용, 효과를 더욱 상세하게 설명한다. 먼저 도 3 및 도 4를 참조하여 본 발명의 작용, 효과를 설명한다.
먼저, t0 시점에서부터 t2시점까지(제1 시간구간) 변압기(T)의 일차측 스위치(Q1, Q2)에 제공되는 PWM 구동신호에 의해 상기 스위치(Q1, Q2)가 온(ON)되면 스위치(Q2)의 드레인과 소스 사이의 전압(VDS2)은 0V가 되며, 트랜스(T)의 1차 코일(CO1)에는 전류(iSW))가 흐르게 된다. 이 제1 시간구간에서 1차 코일(CO1)에 입력전압(Vs)이 모두 인가되므로, 트랜스(T)의 2차 코일(CO2)의 타단에는 권선비에 따라 유기된 전압(V1=Vs/N)이 인가된다(즉, 2차 코일(CO2)의 타단이 하이(HIGH) 상태가 되고, 2차 코일(CO2)의 일단이 로우(LOW) 상태가 된다). 이 때, 제1 지연부(31)의 제1 리지스터(R1)과 제1 MOS 트랜지스터(Q3)의 게이트와 소스 사이의 기생 캐패시턴스에 의해, 상기 제1 MOS 트랜지스터(Q3)의 게이트에 인가되는 전압(2차 코일(CO2)의 타단의 전압(V1))은 소정의 지연시간(tD2)을 갖고 발생하게 된다. 즉, 제1 MOS 트랜지스터(Q3)는 2차 코일(CO2)의 타단의 전압(V1)이 발생한 후 소정의 지연시간(tD2)이 지난 t1 시점에 턴온되고 이로 인해 전류(i1)이 흐르게 된다. 이와 동시에, 제2 지연부(32)의 제2 다이오드(D2)에 의해 2차 코일(CO2)의 타단의 전압(V1)은 즉시 제3 MOS 트랜지스터(Q5)의 게이트로 인가되어 상기 제3 MOS 트랜지스터(Q5)는 즉시 턴온되며 제2 MOS 트랜지스터(Q4)는 이와 동시에 턴오프된다.
다음으로, t2 시점에서 t5 시점까지(제2 시간구간) 변압기(T)의 일차측 스위치(Q1, Q2)에 제공되는 PWM 구동신호에 의해 상기 스위치(Q1, Q2)가 오프(OFF)되면 스위치(Q2)의 드레인과 소스 사이의 전압(VDS2)은 도 4에 도시된 것과 같이 상승하며, 트랜스(T)의 1차 코일(CO1)에는 전류가 흐르지 않게 된다. 이 제2 시간구간에서 1차 코일(CO1)에는 입력전압(Vs)의 역전압이 인가되므로, 트랜스(T)의 2차 코일(CO2)의 일단에 권선비에 따라 유기된 전압(V2=Vs/N)이 인가된다(즉, 2차 코일(CO2)의 일단이 하이상태가 되고, 2차 코일(CO2)의 타단이 로우상태가 된다). 이 때, 제1 지연부(31)의 제1 다이오드(D1)에 의해 제1 MOS 트랜지스터(Q3)의 게이트에는 2차 코일(CO2) 타단 전압이 즉시 인가되므로 상기 제1 MOS 트랜지스터(Q3)는 즉시 턴오프된다. 이와 동시에, 제2 지연부(32)의 제2 리지스터(R2)와 제3 MOS 트랜지스터(Q5)의 게이트와 소스 사이의 기생 캐패시턴스에 의해, 상기 제3 MOS 트랜지스터(Q5)의 게이트에 인가되는 전압은 소정의 지연시간(tD3)을 갖고 발생하게 된다. 즉, 제3 MOS 트랜지스터(Q5)는 2차 코일(CO2)의 타단이 로우 상태가 된 시점(t2)으로부터 소정의 지연시간(tD3)이 지난 t3 시점에 턴오프된다. 상기 제3 MOS 트랜지스터(Q5)가 턴오프되면, 필터부의 인덕터(LF)의 전압에 의해 유기된 공유코일(CO3)의 전압이 제2 MOS 트랜지스터(Q4)의 게이트에 인가되어 상기 제2 MOS 트랜지스터(Q4)가 온되어 전류(i2)가 흐르게 된다. 즉, 스위치(Q1, Q2)가 턴오프된 후 소정 시간(tD3)가 지난 후에 제2 MOS 트랜지스터(Q4)를 온시키기 위한 제어신호(게이트전압)가 하이상태가 된다.
이와 같이, 본 발명은 동기 정류 회로 변압기의 2차측에 적용된 동기 정류용 MOS 트랜지스터를 턴온/턴오프 시키는 제어전압(VG3, VG4)이 변압기 1차측의 스위치(Q1, Q2)의 제어신호(VG1, VG2)보다 소정시간 지연되어 발생하게 되므로, 제어신호가 서로 중복되는 것을 방지할 수 있다. 이를 통해 동기 정류 회로 또는 이를 적용한 전원 회로가 동작 중 고장을 일으키거나 파괴되는 문제를 해결할 수 있다. 더불어, 변압기 1차측에서 발생되는 제어신호가 변압기의 2차측에 유기되지 않으므로 회로구성을 단순화할 수 있는 장점이 있다.
도 5에 도시된 실시형태는, 변압기(T)의 2차 코일을 두 개로 구분한 것이다. 즉, 이 실시형태의 2차 코일은, 부하에 인가되는 전류를 생성하기 위한 제1 2차 코일(CO2)과, MOS 트랜지스터(Q3, Q5)의 게이트에 인가되는 전압(제어전압)을 생성하기 위한 제2 2차 코일(CO3)로 이루어진다. 이 실시형태는, 변압기(T) 2차측 전압이 동기 정류용 MOS 트랜지스터의 게이트 전압 정격을 초과하는 경우에 적용될 수 있다. 즉, 변압기(T) 2차측 전압이 동기 정류용 MOS 트랜지스터의 게이트 전압 정격을 초과하는 경우, 추가의 제2 2차 코일(CO4)의 권선비를 동기 정류용 MOS 트랜지스터의 게이트 전압의 정격을 넘지않도록 적절하게 조정함으로써 상기 동기 정류용 MOS 트랜지스터가 파괴되는 것을 방지하고 전원장치의 동작을 안정화 할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 변압기 1차측 스위치의 구동 제어신호와 2차측 동기 정류용 MOS 트랜지스터의 구동 제어신호가 중복되는 것을 방지할 수 있음으로써 전원회로가 손상되거나 고장이 발생하는 문제점을 해결하고 전원회로의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (6)

1차 코일 및 2차 코일을 갖는 변압기;
상기 1차 코일에 제공되는 전류를 온/오프하는 스위치;
상기 2차 코일의 일단에 드레인이 연결된 제1 MOS 트랜지스터;
상기 2차 코일의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터의 소스에 소스가 연결된 제2 MOS 트랜지스터;
상기 2차 코일의 타단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일 타단의 전압이 하이(HIGH) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제1 MOS 트랜지스터를 턴온시키는 제1 지연부; 및
상기 2차 코일의 타단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 2차 코일의 타단의 전압이 로우(LOW) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제2 MOS 트랜지스터를 턴온시키는 제2 지연부
를 포함하는 동기 정류 회로.
제1항에 있어서, 상기 제1 지연부는,
상기 2차 코일의 타단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터의 게이트에 애노드가 연결된 제1 다이오드; 및
상기 제1 다이오드에 병렬연결된 제1 리지스터를 포함하는 것을 특징으로 하는 동기 정류 회로.
제1항에 있어서,
상기 동기 정류 회로는, 상기 2차 코일의 타단과 부하 사이에 연결된 인덕터와 상기 부하와 병렬연결된 캐패시터로 이루어진 LC 필터부를 더 포함하며,
상기 제2 지연부는,
상기 2차 코일의 타단에 애노드가 연결된 제2 다이오드;
상기 제2 다이오드에 병렬연결된 제2 리지스터;
상기 제2 다이오드의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터의 소스에 소스가 연결된 제3 MOS 트랜지스터; 및
상기 인덕터에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터의 게이트에 연결된 공유코일을 포함하는 것을 특징으로 하는 동기 정류 회로.
1차 코일 및 2차 코일을 가지며, 상기 2차 코일은 제1 2차 코일 및 제2 2차 코일을 포함하는 변압기;
상기 1차 코일에 제공되는 전류를 온/오프하는 스위치;
상기 제1 2차 코일의 일단에 드레인이 연결된 제1 MOS 트랜지스터;
상기 제1 2차 코일의 타단에 드레인이 연결되며 상기 제1 MOS 트랜지스터의 소스에 소스가 연결된 제2 MOS 트랜지스터;
상기 제2 2차 코일의 일단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 제2 2차 코일 일단의 전압이 하이(HIGH) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제1 MOS 트랜지스터를 턴온시키는 제1 지연부; 및
상기 제2 2차 코일의 일단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되며, 상기 제2 2차 코일의 일단의 전압이 로우(LOW) 상태가 되는 시점으로부터 소정 시간 지연시켜 상기 제2 MOS 트랜지스터를 턴온시키는 제2 지연부
를 포함하는 동기 정류 회로.
제4항에 있어서, 상기 제1 지연부는,
상기 제2 2차 코일의 일단에 캐소드가 연결되고 상기 제1 MOS 트랜지스터의 게이트에 애노드가 연결된 제1 다이오드; 및
상기 제1 다이오드에 병렬연결된 제1 리지스터를 포함하는 것을 특징으로 하는 동기 정류 회로.
제4항에 있어서,
상기 동기 정류 회로는, 상기 제1 2차 코일의 타단과 부하 사이에 연결된 인덕터와 상기 부하와 병렬연결된 캐패시터로 이루어진 LC 필터부를 더 포함하며,
상기 제2 지연부는,
상기 제2 2차 코일의 일단에 애노드가 연결된 제2 다이오드;
상기 제2 다이오드에 병렬연결된 제2 리지스터;
상기 제2 다이오드의 캐소드에 게이트가 연결되고 상기 제2 MOS 트랜지스터의 게이트에 드레인이 연결되며 상기 제2 MOS 트랜지스터의 소스에 소스가 연결된 제3 MOS 트랜지스터; 및
상기 인덕터에 공유결합 되며, 일단이 상기 제2 MOS 트랜지스터의 게이트에 연결된 공유코일을 포함하는 것을 특징으로 하는 동기 정류 회로.
KR1020060108454A 2006-11-03 2006-11-03 동기 정류 회로 KR100809268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108454A KR100809268B1 (ko) 2006-11-03 2006-11-03 동기 정류 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108454A KR100809268B1 (ko) 2006-11-03 2006-11-03 동기 정류 회로

Publications (1)

Publication Number Publication Date
KR100809268B1 true KR100809268B1 (ko) 2008-03-03

Family

ID=39397398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108454A KR100809268B1 (ko) 2006-11-03 2006-11-03 동기 정류 회로

Country Status (1)

Country Link
KR (1) KR100809268B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240052118A (ko) 2022-10-13 2024-04-23 부산대학교 산학협력단 H2ax 인산화의 상호작용에 기반 dna 이중사슬 손상을 표적화하는 fret 바이오센서 및 이의 용도

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094923A (ko) * 2005-02-25 2006-08-30 산켄덴키 가부시키가이샤 Ｄｃ 컨버터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094923A (ko) * 2005-02-25 2006-08-30 산켄덴키 가부시키가이샤 Ｄｃ 컨버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240052118A (ko) 2022-10-13 2024-04-23 부산대학교 산학협력단 H2ax 인산화의 상호작용에 기반 dna 이중사슬 손상을 표적화하는 fret 바이오센서 및 이의 용도

Similar Documents

Publication Publication Date Title
US8994411B2 (en) System and method for bootstrapping a switch driver
US7209371B2 (en) Method and apparatus for extending the operating range of a flyforward converter
JP5786281B2 (ja) 駆動回路
US20120133397A1 (en) System and Method for Driving a Switch
US8310281B2 (en) System and method for driving a cascode switch
US10404180B2 (en) Driver circuit for switch
US6404176B1 (en) Push-pull auto transformer
JP3346543B2 (ja) スイッチング電源装置
KR100809268B1 (ko) 동기 정류 회로
US7099161B2 (en) Converter with synchronous rectifier with ZVS
JPH1118426A (ja) スイッチング電源回路
JPH05260739A (ja) フォワードコンバータ
JP7364316B2 (ja) 電力変換装置、及び電力変換制御方法
WO2017122579A1 (ja) 位相シフト方式フルブリッジ型電源回路
US11476762B2 (en) Power converter including switch components having different safe operating areas
US10644688B2 (en) Biasing circuit for switch
KR200144592Y1 (ko) 스위칭 소자의 보호회로
JP2740476B2 (ja) Ｆｅｔ整流回路
JPH08228478A (ja) フライバック型ｄｃ−ｄｃコンバ−タ
JPH04308461A (ja) Ｄｃ−ｄｃコンバータ
JP2867676B2 (ja) 同期整流回路
JP2000184707A (ja) 同期整流回路
JP3245774B2 (ja) Ｄｃ−ｄｃコンバータ
JPH05260738A (ja) フォワードコンバータ
JP2002223566A (ja) 直流変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 13