JPS6059973A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS6059973A JPS6059973A JP16780283A JP16780283A JPS6059973A JP S6059973 A JPS6059973 A JP S6059973A JP 16780283 A JP16780283 A JP 16780283A JP 16780283 A JP16780283 A JP 16780283A JP S6059973 A JPS6059973 A JP S6059973A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- field effect
- circuit
- switching element
- voltage conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電圧変換用のトランスを用いた一方式スイツチ
ングレギュレータに係シ、特にこのスイッチングレギュ
レータの整流回路の改良に関するものである。
ングレギュレータに係シ、特にこのスイッチングレギュ
レータの整流回路の改良に関するものである。
従来のこの種のスイッチングレギュレータの一例を第1
図に示し説明すると、図において、1a。
図に示し説明すると、図において、1a。
1bは入力電力が印加される入力端子、2m、2bは出
力電力が得られる出力端子である。3はスイッチング素
子で、トランジスタによって構成されている。そして、
そのトランジスタのエミッタは入力端子1aに接続され
、コレクタは電圧変換用トランス4の1次側巻線Nl
を介して入力端子1bに接続され、ベースは後述する駆
動回路11の出力端に接続されている。
力電力が得られる出力端子である。3はスイッチング素
子で、トランジスタによって構成されている。そして、
そのトランジスタのエミッタは入力端子1aに接続され
、コレクタは電圧変換用トランス4の1次側巻線Nl
を介して入力端子1bに接続され、ベースは後述する駆
動回路11の出力端に接続されている。
5は入力端子1a、Ib間に接続された平滑用コンデン
サ、6は電圧変換用トランス402次側の第1巻線N1
の一端に接続された整流素子(ダイオード)で、このダ
イオードは上記スイッチング素子3がオンのときに整流
動作するように構成されている。7はこの整流素子6と
後述するチョークコイルの接続点と電圧変換用トランス
4の2・次側の第1巻線N1の他端との間に接続された
整流素子(ダイオード)で、このダイオードは上記スイ
ッチング素子3がオフのとき整流動作するように構成さ
れている。8は整流素子6が動作した時にエネルギーを
貯え、整流素子7が動作したときにそのエネルギーを放
出するエネルギー蓄積用のチョークコイル、9は出力端
子2a、2b間に接続された平滑用のコンデンサ、1D
は電圧変換用トランス4の2次側の第2巻線N+1の他
方と出力端子2aとの間に接続された整流素子(ダイオ
ード)で、このダイオードはスイッチング素子3がオフ
時に電圧変換用トランス4の2次側の第2巻線N8を出
力電圧(一定値)に固定し、スイッチング素子3および
整流素子6のオフ時に印加する電圧を定格電圧以下に抑
制するように構成されている。
サ、6は電圧変換用トランス402次側の第1巻線N1
の一端に接続された整流素子(ダイオード)で、このダ
イオードは上記スイッチング素子3がオンのときに整流
動作するように構成されている。7はこの整流素子6と
後述するチョークコイルの接続点と電圧変換用トランス
4の2・次側の第1巻線N1の他端との間に接続された
整流素子(ダイオード)で、このダイオードは上記スイ
ッチング素子3がオフのとき整流動作するように構成さ
れている。8は整流素子6が動作した時にエネルギーを
貯え、整流素子7が動作したときにそのエネルギーを放
出するエネルギー蓄積用のチョークコイル、9は出力端
子2a、2b間に接続された平滑用のコンデンサ、1D
は電圧変換用トランス4の2次側の第2巻線N+1の他
方と出力端子2aとの間に接続された整流素子(ダイオ
ード)で、このダイオードはスイッチング素子3がオフ
時に電圧変換用トランス4の2次側の第2巻線N8を出
力電圧(一定値)に固定し、スイッチング素子3および
整流素子6のオフ時に印加する電圧を定格電圧以下に抑
制するように構成されている。
そして、電圧変換用トランス4の2次側の第1巻線N2
と第2巻線N8 との接続点、すカわち、極性の異な
る端子は出力端子2bに接続されている。
と第2巻線N8 との接続点、すカわち、極性の異な
る端子は出力端子2bに接続されている。
11はスイッチング素子3を駆動する駆動回路、12は
入力端がチョークコイル8と出力端子2aおよび整流素
子10の接続点に接続され、出力端が駆動回路11に接
続されたパルス幅変調回路で、このパルス幅変調回路1
2は出力電圧の変動をパルス幅の変化に変換し、駆動回
路11を動作させ、スイッチング素子3のオン・オフを
変化させ出力電圧を一定に保つように構成されている。
入力端がチョークコイル8と出力端子2aおよび整流素
子10の接続点に接続され、出力端が駆動回路11に接
続されたパルス幅変調回路で、このパルス幅変調回路1
2は出力電圧の変動をパルス幅の変化に変換し、駆動回
路11を動作させ、スイッチング素子3のオン・オフを
変化させ出力電圧を一定に保つように構成されている。
13はパルス幅変調回路12の繰シ返し周期を決める発
振回路である。
振回路である。
このように構成されたスイッチングレギュレータにおい
て、スイッチング素子3が駆動回路11の出力によって
制御されオン状態に移行すると、電圧変換用トランス4
の1次側巻線N1.2次側の第1巻線N、の極性により
整流素子6がオンとカシ、チョークコイル8にエネルギ
ーを蓄積すると共に、出力端子2a 、 2bを介して
外部に電力を供給する。また、スイッチング素子3がオ
フになると、整流素子6はオフになると共に整流素子7
がオンとなシ、チョークコイル8に蓄積されたエネルギ
ーを出力端子2a、2bを介して外部に電力を供給する
。このとき、出力電圧はパルス幅変調回路12で検出さ
れてパルス幅に変換し、その変換出力は駆動回路11を
介してスイッチング素子3を制御し、そのオン・オフを
変化させ、一定に保たれる。
て、スイッチング素子3が駆動回路11の出力によって
制御されオン状態に移行すると、電圧変換用トランス4
の1次側巻線N1.2次側の第1巻線N、の極性により
整流素子6がオンとカシ、チョークコイル8にエネルギ
ーを蓄積すると共に、出力端子2a 、 2bを介して
外部に電力を供給する。また、スイッチング素子3がオ
フになると、整流素子6はオフになると共に整流素子7
がオンとなシ、チョークコイル8に蓄積されたエネルギ
ーを出力端子2a、2bを介して外部に電力を供給する
。このとき、出力電圧はパルス幅変調回路12で検出さ
れてパルス幅に変換し、その変換出力は駆動回路11を
介してスイッチング素子3を制御し、そのオン・オフを
変化させ、一定に保たれる。
しかしながら、このようなスイッチングレギュレータに
おいては、整流素子としてダイオードを用いているので
、前述したように、スイッチング素子3がオン状態から
オフ状態に変化したと牲整流素子6がオンからオフにな
シ、整流素子1がオフからオンとなるはずであるが、整
流素子6は逆バイアス状態にもかかわらず逆回復時間と
いう期間が存在し、その期間整流素子6は導通状態にあ
り、電圧変換用トランス4の2次側の第1巻線N2は整
流素子6,7により短絡状態に々る。その結果、電圧変
換用トランス4、スイッチング素子3および整流素子6
,7の過渡的か損失が増加するという欠点を有している
。
おいては、整流素子としてダイオードを用いているので
、前述したように、スイッチング素子3がオン状態から
オフ状態に変化したと牲整流素子6がオンからオフにな
シ、整流素子1がオフからオンとなるはずであるが、整
流素子6は逆バイアス状態にもかかわらず逆回復時間と
いう期間が存在し、その期間整流素子6は導通状態にあ
り、電圧変換用トランス4の2次側の第1巻線N2は整
流素子6,7により短絡状態に々る。その結果、電圧変
換用トランス4、スイッチング素子3および整流素子6
,7の過渡的か損失が増加するという欠点を有している
。
また、スイッチング索子3の繰シ返し周波数を高くする
ほど、過渡的な損失が増加し、電圧変換用トランス4、
スイッチング素子3、整流素子6゜−7の発熱が増大す
るという欠点があった。
ほど、過渡的な損失が増加し、電圧変換用トランス4、
スイッチング素子3、整流素子6゜−7の発熱が増大す
るという欠点があった。
本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべく碌されたもので、その目的
は簡単な回路を付加することによって、高効率で、また
、スイッチング素子の繰シ返し周波数を高くしても効率
の低下の少ない高周波高効率化に適したスイッチングレ
ギュレータを提供することにある。
共にかかる欠点を除去すべく碌されたもので、その目的
は簡単な回路を付加することによって、高効率で、また
、スイッチング素子の繰シ返し周波数を高くしても効率
の低下の少ない高周波高効率化に適したスイッチングレ
ギュレータを提供することにある。
このような目的を達成するため、本発明は、電圧変換用
トランスの2次側の第1巻線の他端に第1の電界効果ト
ランジスタのソース電極を接続し、ドレイン電極を第2
の電界効果トランジスタのドレイン電極に接続し、上記
第1および第2の電界効果トランジスタのドレイン接続
点と第1の出力端との間にチョークコイルを接続し、上
記第2の電界効果トランジスタのソース電極を電圧変換
用トランスの第1巻線と第2巻線の接続点に接続し、か
つパルス幅変調回路によシ駆動されスイッチング素子と
第1および第2の電界効果トランジスタを同時に制御す
る駆動回路を備え、回路損失を低減させるようにしたも
のである。
トランスの2次側の第1巻線の他端に第1の電界効果ト
ランジスタのソース電極を接続し、ドレイン電極を第2
の電界効果トランジスタのドレイン電極に接続し、上記
第1および第2の電界効果トランジスタのドレイン接続
点と第1の出力端との間にチョークコイルを接続し、上
記第2の電界効果トランジスタのソース電極を電圧変換
用トランスの第1巻線と第2巻線の接続点に接続し、か
つパルス幅変調回路によシ駆動されスイッチング素子と
第1および第2の電界効果トランジスタを同時に制御す
る駆動回路を備え、回路損失を低減させるようにしたも
のである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第2図は本発明によるスイッチングレギュレータの一実
施例を示す回路図で、スイッチング素子および整流素子
として電界効果トランジスタ(FET)を用いた場合の
一例を示すものである。
施例を示す回路図で、スイッチング素子および整流素子
として電界効果トランジスタ(FET)を用いた場合の
一例を示すものである。
この第2図にお・いて第1図と同一符号のものは相当部
分を示し、14は入力端子11Lと電圧変換用トランス
4の1次側巻線N1の一端との間に接続されたスイッチ
ング素子で、FETによって構成されている。そして、
このスイッチング素子14を形成するFETのドレイン
電極りは電圧変換用トランス4の1次側巻線N1 を介
して入力端子1bに接続され、ソース電極Sは入力端子
1Bに接続され、ゲート電極Gは後述する駆動回路17
の出力端に接続されている。
分を示し、14は入力端子11Lと電圧変換用トランス
4の1次側巻線N1の一端との間に接続されたスイッチ
ング素子で、FETによって構成されている。そして、
このスイッチング素子14を形成するFETのドレイン
電極りは電圧変換用トランス4の1次側巻線N1 を介
して入力端子1bに接続され、ソース電極Sは入力端子
1Bに接続され、ゲート電極Gは後述する駆動回路17
の出力端に接続されている。
15.16は第1および第2の整流素子で、これら各整
流素子15.16は了によって構成されている。
流素子15.16は了によって構成されている。
そして、この第1の整流素子15を形成するFPiVr
のソース電極Sは電圧変換用トランス4の2次側の第1
巻線N2の一端に接続され、ドレイン電極りは第2の整
流素子16を形成するFETのドレイン電極りに接続さ
れ、そのドレイン電極りの接続点はチョークコイル8を
介して出力端子2aに接続され、この第2の整流素子1
6を形成するFETのソース電極Sは電圧変換用トラン
ス4の2次側の第1巻線N2 と第1巻線N2 の接続
点に接続されると共に出力端子2bに接続され、これら
第1および第2の整流素子15.16を形成する各FE
Tのゲート電極Gはそれぞれ駆動回路17の出力端に接
続されている。
のソース電極Sは電圧変換用トランス4の2次側の第1
巻線N2の一端に接続され、ドレイン電極りは第2の整
流素子16を形成するFETのドレイン電極りに接続さ
れ、そのドレイン電極りの接続点はチョークコイル8を
介して出力端子2aに接続され、この第2の整流素子1
6を形成するFETのソース電極Sは電圧変換用トラン
ス4の2次側の第1巻線N2 と第1巻線N2 の接続
点に接続されると共に出力端子2bに接続され、これら
第1および第2の整流素子15.16を形成する各FE
Tのゲート電極Gはそれぞれ駆動回路17の出力端に接
続されている。
そして、この駆動回路17はパルス幅変調回路12の出
力によって駆動され、スイッチング素子14と第1およ
び第2の整流素子15.16を形成するFETとを同時
に制御するように構成されている。
力によって駆動され、スイッチング素子14と第1およ
び第2の整流素子15.16を形成するFETとを同時
に制御するように構成されている。
つぎにこの第2図に示す実施例の動作を説明する。
まず、スイッチング素子14が駆動回路17によ多制御
されオンになると、電圧変換用トランス4の1次側巻+
INlと2次側の第1巻線N2の巻線の極性により、2
次側の第1巻線Nzには矢印の向きに電圧が発生する。
されオンになると、電圧変換用トランス4の1次側巻+
INlと2次側の第1巻線N2の巻線の極性により、2
次側の第1巻線Nzには矢印の向きに電圧が発生する。
このとき、第1の整流素子15も駆動回路17によって
同時に駆動され、オンになっているので、エネルギー蓄
積用のチョークコイル8を介して出力端子2a、2bよ
シ外部に電力が供給される。
同時に駆動され、オンになっているので、エネルギー蓄
積用のチョークコイル8を介して出力端子2a、2bよ
シ外部に電力が供給される。
つぎに、駆動回路17の制御によシスイツチング素子1
4、第1の整流素子15は同時にオフになシ、電圧変換
用トランス4を介して外部への電力供給はなくなるが、
第2の整流素子16は逆にオンにバイアスされるので、
エネルギー蓄積用のチョークコイル8に蓄積されたエネ
ルギーは、オンになった第2の整流素子16を介して出
力端子2a、2bよシ外部に電力が供給される。
4、第1の整流素子15は同時にオフになシ、電圧変換
用トランス4を介して外部への電力供給はなくなるが、
第2の整流素子16は逆にオンにバイアスされるので、
エネルギー蓄積用のチョークコイル8に蓄積されたエネ
ルギーは、オンになった第2の整流素子16を介して出
力端子2a、2bよシ外部に電力が供給される。
そして、第2の整流素子16が駆動回路17により制御
され、オフからオンになるとき、第1の整流素子15は
駆動回路17により急速にオフ状態に力るので、この第
2の整流素子16および第1の整流素子15を介して電
圧変換用トランス4の2次側が短絡される期間が殆んど
なくなるので、電圧変換用トランス4、スイッチング素
子14、第1および第2の整流素子15.16の過渡的
な損失は殆んど無視することができるので、回路効率の
向上が図れる。
され、オフからオンになるとき、第1の整流素子15は
駆動回路17により急速にオフ状態に力るので、この第
2の整流素子16および第1の整流素子15を介して電
圧変換用トランス4の2次側が短絡される期間が殆んど
なくなるので、電圧変換用トランス4、スイッチング素
子14、第1および第2の整流素子15.16の過渡的
な損失は殆んど無視することができるので、回路効率の
向上が図れる。
また、スイッチング素子14の繰り返し周波数を高くし
ても第1および第2の整流素子15.16としてダイオ
ードよりスイッチングスピードの速いFETを使用して
いるので、損失の増加はダイオードに比してかカリ少々
い。
ても第1および第2の整流素子15.16としてダイオ
ードよりスイッチングスピードの速いFETを使用して
いるので、損失の増加はダイオードに比してかカリ少々
い。
なお、上記実施例においては、スイッチング素子14と
してFETを用いた場合を例にとって説明したが、本発
明はこれに限定されるものではなく、バイポーラトラン
ジスタを同様に用いることができる。また、スイッチン
グ素子14、第1および第2の整流素子15.16とし
、その電源電圧の極性について、実施例においては、負
電源入力、正電源入力であるが、正負が逆の場合には、
PチャンネルFETの使用、または挿入位置を正負いず
れかにもってくることによシ同様の利点がある。
してFETを用いた場合を例にとって説明したが、本発
明はこれに限定されるものではなく、バイポーラトラン
ジスタを同様に用いることができる。また、スイッチン
グ素子14、第1および第2の整流素子15.16とし
、その電源電圧の極性について、実施例においては、負
電源入力、正電源入力であるが、正負が逆の場合には、
PチャンネルFETの使用、または挿入位置を正負いず
れかにもってくることによシ同様の利点がある。
以上の説明から明らかなように、本発明によれば、複雑
な手段を用いることなく、簡単な回路の付加で、高効率
で、また、スイッチング素子の繰シ返し周波数を高くし
ても効率の低下の少ない電源を実現することができるの
で、実用上の効果は極めて犬である。
な手段を用いることなく、簡単な回路の付加で、高効率
で、また、スイッチング素子の繰シ返し周波数を高くし
ても効率の低下の少ない電源を実現することができるの
で、実用上の効果は極めて犬である。
第1図は従来のスイッチングレギュレータの一例を示す
回路図、第2図は本発明によるスイッチングレギュレー
タの一実施例を示す回路図である。 4・・・・電圧変換用トランス(電圧変換トランス)、
8・・・・チョークコイル、10・・・・整流素子(ダ
イオード)、12・・・・パ/l/ス幅変調回路、13
・・・・発振回路、14・・・・スイッチング素子、1
5,16・・・・整流素子(Fli’r)、17・−−
−駆動回路。
回路図、第2図は本発明によるスイッチングレギュレー
タの一実施例を示す回路図である。 4・・・・電圧変換用トランス(電圧変換トランス)、
8・・・・チョークコイル、10・・・・整流素子(ダ
イオード)、12・・・・パ/l/ス幅変調回路、13
・・・・発振回路、14・・・・スイッチング素子、1
5,16・・・・整流素子(Fli’r)、17・−−
−駆動回路。
Claims (1)
- 第1の入力端と電圧変換トランスの1次側巻線の一端左
の間にスイッチング素子を接続し、との1次側巻線の他
端を第2の入力端に接続し、前記電圧変換トランスの2
次側の第1巻線と第2巻線の極性の異なる端子を第2の
出力端に接続し、この第2巻線の他の端子と第1の出力
端との間に整流素子を順方向に接続し、かつ発振回路よ
シ得られた繰シ返し周波数を保ちながら前記第1および
第2の出力端間の電圧を検出しその電圧の変動をパルス
幅の変化に変換するパルス幅変調回路を有する一方式ス
イツチングレギュレータにおいて、前記第1巻線の他端
に第1の電界効果トランジスタのソース電極を接続し、
ドレイン電極を第2の電界効果トランジスタのドレイン
電極に接続し、前記第1および第2の電界効果トランジ
スタのドレイン接続点と前記第1の出力端との間にチョ
ークコイルを接続し、前記第2の電界効果トランジスタ
のソース電極を前記第1巻線と第2巻線の接続点に接続
し、かつ前記パルス幅変調回路により駆動され前記スイ
ッチング素子と第1および第2の電界効果トランジスタ
を同時に制御すふ駆動回路を備えたことを特徴とするス
イッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16780283A JPS6059973A (ja) | 1983-09-12 | 1983-09-12 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16780283A JPS6059973A (ja) | 1983-09-12 | 1983-09-12 | スイツチングレギユレ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6059973A true JPS6059973A (ja) | 1985-04-06 |
Family
ID=15856374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16780283A Pending JPS6059973A (ja) | 1983-09-12 | 1983-09-12 | スイツチングレギユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6059973A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61277373A (ja) * | 1985-05-31 | 1986-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 一石フオワ−ド形dc−dcコンバ−タ |
JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用fetの駆動回路 |
JPS6359763A (ja) * | 1986-08-28 | 1988-03-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インダクタ電流制御回路 |
US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
JPH0287966A (ja) * | 1988-09-21 | 1990-03-28 | Fujitsu Denso Ltd | フォワード型dc−dcコンバータ |
JPH03173353A (ja) * | 1989-11-22 | 1991-07-26 | Vlt Corp | ゼロ電流スイッチング順方向電力変換の回路および方法 |
-
1983
- 1983-09-12 JP JP16780283A patent/JPS6059973A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61277373A (ja) * | 1985-05-31 | 1986-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 一石フオワ−ド形dc−dcコンバ−タ |
JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用fetの駆動回路 |
JPS6359763A (ja) * | 1986-08-28 | 1988-03-15 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | インダクタ電流制御回路 |
JPH0287966A (ja) * | 1988-09-21 | 1990-03-28 | Fujitsu Denso Ltd | フォワード型dc−dcコンバータ |
US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
JPH03173353A (ja) * | 1989-11-22 | 1991-07-26 | Vlt Corp | ゼロ電流スイッチング順方向電力変換の回路および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010021114A1 (en) | Resonant power converter | |
JPH0357713B2 (ja) | ||
US3663941A (en) | Dc to ac to dc converter having transistor synchronous rectifiers | |
JPS6059973A (ja) | スイツチングレギユレ−タ | |
JPS6322149B2 (ja) | ||
US3987355A (en) | High efficiency switching drive for a resonate power transformer | |
JPH0993917A (ja) | 同期整流回路 | |
JPH0125314B2 (ja) | ||
JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
JP2882472B2 (ja) | パワー絶縁ゲート形fetを用いた電源回路 | |
US4602323A (en) | Single-ended transformer drive circuit | |
JPH0412665A (ja) | スイッチング電源装置 | |
JPS6336230B2 (ja) | ||
JPS6022469A (ja) | スイツチングレギユレ−タ | |
WO2000038305A1 (en) | A synchronous flyback converter | |
JPS58148680A (ja) | 自励発振回路 | |
JPH06245538A (ja) | デッドタイムによる出力電圧への影響を防止した直流交流電力変換装置およびその駆動方式 | |
JPH0231912Y2 (ja) | ||
JPH0683043B2 (ja) | スイツチング回路 | |
JPH05344718A (ja) | 電力変換装置の駆動回路 | |
JP2881452B2 (ja) | 導通角制御自励インバータ | |
JPH09271167A (ja) | 同期整流回路 | |
JPH06284717A (ja) | 共振形dc−dcコンバータ | |
SU483749A1 (ru) | Транзисторный инвертор | |
JPH06319257A (ja) | スイッチング電源 |