JPH06284717A - 共振形ｄｃ−ｄｃコンバータ - Google Patents
共振形ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH06284717A JPH06284717A JP5089205A JP8920593A JPH06284717A JP H06284717 A JPH06284717 A JP H06284717A JP 5089205 A JP5089205 A JP 5089205A JP 8920593 A JP8920593 A JP 8920593A JP H06284717 A JPH06284717 A JP H06284717A
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- transformer
- current
- converter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 電圧共振形ＤＣ−ＤＣコンバータにおいて，
ゼロ電圧スイッチングを広範囲の負荷変動に対しても可
能とする。 【構成】 直流入力端子11，12に，トランス２の１次巻
線2aとMOS FET ３との直列回路が接続される。MOS FET
３の主端子間には共振コンデンサ４が接続される。変圧
器２の２次巻線2bからは可飽和リアトクル17とダイオー
ド６，７と平滑用のチョークコイル８とコンデンサ９と
を経て出力端子21，22に直流出力を供給する。このコン
バータは，変圧器２の１次巻線2aの励磁インダクタンス
18と共振コンデンサ４とによる直列共振作用と，この共
振作用によるエネルギーをトランス２を介して並列に取
り出す回路とからなり，広範囲の負荷変動に対してゼロ
電圧スイッチング動作を保つことができる。
ゼロ電圧スイッチングを広範囲の負荷変動に対しても可
能とする。 【構成】 直流入力端子11，12に，トランス２の１次巻
線2aとMOS FET ３との直列回路が接続される。MOS FET
３の主端子間には共振コンデンサ４が接続される。変圧
器２の２次巻線2bからは可飽和リアトクル17とダイオー
ド６，７と平滑用のチョークコイル８とコンデンサ９と
を経て出力端子21，22に直流出力を供給する。このコン
バータは，変圧器２の１次巻線2aの励磁インダクタンス
18と共振コンデンサ４とによる直列共振作用と，この共
振作用によるエネルギーをトランス２を介して並列に取
り出す回路とからなり，広範囲の負荷変動に対してゼロ
電圧スイッチング動作を保つことができる。
Description
【０００１】
【産業上の利用分野】本発明は，共振形ＤＣ−ＤＣコン
バータ，特に広範囲の負荷変動に対してゼロ電圧スイッ
チングを可能とする共振形ＤＣ−ＤＣコンバータに関す
る。
バータ，特に広範囲の負荷変動に対してゼロ電圧スイッ
チングを可能とする共振形ＤＣ−ＤＣコンバータに関す
る。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバータは直流電圧・電流
を一旦，交流に変換して，その後変成器と整流回路と平
滑回路とを経て任意の直流電圧・電流を得るものであ
る。その際，途中の交流の電流・電圧波形として矩形波
形を用いるものと，回路要素の中のインダクタンス分と
キャパシタンス分との共振作用を利用した共振波形を用
いるものとがあり，共振波形を用いるのが共振形ＤＣ−
ＤＣコンバータである。共振形ＤＣ−ＤＣコンバータ
は，この共振波形を用いることでスイッチング損失およ
びスイッチングノイズが低減され，スイッチング周波数
の高周波化による電源の小型・軽量化に適した回路方式
の一つである。
を一旦，交流に変換して，その後変成器と整流回路と平
滑回路とを経て任意の直流電圧・電流を得るものであ
る。その際，途中の交流の電流・電圧波形として矩形波
形を用いるものと，回路要素の中のインダクタンス分と
キャパシタンス分との共振作用を利用した共振波形を用
いるものとがあり，共振波形を用いるのが共振形ＤＣ−
ＤＣコンバータである。共振形ＤＣ−ＤＣコンバータ
は，この共振波形を用いることでスイッチング損失およ
びスイッチングノイズが低減され，スイッチング周波数
の高周波化による電源の小型・軽量化に適した回路方式
の一つである。
【０００３】特に共振形ＤＣ−ＤＣコンバータにおいて
は，スイッチング素子の両端の電圧がゼロでスイッチン
グ開始される作用，ゼロ電圧スイッチング（以下ＺＶＳ
と略記する）を利用することにより，スイッチング損失
を極めて低く抑える効果を得ている。電圧共振モードコ
ンバータのＺＶＳ動作の負荷に対する変化の様子を図７
により説明する。図７(a) は定格負荷の状態であって，
ＺＶＳが余裕をもって作動している。これより負荷が軽
くなり，同図(b) ではＺＶＳの臨界点となる。さらに負
荷を軽くすると同図(C) に示すようにＺＶＳが作動しな
くなる。このように，ＺＶＳ動作の成否は負荷変動の影
響を受けるものである。
は，スイッチング素子の両端の電圧がゼロでスイッチン
グ開始される作用，ゼロ電圧スイッチング（以下ＺＶＳ
と略記する）を利用することにより，スイッチング損失
を極めて低く抑える効果を得ている。電圧共振モードコ
ンバータのＺＶＳ動作の負荷に対する変化の様子を図７
により説明する。図７(a) は定格負荷の状態であって，
ＺＶＳが余裕をもって作動している。これより負荷が軽
くなり，同図(b) ではＺＶＳの臨界点となる。さらに負
荷を軽くすると同図(C) に示すようにＺＶＳが作動しな
くなる。このように，ＺＶＳ動作の成否は負荷変動の影
響を受けるものである。
【０００４】しかるにこの共振形ＤＣ−ＤＣコンバータ
には，さらに解決すべきいくつかの問題点を残してい
る。すなわち共振波形を用いることによって，矩形波形
において可能であった時比率制御ができないこと，電圧
・電流のストレスが大きいこと，スイッチング損失を極
めて低く抑える作用としてのゼロ電圧スイッチングの条
件を満たす負荷の変動範囲に制限がある等の共振形ＤＣ
−ＤＣコンバータ固有の問題点が存在している。特にＺ
ＶＳの動作条件を満たさない負荷範囲では変換効率が低
下するばかりでなく，スイッチングノイズおよびスイッ
チング素子の電圧・電流ストレスが増大し，スイッチン
グ素子の定格超過による信頼性の低下を引き起こすこと
にもなる。
には，さらに解決すべきいくつかの問題点を残してい
る。すなわち共振波形を用いることによって，矩形波形
において可能であった時比率制御ができないこと，電圧
・電流のストレスが大きいこと，スイッチング損失を極
めて低く抑える作用としてのゼロ電圧スイッチングの条
件を満たす負荷の変動範囲に制限がある等の共振形ＤＣ
−ＤＣコンバータ固有の問題点が存在している。特にＺ
ＶＳの動作条件を満たさない負荷範囲では変換効率が低
下するばかりでなく，スイッチングノイズおよびスイッ
チング素子の電圧・電流ストレスが増大し，スイッチン
グ素子の定格超過による信頼性の低下を引き起こすこと
にもなる。
【０００５】そこで，平成４年７月30日〜31日に社団法
人電子情報通信学会の研究部会である電子通信用電源技
術研究会において，佐藤輝被，中野忠夫，原田耕介らに
より「直並列共振形ＤＣ−ＤＣコンバータ」が研究発表
され（論文番号PE92-29)，ＺＶＳの機能を具えた方式が
提案されている。この方式は図８に示すように，共振要
素として，トランス２の１次巻線2aによる励磁インダク
タンス18とキャパシタ４との直列共振回路を形成し，共
振用の励磁インダクタンス18から並列に出力を取り出す
方式であって，いわば電圧形の直列共振形ＤＣ−ＤＣコ
ンバータと電流形の並列共振形ＤＣ−ＤＣコンバータと
の折衷構成である。軽負荷時に主として並列共振を，重
負荷時に主として直列共振として作用させることより，
広い負荷変動範囲に対してもＺＶＳを保障する方式であ
る。
人電子情報通信学会の研究部会である電子通信用電源技
術研究会において，佐藤輝被，中野忠夫，原田耕介らに
より「直並列共振形ＤＣ−ＤＣコンバータ」が研究発表
され（論文番号PE92-29)，ＺＶＳの機能を具えた方式が
提案されている。この方式は図８に示すように，共振要
素として，トランス２の１次巻線2aによる励磁インダク
タンス18とキャパシタ４との直列共振回路を形成し，共
振用の励磁インダクタンス18から並列に出力を取り出す
方式であって，いわば電圧形の直列共振形ＤＣ−ＤＣコ
ンバータと電流形の並列共振形ＤＣ−ＤＣコンバータと
の折衷構成である。軽負荷時に主として並列共振を，重
負荷時に主として直列共振として作用させることより，
広い負荷変動範囲に対してもＺＶＳを保障する方式であ
る。
【０００６】この図８に示す共振形ＤＣ−ＤＣコンバー
タの動作波形を図９に示す。この波形図においては，ス
イッチング素子であるMOS FET ３の電圧がゼロになる時
刻t4においては，MOS FET ３に並列接続されたコンデン
サ４の電流は負の値からゼロになる。この状態はＺＶＳ
が成立している状態である。ここで，時刻t3からt4にな
る間，すなわち共振回路よりエネルギーを取り出す個所
であるトランス２の巻線間電圧の極性が反転して整流用
のダイオードの導通初期，においてはコンデンサ４の電
流の波形に凹みがあるが，この凹み（電流の絶対値の減
少）は出力電流すなわちダイオード６の電流により，コ
ンデンサ４の共振エネルギーが流出していることに起因
する。つまりこの時刻t3からt4までの期間に出力電流の
値をトランス２の１次側に換算した値をコンデンサ４の
共振電流から差し引いた値が問題となる。この値が時刻
t4において負または０であれば，ＺＶＳが成立し，正の
値になるとＺＶＳは成立しない。このように負荷電流が
重くなるとＺＶＳが成立しない場合が起こるので，この
現象を防止するには共振用のコンデンサ４に循環する電
流を大きくとる必要があるが，この電流は無効電力であ
るので，その値を極端に大きくすることは好ましくはな
い。
タの動作波形を図９に示す。この波形図においては，ス
イッチング素子であるMOS FET ３の電圧がゼロになる時
刻t4においては，MOS FET ３に並列接続されたコンデン
サ４の電流は負の値からゼロになる。この状態はＺＶＳ
が成立している状態である。ここで，時刻t3からt4にな
る間，すなわち共振回路よりエネルギーを取り出す個所
であるトランス２の巻線間電圧の極性が反転して整流用
のダイオードの導通初期，においてはコンデンサ４の電
流の波形に凹みがあるが，この凹み（電流の絶対値の減
少）は出力電流すなわちダイオード６の電流により，コ
ンデンサ４の共振エネルギーが流出していることに起因
する。つまりこの時刻t3からt4までの期間に出力電流の
値をトランス２の１次側に換算した値をコンデンサ４の
共振電流から差し引いた値が問題となる。この値が時刻
t4において負または０であれば，ＺＶＳが成立し，正の
値になるとＺＶＳは成立しない。このように負荷電流が
重くなるとＺＶＳが成立しない場合が起こるので，この
現象を防止するには共振用のコンデンサ４に循環する電
流を大きくとる必要があるが，この電流は無効電力であ
るので，その値を極端に大きくすることは好ましくはな
い。
【０００７】
【発明が解決しようする課題】本発明は，この種の電圧
共振形コンバータにおいて，負荷のすべての変動範囲に
おいてゼロボルトスイッチングを可能とし，同時にコン
バータの無効電力を減少させることを目的とするもので
ある。
共振形コンバータにおいて，負荷のすべての変動範囲に
おいてゼロボルトスイッチングを可能とし，同時にコン
バータの無効電力を減少させることを目的とするもので
ある。
【０００８】
【解決のいとぐち】この課題を解決するためのいとぐち
として次のように考える。波形図９において時刻t3から
t4までの期間，すなわち共振回路よりエネルギーを取り
出す個所であるトランス２の巻線間電圧の極性が反転し
て整流用のダイオードの導通初期，で出力電流すなわち
ダイオード６の電流を制限もしくは遮断すれば，時刻t4
において共振用のコンデンサ４の電流は負またはゼロを
保つことができる。この制限手段または遮断手段をダイ
オード６の電流ループ内に設ければ目的が達成できるこ
とになる。
として次のように考える。波形図９において時刻t3から
t4までの期間，すなわち共振回路よりエネルギーを取り
出す個所であるトランス２の巻線間電圧の極性が反転し
て整流用のダイオードの導通初期，で出力電流すなわち
ダイオード６の電流を制限もしくは遮断すれば，時刻t4
において共振用のコンデンサ４の電流は負またはゼロを
保つことができる。この制限手段または遮断手段をダイ
オード６の電流ループ内に設ければ目的が達成できるこ
とになる。
【０００９】
【課題を解決するための手段】そこで本発明では，第１
の手段として，この種のコンバータの，出力整流用のダ
イオードに直列に可飽和リアクトルを接続することをを
提案するものである。また第２の手段としては，出力整
流用のダイオードのループに直列にスイッチング素子を
接続することを提案するものである。
の手段として，この種のコンバータの，出力整流用のダ
イオードに直列に可飽和リアクトルを接続することをを
提案するものである。また第２の手段としては，出力整
流用のダイオードのループに直列にスイッチング素子を
接続することを提案するものである。
【００１０】
【実施例】図１は本発明の一実施例である。まず構成に
ついて説明する。図１において，直流電源１は入力端子
11と12とに接続される。＋側の入力端子11はトランス２
の一次巻線2aの一端に接続され，その他端はスイッチン
グ素子であるMOS FET ３のドレインに接続され，そのソ
ースは−側の入力端子12に接続される。またMOS FET ３
のドレイン・ソース間にはコンデンサ４が並列接続され
る。トランス２には一次巻線2aと二次巻線2bとがありそ
れぞれ図示の極性であり，二次巻線2bの一端は，可飽和
リアクトル17を介して整流用のダイオード６のアノード
に接続され，二次巻線2bの他端は還流用のダイオード７
のアノードと平滑用のコンデンサ９の一端と−側の出力
端子22に接続される。そしてダイオード６のカソードと
ダイオード７のカソードとは共通接続されて平滑用のチ
ョークコイル８の一端に接続される。このチョークコイ
ル８の他端は平滑用のコンデンサ９の他端に接続される
と共に＋側の出力端子21に接続される。出力端子21，22
には検出回路５が接続されて，その出力信号は駆動回路
13に接続され，さらにその出力はMOS FET ３のゲートに
接続される。
ついて説明する。図１において，直流電源１は入力端子
11と12とに接続される。＋側の入力端子11はトランス２
の一次巻線2aの一端に接続され，その他端はスイッチン
グ素子であるMOS FET ３のドレインに接続され，そのソ
ースは−側の入力端子12に接続される。またMOS FET ３
のドレイン・ソース間にはコンデンサ４が並列接続され
る。トランス２には一次巻線2aと二次巻線2bとがありそ
れぞれ図示の極性であり，二次巻線2bの一端は，可飽和
リアクトル17を介して整流用のダイオード６のアノード
に接続され，二次巻線2bの他端は還流用のダイオード７
のアノードと平滑用のコンデンサ９の一端と−側の出力
端子22に接続される。そしてダイオード６のカソードと
ダイオード７のカソードとは共通接続されて平滑用のチ
ョークコイル８の一端に接続される。このチョークコイ
ル８の他端は平滑用のコンデンサ９の他端に接続される
と共に＋側の出力端子21に接続される。出力端子21，22
には検出回路５が接続されて，その出力信号は駆動回路
13に接続され，さらにその出力はMOS FET ３のゲートに
接続される。
【００１１】この回路の動作を波形図２を参照して説明
する。図２においてMOS FET ３の電圧はドレイン電極を
正として表す。この電圧は同時にコンデンサ４の電圧で
もある。またコンデンサ４の電流はMOS FET ３のドレイ
ン側より流れる電流の方向を正として表わしている。時
刻t1にてそれまでオンしていたMOS FET ３がオフすると
トランス２の１次巻線2aの励磁インダクタンス18とコン
デンサ４とにより共振が起こり，コンデンサ４の電圧は
励磁インダクタンス18と共振コンデンサ４との角周波数
で上昇する。したがって，MOS FET ３がオフしてもトラ
ンス２の１次巻線2aには正電圧が印加され，負荷側にエ
ネルギーが供給され続ける。
する。図２においてMOS FET ３の電圧はドレイン電極を
正として表す。この電圧は同時にコンデンサ４の電圧で
もある。またコンデンサ４の電流はMOS FET ３のドレイ
ン側より流れる電流の方向を正として表わしている。時
刻t1にてそれまでオンしていたMOS FET ３がオフすると
トランス２の１次巻線2aの励磁インダクタンス18とコン
デンサ４とにより共振が起こり，コンデンサ４の電圧は
励磁インダクタンス18と共振コンデンサ４との角周波数
で上昇する。したがって，MOS FET ３がオフしてもトラ
ンス２の１次巻線2aには正電圧が印加され，負荷側にエ
ネルギーが供給され続ける。
【００１２】時刻t2で共振用のコンデンサ４の電圧が入
力電圧に達するとトランス２の１次巻線2aの電圧は極性
が反転し，出力整流用のダイオード６の電流は，可飽和
リアクトル17の不飽和領域になるまで急激に減少し，そ
の後可飽和リアクトル17の値で決まる傾きでゼロまで減
少する。出力整流用のダイオード６の電流と出力電流の
差の電流が出力還流用のダイオード７を通り還流する。
共振用のコンデンサ４の電流は，出力整流用のダイオー
ド６の電流の１次側換算値だけ減少する。
力電圧に達するとトランス２の１次巻線2aの電圧は極性
が反転し，出力整流用のダイオード６の電流は，可飽和
リアクトル17の不飽和領域になるまで急激に減少し，そ
の後可飽和リアクトル17の値で決まる傾きでゼロまで減
少する。出力整流用のダイオード６の電流と出力電流の
差の電流が出力還流用のダイオード７を通り還流する。
共振用のコンデンサ４の電流は，出力整流用のダイオー
ド６の電流の１次側換算値だけ減少する。
【００１３】共振用のコンデンサ４とトランス２の励磁
インダクタンス18で形成される直列共振回路の自由振動
により，時刻t3で共振用のコンデンサ４の電圧が再び入
力電圧に達するとトランス２の１次側巻線の電圧は反転
し，出力整流用のダイオード６はオンする。ダイオード
６の電流は，導通初期は可飽和リアクトル17の値で決ま
る傾きで僅かに増加し，可飽和リアクトル17が飽和領域
に達した後，時刻t4で出力電流まで急激に増加する。共
振用のコンデンサ４の電流は，出力整流用のダイオード
６の電流の１次側換算値だけ絶対値は減少する。
インダクタンス18で形成される直列共振回路の自由振動
により，時刻t3で共振用のコンデンサ４の電圧が再び入
力電圧に達するとトランス２の１次側巻線の電圧は反転
し，出力整流用のダイオード６はオンする。ダイオード
６の電流は，導通初期は可飽和リアクトル17の値で決ま
る傾きで僅かに増加し，可飽和リアクトル17が飽和領域
に達した後，時刻t4で出力電流まで急激に増加する。共
振用のコンデンサ４の電流は，出力整流用のダイオード
６の電流の１次側換算値だけ絶対値は減少する。
【００１４】ここで可飽和リアクトル17は一例として，
小型で微小な断面積のアモルファスコアに僅かな回数の
導線を巻いたものでコンバータ動作周波数200 キロヘル
ツ，期間t3〜t4が200 ナノセカンドに対して良好に作動
する。
小型で微小な断面積のアモルファスコアに僅かな回数の
導線を巻いたものでコンバータ動作周波数200 キロヘル
ツ，期間t3〜t4が200 ナノセカンドに対して良好に作動
する。
【００１５】時刻t4で共振用のコンデンサ４の電圧がゼ
ロボルトになり，以後時刻t5まではコンデンサ４の電圧
の極性は反転してMOS FET ３のソースの側が正となるの
で，MOS FET ３のボディ・ドレインダイオードがオンす
る。このボディ・ドレインダイオードの導通中にスイッ
チング素子であるMOS FET ３をオンすればＺＶＳとな
る。可飽和リアクトル17が時刻t4になるまで飽和しない
ように設定することによって，時刻t4以降で可飽和イン
ダクタンス１１が飽和し，出力整流用のダイオード６に
出力電流が流れるようになり，エネルギーが出力側に供
給される。MOS FET ３のオンパルス幅は，駆動回路13と
検出回路５とにより出力端子21，22間の出力電圧を所定
の電圧にするようにオンパルス幅が制御される。
ロボルトになり，以後時刻t5まではコンデンサ４の電圧
の極性は反転してMOS FET ３のソースの側が正となるの
で，MOS FET ３のボディ・ドレインダイオードがオンす
る。このボディ・ドレインダイオードの導通中にスイッ
チング素子であるMOS FET ３をオンすればＺＶＳとな
る。可飽和リアクトル17が時刻t4になるまで飽和しない
ように設定することによって，時刻t4以降で可飽和イン
ダクタンス１１が飽和し，出力整流用のダイオード６に
出力電流が流れるようになり，エネルギーが出力側に供
給される。MOS FET ３のオンパルス幅は，駆動回路13と
検出回路５とにより出力端子21，22間の出力電圧を所定
の電圧にするようにオンパルス幅が制御される。
【００１６】従来の共振形コンバータは，時刻t3，すな
わち共振回路よりエネルギーを取り出す個所であるトラ
ンス２の巻線間電圧の極性が反転して整流用のダイオー
ドの導通初期，において出力電流の１次側換算値が共振
コンデンサ４から流出し，共振用コンデンサ４の電流の
絶対値は，急激に減少する。したがって，負荷が重くな
ると時刻t3〜t4において，共振用コンデンサ電流がゼロ
以上となりＺＶＳ動作が不可能となり得る。本発明によ
れば，時刻t3において，トランス２の２次側巻線に出力
電流が流れ込まず，トランス２の２次側巻線2bの電流
は，可飽和リアクトル17で決まる傾きで電流が増加す
る。可飽和リアクトル17が時刻t4になるまで飽和しない
ように設定することによって，時刻t3〜t4の間に出力電
流の１次側換算値の電流が共振用のコンデンサ４から流
出することを防ぐ。したがって，本方式では，負荷が重
い場合でも時刻t4における共振用のコンデンサ４の電流
がゼロ以下となり，ＺＶＳ動作を可能とすることができ
る。
わち共振回路よりエネルギーを取り出す個所であるトラ
ンス２の巻線間電圧の極性が反転して整流用のダイオー
ドの導通初期，において出力電流の１次側換算値が共振
コンデンサ４から流出し，共振用コンデンサ４の電流の
絶対値は，急激に減少する。したがって，負荷が重くな
ると時刻t3〜t4において，共振用コンデンサ電流がゼロ
以上となりＺＶＳ動作が不可能となり得る。本発明によ
れば，時刻t3において，トランス２の２次側巻線に出力
電流が流れ込まず，トランス２の２次側巻線2bの電流
は，可飽和リアクトル17で決まる傾きで電流が増加す
る。可飽和リアクトル17が時刻t4になるまで飽和しない
ように設定することによって，時刻t3〜t4の間に出力電
流の１次側換算値の電流が共振用のコンデンサ４から流
出することを防ぐ。したがって，本方式では，負荷が重
い場合でも時刻t4における共振用のコンデンサ４の電流
がゼロ以下となり，ＺＶＳ動作を可能とすることができ
る。
【００１７】
【第２の実施例】図３には，本発明の第２の実施例を示
し，図４にはその動作波形を示す。この実施例は，従来
の共振形コンバータのトランス２の２次側にMOS FET 29
を追加しただけの構成となっている。このMOS FET 29
は，駆動回路13からオンパルス信号を受けて，時刻t3か
らt4４までの間でオフするだけでその他の期間ではオン
している。したがって，それ以外の期間t1〜t3，t4〜t5
では，図８に示す従来の共振形コンバータと同じ動作を
する。
し，図４にはその動作波形を示す。この実施例は，従来
の共振形コンバータのトランス２の２次側にMOS FET 29
を追加しただけの構成となっている。このMOS FET 29
は，駆動回路13からオンパルス信号を受けて，時刻t3か
らt4４までの間でオフするだけでその他の期間ではオン
している。したがって，それ以外の期間t1〜t3，t4〜t5
では，図８に示す従来の共振形コンバータと同じ動作を
する。
【００１８】時刻t3において，共振用のコンデンサ４の
電圧が入力電圧に達するとトランス２の１次側巻線2aの
電圧の極性は反転し，出力整流用のダイオード５がオン
する向きに電圧が発生する。しかし，MOS FET 29がオフ
しているために出力整流用のダイオード６はオンせず
に，出力電流は出力還流用のダイオード７を通って還流
する。共振用のコンデンサ４の電圧がゼロボルトになっ
たときにMOS FET ３をオンさせればＺＶＳ動作は可能と
なる。同時に，MOS FET 29をオンさせると出力整流用の
ダイオード６がオンし，出力側にエネルギーが伝達され
る。
電圧が入力電圧に達するとトランス２の１次側巻線2aの
電圧の極性は反転し，出力整流用のダイオード５がオン
する向きに電圧が発生する。しかし，MOS FET 29がオフ
しているために出力整流用のダイオード６はオンせず
に，出力電流は出力還流用のダイオード７を通って還流
する。共振用のコンデンサ４の電圧がゼロボルトになっ
たときにMOS FET ３をオンさせればＺＶＳ動作は可能と
なる。同時に，MOS FET 29をオンさせると出力整流用の
ダイオード６がオンし，出力側にエネルギーが伝達され
る。
【００１９】このように，共振回路の極性が反転して整
流用のダイオードの導通初期，つまり時刻t3からにt4間
においてMOS FET 29をオフし，出力電流の１次側換算電
流が共振用のコンデンサ４から流出することを防ぎ，負
荷が重い場合でも確実にＺＶＳ動作を可能とする。
流用のダイオードの導通初期，つまり時刻t3からにt4間
においてMOS FET 29をオフし，出力電流の１次側換算電
流が共振用のコンデンサ４から流出することを防ぎ，負
荷が重い場合でも確実にＺＶＳ動作を可能とする。
【００２０】
【第３の実施例】次に図５は本発明の第３の実施例の部
分図である。この実施例は図１に示す実施例においてト
ランス２をインダクタンス14に代えて，一次巻線と二次
巻線とを共通にして，非絶縁形として構成したものであ
り，図１に示す実施例と同じ構成要素のものは省略して
ある。
分図である。この実施例は図１に示す実施例においてト
ランス２をインダクタンス14に代えて，一次巻線と二次
巻線とを共通にして，非絶縁形として構成したものであ
り，図１に示す実施例と同じ構成要素のものは省略して
ある。
【００２１】
【第４の実施例】次に図６は本発明の第４の実施例を示
す。この実施例は図１に示す実施例においてトランス２
を単巻トランスにして，非絶縁形として構成したもので
あり，図１に示す実施例と同じ構成要素のものは省略し
てある。
す。この実施例は図１に示す実施例においてトランス２
を単巻トランスにして，非絶縁形として構成したもので
あり，図１に示す実施例と同じ構成要素のものは省略し
てある。
【００２２】以上述べた各実施例において，MOS FET
３，29はバイポーラトランジスタやIGBT等の他のスイッ
チング素子に容易に交換することは当然可能である。ま
た第３，第４の実施例を第２の実施例と組み合わせて，
トランス２次側のMOS FET によることも可能である。共
振用のコンデンサ４については，単にコンデンサに限ら
ず，分布容量や，浮遊容量を利用したり，併用すること
もできる。
３，29はバイポーラトランジスタやIGBT等の他のスイッ
チング素子に容易に交換することは当然可能である。ま
た第３，第４の実施例を第２の実施例と組み合わせて，
トランス２次側のMOS FET によることも可能である。共
振用のコンデンサ４については，単にコンデンサに限ら
ず，分布容量や，浮遊容量を利用したり，併用すること
もできる。
【００２３】
【発明の効果】以上説明してきたように本発明によれ
ば，共振回路の極性が反転して整流用のダイオードの導
通初期の間に，共振コンデンサ４に出力電流の１次側換
算値の電流が流れ込むのを防ぐことで，負荷が重い場合
でのＺＶＳ動作ができる共振形コンバータが可能とな
る。
ば，共振回路の極性が反転して整流用のダイオードの導
通初期の間に，共振コンデンサ４に出力電流の１次側換
算値の電流が流れ込むのを防ぐことで，負荷が重い場合
でのＺＶＳ動作ができる共振形コンバータが可能とな
る。
【図１】本発明の第１の実施例を示す。
【図２】図１に示す実施例の動作を説明するための波形
図である。
図である。
【図３】本発明の第２の実施例を示す。
【図４】図２に示す実施例の動作を説明するための波形
図である。
図である。
【図５】本発明の第３の実施例の部分図を示す。
【図６】本発明の第４の実施例の部分図を示す。
【図７】ゼロ電圧スイッチングの様子を説明するための
波形図である。
波形図である。
【図８】従来のＺＶＳ共振形ＤＣ−ＤＣコンバータの一
例を示す。
例を示す。
【図９】図８に示すＺＶＳ共振形ＤＣ−ＤＣコンバータ
の動作波形図である。
の動作波形図である。
１…直流電源 ２…トランス ３…MOS FET ４…コンデンサ ５…検出回路 ６…ダイオード ７…ダイオード ８…チョークコ
イル ９…コンデンサ 11，12…入力端
子 13…駆動回路 14…インダクタ
ンス 15…負荷 17…可飽和リア
クトル 18…励磁インダクタンス 19…単巻トラン
ス 21，22…出力端子 29…ＭＯＳ Ｆ
ＥＴ
イル ９…コンデンサ 11，12…入力端
子 13…駆動回路 14…インダクタ
ンス 15…負荷 17…可飽和リア
クトル 18…励磁インダクタンス 19…単巻トラン
ス 21，22…出力端子 29…ＭＯＳ Ｆ
ＥＴ
Claims (2)
- 【請求項１】一対の直流入力端子と，これら一対の直流
入力端子に接続される互いに直列接続されたインダクタ
ンス手段とキャパシタンス手段と，このキャパシタンス
手段に並列接続され高周波でオンオフするスイッチング
素子と，前記インダクタンス手段に可飽和リアクトルを
介して接続された整流手段とからなることを特徴とする
共振形ＤＣ−ＤＣコンバータ。 - 【請求項２】一対の直流入力端子と，これら一対の直流
入力端子に接続される互いに直列接続されたインダクタ
ンス手段とキャパシタンス手段と，このキャパシタンス
手段に並列接続され高周波でオンオフする第１のスイッ
チング素子と，前記インダクタンス手段に第２のスイッ
チング素子を介して接続された整流手段とからなること
を特徴とする共振形ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089205A JPH06284717A (ja) | 1993-03-24 | 1993-03-24 | 共振形ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089205A JPH06284717A (ja) | 1993-03-24 | 1993-03-24 | 共振形ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284717A true JPH06284717A (ja) | 1994-10-07 |
Family
ID=13964222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5089205A Withdrawn JPH06284717A (ja) | 1993-03-24 | 1993-03-24 | 共振形ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170918A (ja) * | 2008-01-14 | 2009-07-30 | Tai-Her Yang | 二方向性電気エネルギーインピーダンス分圧によるｌｅｄ一方向性駆動回路 |
-
1993
- 1993-03-24 JP JP5089205A patent/JPH06284717A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170918A (ja) * | 2008-01-14 | 2009-07-30 | Tai-Her Yang | 二方向性電気エネルギーインピーダンス分圧によるｌｅｄ一方向性駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
| US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US6483721B2 (en) | Resonant power converter | |
| JP4671020B2 (ja) | 多出力共振型ｄｃ−ｄｃコンバータ | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US11070135B2 (en) | Converter with soft-start period of output voltage | |
| US7009850B2 (en) | Soft switching converter using current shaping | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP2513381B2 (ja) | 電源回路 | |
| JP2001197737A (ja) | 高圧電源回路 | |
| JPH06284717A (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP3354454B2 (ja) | スイッチング電源装置 | |
| JPH10178775A (ja) | スイッチング電源 | |
| JPH06217542A (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP4329450B2 (ja) | 直流変換装置 | |
| JPH0576178A (ja) | スイツチング電源装置 | |
| US6008997A (en) | Series resonant converter with inherent short circuit protection | |
| JP2004320916A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH04308461A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4329451B2 (ja) | スイッチング電源装置 | |
| JPH09271167A (ja) | 同期整流回路 | |
| JPH11155283A (ja) | スイッチング電源 | |
| JPH0622548A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |