JPH03273862A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧変換用トランスを用いたスイッチングレギ
ュレータに関する。

〔従来の技術〕

第２図は従来のスイッチングレギュレータの構成を示す
図である。

図中２１．２１□は入力端子、２２゜ ２２２は出力端子、２３はスイッング素子であるＦＥＴ
、２４は電圧変換用トランス、２５はＦＥＴ２３がオン
のときに整流動作をする整流素子であるダイオード、２
６はＦＥＴ２３がオフのときに整流動作をする整流素子
であるダイオード、２７はダイオード２５が動作時にエ
ネルギーを貯え、整流素子２６が動作時にその貯えたエ
ネルギーを出力端子２２．．２２２を介して外部に電力
を供給するチョークコイル、２Ｂ、、２８□は、平滑回
路を構成するコンデンサ、２９はＦＥＴ２３がオフのと
きに電圧変換用トランスの巻線Ｎ２３における電圧を出
力電圧（一定値）に固定し、ＦＥＴ２３およびダイオー
ド２５がオフのときに出力端子２２．．２２２へ出力さ
れる電圧を定格電圧以下に押えるための整流素子、３０
はＦＥＴ２３を駆動する駆動回路、３１は出力電圧を検
出し、出力電圧の変動に応してパルス幅を変化させて駆
動回路３０を動作させることにより、ＦＥＴ２３のデユ
ーティ比を変化させ、出力電圧を一定に保つように動作
するパルス幅変調回路、３２はパルス幅変調回路３１の
くり返し周波数を決める発振回路である。

ＦＥＴ２３が駆動回路３０からの信号によりオン状態に
なると、電圧変換用トランス２４のＮ２＋、Ｎ２□の各
巻線の極性によりダイオード２５がオンとなり、チョー
クコイル２７にエネルギーが貯えられるとともに出力端
子２２．．２２２を介して外部に電力を供給する。また
、スイッチング素子２３がオフになると、ダイオード２
５はオフになるとともに、ダイオード２６がオンとなり
、チョークコイル２７に貯えらられたエネルギーが出力
端子２２．．２２２を介して外部に電力を供給する。パ
ルス幅変調回路３１はこの出力電圧を検出し、その変動
に応じてパルス幅を変化させ、駆動回路３０を介してＦ
ＥＴ２３のチューティ比を変化させることにより、出力
電圧か一定に保たれる。

〔発明か解決しようとする課題〕

上述した従来のスイッチングレギュレータにおいては、
整流素子２５．２６には、ダイオードが用いられ、前述
のようにＦＥＴ２３がオフからオンに変化したとき、ダ
イオード２６かオフになりダイオード２５がオンになる
。しかしながら、このような状態におけるダイオードに
は逆バイアス状態にもかかわらず、導通状態となフてし
まう逆回復時間という期間が存在するため、その期間、
ダイオード２６は、導通状態となり、電圧変換用トラン
ス２４のＮ２４巻線は、ダイオード２５゜２６により短
絡状態となる。その結果電圧変換用トランス２４および
スイッチング素子２３、ダイオード２５．２６の過渡的
な損失か増加する。また、スイッチング素子２３のくり
返し周波数を高くするほど、前述の過渡的な損失は増加
するため、電圧変換用トランス２４、ＦＥＴ２３、ダイ
オード２５．２６に過大なストレスがかかるという欠点
があった。

さらに、入力端子２１．．２１２に加えられる入力電圧
の範囲が広くなる程、出力端子２２Ｉ。

２２２より得られる出力電圧にかかわらずにダイオード
２６に印加される逆電圧が高くなるためダイオード２５
．２６には高価な高耐圧のダイオードを使用しなければ
ならなくなる。高耐圧のダイオードは一般的に順方向電
圧降下が多いため、発生する損失もさらに増加するとい
う欠点があフた。

本発明は上記従来技術か有する欠点に鑑みてなされたも
ので、電圧変換用トランスや整流素子であるダイオード
に加わるストレスか低減され、生しる損失も低減された
スイチンダレギュレータを実現することを目的とする。

〔課題を解決するための手段〕

本発明のスイッチングレギュレータは、電圧変換トラン
スの一次側巻線への電力供給状態をスイッチングする第
１のスイッチング素子と、 第１のスイッチング素子を駆動するための第１の駆動回
路と、 第１のスイッチング素子のスイッチング状態を第１の駆
動回路を介して制御して前記電圧変換トランスの二次側
巻線を介して出力される出力電圧を一定のものとするパ
ルス幅変調回路とを具備するスイッチングレギュレータ
において、電圧変換トランスの二次側巻線の一端と、一
対の出力端子の一方との間に直列に設けられたダイオー
ドおよびチョークコイルと、 ダイオードおよびチョークコイルの接続点と、一対の出
力端子の他方と接続される電圧変換トランスの他端との
間に設けられた第２のスイッチング素子と、 第２のスイッチング素子を駆動するための第２の駆動回
路と、 パルス幅変調回路の出力を入力し、該入力と電気的に絶
縁され、かつ、該入力内容に応じた出力を第２の駆動回
路へ出力する絶縁バッファ回路とを有する。

〔作　　　用〕

電圧変換トランスの一次側巻線への電力供給動作がスイ
ッチングされる際に、二次側巻線に設けられた第２のス
イッチング素子により、ダイオードおよびチョークコイ
ルの接続点と、電圧変換トランスの他端（一対の出力端
子の他方）とが短絡もしくは遮断され、チョークコイル
を用いた電力供給が行なわれる。このスイッチング素子
としてＦＥＴやバイポーラトランジスタ等の逆回復時間
が生じないものを用いることにより、電圧変換用トラン
スが短絡状態におかれる時間が短縮される。

〔実　施　例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のスイッチングレキュレータの一実施例
の構成を示す回路図である。

電圧変換用トランス４は、−次側の巻線Ｎ、と次側の巻
線Ｎ２．Ｎ３より構成されている。巻線Ｎ、の一端は、
ソースが入力端子１１に接続されたスイッチング素子で
あるＦＥＴ３のドレインと接続され、巻線Ｎ、の他端は
、入力端子１２と接続されている。巻線Ｎ２の一端はダ
イオード５、チョークコイル７を介して出力端子２．と
接続され、巻線Ｎ２の他端は出力端子２２およびＦＥＴ
１４のソースと接続されている。この、ＦＥＴ１４のド
レインはダイオード５およびチョークコイル７の接続点
に接続されている。二次側の巻線Ｎ３は、一端が出方端
子２２と接続され、他端はダイオード９を介して出力端
子２１と接続されている。

本実施例における出力電圧の制御は第２図に示した従来
例と同様に行なわれるもので、第１図中の駆動回路１０
および発振回路１２は第２図中の駆動回路３０、および
発振回路３２とそれぞれ同様の構成とされ同様の動作を
行なうものである。

また本実施例のものにおいては駆動回路１０と発振回路
１２の間に設けられるパルス幅変調回路１１は、第２図
に示したパルス幅変調回路３１と同様に駆動回路１０を
介してＦＥＴ３のスイッチング状態を制御し、さらにパ
ルス幅変調回路１１の出力を絶縁して送出する絶縁バッ
ファ回路１６、駆動回路１５を介してＦＥＴ１４のスイ
ッチング状態を制御している。

次に本実施例の動作について説明する。

スイッチング素子であるＦＥＴ３が駆動回路１０の出力
によりオン状態となると、電圧変換トランス４を構成す
る各巻線Ｎ、、Ｎ２の極性により二次側の巻線Ｎ２には
電圧が発生する。このとき整流素子であるダイオード５
もオンになりチョークコイル７を介して出力端子２４．
２２間に電圧が発生する。次に、駆動回路１ｏによって
ＦＥＴ３がオフ状態になると、ダイオード５もオフにな
るため、電圧変換用トランス４を介しての外部の電力の
供給はなくなる。また、ＦＥＴ３がオフになると同時に
パルス幅変調回路１１は絶縁バッファ回路１６、駆動回
路１５を介して整流素子であるＦＥＴ１４をオン状態と
する。このため、チョークコイル７に貯えらだエネルギ
ーがＦＥＴ１４を介して出力端子２Ｉ、２２間に電圧を
発生する。次に、ダイオード５かオフ状態からオン状態
になると、ＦＥＴ１４は、急速にオフ状態になるため、
ダイオード５およびＦＥＴ１４を介して電圧変換用トラ
ンス４の二次側が短絡する期間は殆どない。

本実施例のものにおいては、電圧変換用トランス４、Ｆ
ＥＴ３，１４およびダイオード５の過渡的な損失が殆ど
無視できるので回路を高効率化することができた。また
、スイッチング素子３の〈り返し周波数を高くしても整
流素子１４として、スイッチングスピードがダイオード
より速いＦＥＴを使用しているので高周波化による損失
の増加は、ダイオードの使用に比べてかなり少ない。

さらに、ＦＥＴのオン状態におけるトレイン。

ソース間の飽和電圧は電流の増減に応じて直線的に変化
するため、抵抗分して考えることができる。したがって
ダイオードの順方向電圧降下をＶＦ、ＦＥＴのオン状態
時の抵抗分をＲＤＳ（。０、流れる電流を１０とすると
きＶＦはほぼ一定値と考えることができるため、 Ｖ　Ｆ　＞　Ｉ　ｏ　Ｘ　ＲＤＳ　＋ＯＮ＋上式を満足
する電流Ｉ。の範囲でＦＥＴを使用すれば、前述の１゜
によって生ずる損失をダイオードに比べて少なく設計す
ることが可能となる。

なお、本実施例においては、スイッチング素子としてＦ
ＥＴ３を使用するものと説明したが、これは通常使用さ
れているバイポーラ・トランジスタを用いても同様の効
果が期待できる。電源電圧の極性、出力電圧の極性等に
対しても、整流素子５．１４の挿入位置を異なる箇所と
し、本実施例ではＮチャネンネルのＦＥＴをＰチャンネ
ルのものとすることにより逆特性のスイッチングレギュ
レータを構成することができる。また、最近の著しい半
導体技術の進歩によりダイオードに勝るとも劣らない高
性能のＦＥＴをダイオードと同等以下の価格で人手する
ことが容易になってきたため電源としても低価格化を図
ることができた。

〔発明の効果〕

以上説明したように本発明は、ダイオードよりもスイッ
チング速度の速いスイッチング素子を用いて電圧変換用
トランスが短絡状態におかれる時間を短縮することによ
り、電圧変換用トランス等に加わるストレスを低減する
ことができ、これによる損失を低減することができる効
果がある。このため、スイッチング素子のくり返し周波
数を高くしても、効率の低下の少ない小型化の見込める
電源を実現することができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す回路図、第２図
は従来例の構成を示す回路図である。 １、．１２　・・・入力端子、 ２、．２２　・・・出力端子、 ３、１４　・　・　・　・　ＦＥＴ、 ４・・・電圧変換用トランス、 ５．９・・・ダイオード、 ７・・・チョークコイル、 ８１．８２　・・・コンデンサ、 １０．１５・・・駆動回路、 １１・・・パルス幅変調回路、 １２・・・発振回路、 １６・・・絶縁バッファ回路、 Ｎ、−Ｎ３　・・・巻線。 電圧多才用 低許出願人　日本電気株式会社

Claims (1)

1. 【特許請求の範囲】 １、電圧変換トランスの一次側巻線への電力供給状態を
   スイッチングする第１のスイッチング素子と、 前記第１のスイッチング素子を駆動するための第１の駆
   動回路と、 前記第１のスイッチング素子のスイッチング状態を前記
   第１の駆動回路を介して制御して前記電圧変換トランス
   の二次側巻線を介して出力される出力電圧を一定のもの
   とするパルス幅変調回路とを具備するスイッチングレギ
   ュレータにおいて、前記電圧変換トランスの二次側巻線
   の一端と、一対の出力端子の一方との間に直列に設けら
   れたダイオードおよびチョークコイルと、 前記ダイオードおよびチョークコイルの接続点と、前記
   一対の出力端子の他方と接続される前記電圧変換トラン
   スの他端との間に設けられた第２のスイッチング素子と
   、 前記第２のスイッチング素子を駆動するための第２の駆
   動回路と、 前記パルス幅変調回路の出力を入力し、該入力と電気的
   に絶縁され、かつ、該入力内容に応じた出力を前記第２
   の駆動回路へ出力する絶縁バッファ回路とを有すること
   を特徴とするスイッチングレギュレータ。