JPH04150765A - Ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報、通信、ＯＡなどの産業用機器やＶＴＲ，
ＴＶなどの民生用機器の電子機器に直流安定化電圧を供
給するＤＣ−ＤＣコンバータに関するものである。

従来の技術 近年、電子機器のポータプル化に伴い電池駆動が増加し
ており、ＤＣ−ＤＣコンバータは電子回路に供給する電
圧の変換や安定化を行うために用途が急増している。ポ
ータプル機器の用途では、小型化と高効率化が強く求め
られている。

以下に従来のＤＣ−ＤＣコンバータについて説明する。

第３図は従来のＤＣ−ＤＣコンバータの回路構成図を示
しており、いわゆる、降圧型コンバータと呼ばれるもの
である。第３図において、１は電池などの直流電源であ
り、入力端子２−２″に入力端子を供給し正電圧を入力
端子２に、負電圧を入力端子２”に接続している。２０
はＰチャンネル型電界効果トランジスタ（以下、単にＰ
型ＦＥＴと記す）であり、ソースを入力端子２に接続し
、ドレインをチョークトランス４の一端に接続し、ゲー
トを制御トランジスタ１０のコレクタに接続し、オンオ
フ動作を行い電流を導通遮断する。４は１巻線を有した
チョークトランスであり、一端をＰ型ＦＥ７２０に接続
し、他端を出力端子７に接続し、エネルギーの蓄積と放
出を行う。５は平滑コンデンサであり、出力端子７−７
°の両端に接続し、脈流電圧を直流電圧に平滑する。７
−７’　は出力端子であり、負荷８が接続され負荷８に
出力電圧を供給し、出力端子７に正電圧、入力端子２゛
と接続された出力端子７°に負電圧が供給されている。

６はダイオードであり、カソードをＰ型ＦＥＴ２０とチ
ョークトランス４の接続点に接続し、アノードを出力端
子７゛に接続し、チョークトランス４の出力へのエネル
ギー放出時の電流ループになる。１６は制御回路であり
、出力電圧を検出して出力電圧が一定になるように決め
られた周期のオンオフパルスを発生し、オンオフのデユ
ーチー比を調整する。　１０は制御トランジスタであり
、コレクタをＰ型ＦＥＴ２０のゲートに接続し、エミッ
タを入力端子２”に接続し、ベースに制御回路１６のオ
ンオフパルスが印加されＰ型ＦＥ７２０のゲートのドラ
イブを行う、１３は抵抗であり、Ｐ型ＦＥ７２０のソー
ス、ゲート間に接続されＰ型ＦＥＴ２０のゲート電荷の
放電を行う。

以上のように構成されたＤＣ−ＤＣコンバータについて
、詳しく動作説明を行う。直流電源１より供給された入
力電圧は、Ｐ型ＦＥ７２０によりオンオフスイッチング
されチョークトランス４に電圧を印加遮断して電流を供
給する。

チョークトランス４に流れる電流は、出力端子７−７′
を介して負荷８に供給され、Ｐ型ＦＥ７２０がオンの時
に直流電源１より、オフの時はチョークトランス４に蓄
えられたエネルギーがダイオード６を介して放出される
ことで連続的に負荷８に供給される。出力電圧は、制御
回路１６により絶えず一定になるようにＰ型ＦＥ７２０
のオンオフを調整するため下記の式で示される電圧値に
固定される。

Ｖｏｕｔ−ＶｉｎＸＤ ここで、Ｖｉｎは入力電圧値、Ｖｏｕｔは出力電圧値、
ＤはＰ型ＦＥＴ２０のオンオフデユティ−比である。

Ｐ型ＦＥＴ２０のオンオフ動作については、制御トラン
ジスタ１０がオンすることでＰ型ＦＥＴ２０のゲートが
零電位になり、ソース、ゲート間に入力電圧が印加され
ゲート容量が充電され順方向ドライブ状態となりオンす
る。制御トランジスタ１０がオフすると抵抗１３により
、Ｐ型ＦＥ７２０のゲート容量に蓄えられた電荷が放電
されゲート、ソース間電位が減少してオフする。このオ
ンオフ動作によりＰ型ＦＥ７２０に流れる電流がスイッ
チングされるが、スイッチ動作のスピードによりスイッ
チング損失（ターンオン、ターンオフ損失）が大きく増
減する。スイッチングスピードを早（して損失を減少さ
せようとすると、Ｐ型ＦＥ７２０のゲート容量の充放電
を高速にする必要があり、制御トランジスタ１０の能力
を大きくすることでターンオンスピードを、抵抗１３の
抵抗値を小さくすることでタンオフスピードを早くする
ことができる。しかし、抵抗１３の抵抗値を小さくする
とオン時に抵抗１３、制御トランジスタ１０を介して電
流が流れ大きなドライブ損失が発生することになる。ま
た、Ｐ型ＦＥ７２０はＮチャンネル電界効果型トランジ
スタ（以下、単にＮ型ＦＥＴと記す）と比較してスイッ
チングスピードも遅く、同一チップサイズではオン抵抗
も約２倍（同一オン抵抗ではゲート容量が２倍）となる
。さらにスイッチング周波数を高周波化するにしても、
スイッチングスピードを高速にしてスイッチング遅れを
少なくする必要があり、Ｐ型ＦＥ７２０を使用する場合
ＤＣ−ＤＣＣ−式−タの高効率化、小型化を追求するに
は限界がある。

そこで、Ｎ型ＦＥＴを使用した従来の方式について、第
４図を参照して説明する。第４図において第３図と同じ
ものは同一の符号を記し説明を省略する。ｌは直流電源
、２−２′入力端子、４はチョークトランス、５は平滑
コンデンサ、６はタイオード、７−７　は出力端子、８
は負荷、１０は制御トランジスタ、１３は抵抗である。

３はＮ型ＦＥＴであり、ドレインを入力端子２に接続し
、ソ−スをチョークトランス４の一端とダイオード６の
接続点に接続し、ゲートを抵抗１３と制御トランジスタ
１０のコレクタとの接続点に接続し、オンオフ動作を行
い入力電流を導通遮断する。チョークトランス４にはバ
イアス巻線２１が巻線されており、一端を入力端子２に
接続し、他端をダイオード１４、コンデンサ１５を介し
て入力端子２に接続され、入力電圧に重畳するようにド
ライブ電圧を発生し、Ｎ型ＦＥＴ３のドライブ電圧とし
て供給される。

抵抗１３は、コンデンサ１５とダイオード１４の接続点
と、Ｎ型ＦＥＴ３のゲート間に接続され、Ｎ型ＦＥＴ３
のゲートにバイアス電圧を供給する。９は制御回路であ
り、第３図で説明した制御回路１６とはオンオフのシー
ケンスが反転しているだけで同一の動作を行う０以上の
ように構成されたＤＣ−ＤＣコンバータについて、コン
バータとしての動作は第３図で説明したものと同一なた
め省略し、ここではドライブの動作について説明する。

制御回路９によりオンオフは決定され、制御トランジス
タ１０がオンするとＮ型ＦＥＴ３のゲートが零電位に短
絡され、ゲート容量に蓄えられた電荷が放電されゲート
、ソース間電位が減少してオフする。

次に、制御トランジスタ１０がオフすると抵抗１３を介
して電流がＮ型ＦＥＴ３のゲートに供給され、ゲート電
位が入力電圧とバイアス電圧の和の電位に充電されＮ型
ＦＥＴ３がオンし、ドレイン、ソース間が導通してソー
ス電位が入力電圧に上昇してもゲートとソース間の電位
はバイアス電圧で引き続きドライブされるためオンは持
続する。この構成によりＮ型ＦＥＴ３を使用することが
可能となるが、ドライブ電圧として入力電圧より高い電
圧が新たに必要になるため、チョークトランス４よりド
ライブ電圧を作り出すためにドライブ巻線を新たに巻く
必要があり、チョークトランス４が大型化する。さらに
、ドライブ損失も入力電圧に重畳されたバイアス電圧よ
り抵抗１３を介して供給するため、制御トランジスタ１
０がオンした時に抵抗１３に流れる電流が大きな値とな
るため、ドライブ損失が増大するなどの問題がある。

そこで第５図に示すバッファー回路１９を付けることで
、ドライブ損失の低減を行うことができ、第６図に示す
チャージポンプ回路３０を付けることで、入力電圧より
高い電圧を入力電圧から直接作りだし、ドライブ電圧と
することができる方法が既に開発されているが、何れの
場合も回路構成が複雑化するなどの欠点がある。

第５図において第３図、第４図と同じものは同一の記号
を記しており、動作もドライブ回路１９以外は同じため
説明は省略する。第５図において１９はドライブ回路で
あり、Ｐ型ＦＥＴ１７とＮ型ＦＥＴ１８のトーテムポー
ル接続により構成され、Ｐ型ＦＥ７１７のソースをコン
デンサ１５とダイオード１４の接続点に接続し、Ｐ型Ｆ
ＥＴ１７のドレインとＮ型ＦＥＴ１８のドレインをＮ型
ＦＥＴ３のゲートに接続し、Ｐ型ＦＥ７１７ゲートとＮ
型ＦＥＴ１８ゲートを抵抗１３と制御トランジスタ１０
の接続点に接続し、Ｎ型ＦＥＴ１８のソースをＮ型ＦＥ
Ｔ３のソースに接続している。制御トランジスタ１０の
オンオフにより、Ｐ型ＦＥＴ１７とＮ型ＦＥＴ１８が相
補的にオンオフしてＮ型ＦＥＴ３をドライブする。抵抗
１３は、バッファー回路１９をドライブする電流を供給
するだけでよく、大きな抵抗値にできドライブ損失が低
減される。、Ｎ型ＦＥＴ３のドライブもバッファー回路
１９の能力により決まるため、高速な充放電が可能でス
イッチングスピードを高速化できる。

第６図において第４図と同じものは同一の記号を記して
おり、動作もチャージポンプ回路３０以外は同じため説
明は省略する。第６図において３０はチャージポンプ回
路であり、発信器３１とＮ型ＦＥＴ３２とＰ型ＦＥＴ３
３とコンデンサ３４．３７とダイオード３５．３６より
構成され、入力電圧を整数倍に昇圧する。Ｐ型ＦＥＴ３
３とＮ型ＦＥＴ３２はトーテムポール接続され、Ｐ型Ｆ
ＥＴ３３のソースを入力端子２に接続し、Ｐ型ＦＥ７３
３のゲートとＮ型ＦＥＴ３２のゲートを発信器３１に接
続し、Ｐ型ＦＥ７３３ドレインとＮ型ＦＥＴ３２ドレイ
ンをコンデンサ３４、ダイオード３５を介して入力端子
２に接続し、Ｎ型ＦＥＴ３２のソースを入力端子２”に
接続して、発信器３１により相補的にオンオフする。ダ
イオード３５のアノードを入力端子２に接続し、カソー
ドをコンデンサ３４に接続してＮ型ＦＥＴ３２がオンし
た時にダイオード３５を介して入力電圧にコンデンサ３
４を充電する。ダイオード３６はアノードをコンデンサ
３４とダイオード３５の接続点に接続し、カソードをコ
ンデンサ３７を介して入力端子２゛に接続され、Ｐ型Ｆ
ＥＴ３３がオンした時にコンデンサ３４に貯えられた電
圧が入力電圧に重畳されてコンデンサ３７に充電する。

この動作により、コンデンサ３７０両端には入力電圧の
約２倍の電圧が発生し、この電圧を抵抗１３を介してＮ
型ＦＥＴ３のゲートのドライブ電圧とし利用することで
、チョークトランス４のバイアス巻線を無くすことがで
きる。

発明が解決しようとする課題 しかしながら上記の従来の構成では、高効率化と高周波
化するため、スイッチングスピードを早くしてスイッチ
ング損失を減少させようとするとＰ型ＦＥ７２０又はＮ
型ＦＥＴ３のゲート容量の充放電を高速にする必要があ
り、制御トランジスタ１０の能力を大きくすることでタ
ーンオンスピード又はターンオフスピードを、抵抗１３
の抵抗値を小さくすることでタンオフスピード又はター
ンオンスピードを早くすることができる。しがし、抵抗
１３の抵抗値を小さくするとオシ時又はオフ時に抵抗１
３、制御トランジスタ１０を介して大きな電流が流れて
大きなドライブ損失が発生することになる。

また、ドライブ損失を低減するために第５図に示すＮ型
ＦＥＴ１７とＰ型ＦＥＴ１８よりなるバッファー回路１
９を介してドライブを行うことで、抵抗１３の電流が少
なくても大きなドライブ電流が供給可能となるが、回路
が複雑化するなどの問題がある。

さらにＰ型ＦＥＴを使用した場合ドライブ電圧が入力端
子と共用でき回路が簡素化されるが、Ｐ型ＦＥＴはＮ型
ＦＥＴと比較してスイッチングスピードも遅く、同一チ
ンプサイズではオン抵抗も約２倍（同一オン抵抗ではゲ
ート容量が２倍）となり、素子の大型化と損失の増大な
ど小型化と高効率化が困難となる。一方、Ｎ型ＦＥＴを
使用した場合、入力電圧より高いドライブ電圧が必要に
なるため、チョークトランスよりドライブ電圧を作り出
すためにドライブ巻線を新たに巻く必要があり、チョー
クトランスが大型化するなどの問題を有している。また
、ドライブ巻線無しに入力電圧より高いドライブ電圧を
得るために第６図に示すチャージポンプ回路３０により
作り出すことも可能であるが、回路が複雑化するため実
用的でない等の問題を有していた。

本発明は上記従来の問題点を解決するもので、Ｎ型ＦＥ
Ｔを使用してもドライブ電圧確保のためのドライブ巻線
やチャージポンプ回路を必要とせず、ドライブ回路の損
失を低減でき高周波化、高効率化、小型化が可能となる
ＤＣ−ＤＣコンバータを供給することを目的にとする。

課題を解決するための手段 この課題を解決するために本発明のＤＣ−ＤＣコンバー
タは、直流入力に直列にスイッチ手段とチョークトラン
スとコンデンサが接続され、前記スイッチ手段とチョー
クトランスの接続点と前記直流入力の一端に接続したダ
イオードと、前記コンデンサの両端電圧が一定になるよ
うに前記スイッチ手段のオンオフ比を制御する制御手段
と、前記コンデンサの両端電圧が負荷へ出力され、前記
スイッチ手段に並列に第２のダイオードと第２のコンデ
ンサからなる直列回路を接続し、前記スイッチ手段のド
ライブ電圧として前記第２のコンデンサに蓄えられた電
圧を印加するように前記制御手段に同期してオンオフす
る第２のスイッチ素子を設ける構成を有している。

作用 この構成によつて、直流入力電圧がスイッチ手段のオン
オフによりスイッチ手段の両端に印加される電圧を第２
のコンデンサに蓄え、スイッチ手段がオンしたときに第
２のコンデンサ電位を直流入力電圧に重畳することで直
流入力電圧のおよそ２倍の電圧を作り、この電圧を利用
してスイッチ手段のドライブ電圧とし、さらに制御手段
に同期して動作する第２のスイッチ素子により、急激に
スイッチ素子にドライブ電圧を印加することでスイッチ
ングスピードを高速にするものである。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図は本発明の実施例におけるＤＣ−ＤＣコンバータ
の回路構成図を示すものである。第１図において第４図
と同じものは同一の記号を記し説明を省略する。第１図
において、１は直流電源、２−２゛は入力端子、３ばＮ
型ＦＥＴ、４はチョークトランス、５は平滑コンデンサ
、６はダイオード、７−７°は出力端子、８は負荷、９
は制御回路、１０は制御トランジスタ、１３は抵抗、１
４はダイオード、１５はコンデンサである。ダイオード
１４のアノードを入力端子２に接続し、カソードをコン
デンサ１５を介してＮ型ＦＥＴ３のドレインに接続して
いる。１２はＮＰＮ型のトランジスタであり、コレクタ
をダイオード１４とコンデンサ１５の接続点に接続し、
エミッタをＮ型ＦＥＴ３のゲートに接続し、ベースを抵
抗１３を介してトランジスタ１２のコレクタに接続して
いる。さらに、トランジスタ１２は制ｍ回路９と同期し
てオンオフされるように、ベースを制御トランジスタ１
０のコレクタに接続している。　１１はダイオードであ
り、アノードをＮ型ＦＥＴ３のゲートに接続し、カソー
ドをトランジスタ１２のベースに接続している。

以上のように構成されたＤＣ−ＤＣコンバータについて
、コンバータとしての動作は第４図で説明したものと同
一なため省略し、ここではドライブの動作について説明
する。制御回路９によりオンオフは決定され、制御トラ
ンジスタ１０がオンするとＮ型ＦＥＴ３のゲートがダイ
オード１１を介して低電位に短絡され、ゲート容量に蓄
えられた電荷が放電されゲート、ソース間電位が減少し
てオフする。この時、トランジスタ１２のベースも制御
トランジスタ１０により零電位にされるためオフしてい
る。ダイオード１１は、制御トランジスタ１０がオンす
るときにトランジスタ１２のエミッタ、ベース間に逆電
圧が印加されるのを防止する役目も兼ねている０次に、
制御トランジスタ１０がオフすると抵抗１３を介して電
流がトランジスタ１２のベースに供給され、トランジス
タ１２はオンしてコンデンサ１５に蓄えられた電位をＮ
型ＦＥＴ３のゲート、ソース間に印加し、この電位によ
りＮ型ＦＥＴ３は順方向にドライブされオンする。一方
、コンデンサ１５の両端電位は、Ｎ型ＦＥＴ３がオフの
期間に直流電源よりダイオード１４を介してコンデンサ
１５に電流を供給するが、このときＮ型ＦＥＴ３のソー
ス電位はチョークトランス４に蓄えられたエネルギーが
ダイオード６を介して出力に電流を供給しているためほ
ぼ零電位になっており、このためコンデンサ１５の両端
電位は直流電源電圧と等しい値に充電される。抵抗１３
より供給される電流は、トランジスタ１２により増幅さ
れドライブ電流としてＰ型ＦＥ７３のゲートに供給され
るため抵抗値は大きくてよく、このため制御トランジス
タ１０のオン時に流れる電流も少なくなり、さらにこの
ときコンデンサ１５の両端と直流電源１はほぼ並列に接
続されるようになるため、抵抗１３０両端印加電圧も直
流電源電圧値になるためドライブ損失がさらに低減でき
る。第２図（ａ）〜（４は第１図に示す回路構成の各部
動作波形を示しており、（ａ）はＮ型ＦＥＴ３のドレイ
ン、ソース間のスイッチング電圧波形Ｖｄｓと電流波形
１ｄであり、（ｂ）はＮ型ＦＥＴ３のゲート、ソース間
のドライブ電圧波形Ｖｄｓであり、（Ｃ）は入力端子２
゛より見たコンデンサ１５とダイオード１４の接続点の
電位であり、（司は制御回路９より制御トランジスタ１
０のベースに印加される制御信号波形であり、点線で示
す波形は第４図の回路構成での各部動作波形を示してい
るが、ターンオフ時のドライブ電流の能力が大きいため
より高速なスイッチング動作が達成されている。

発明の効果 以上のように本発明は、スイッチ手段の両端にダイオー
ドとコンデンサの直列回路を接続し、コンデンサの両端
電圧を制御手段と同期してオンオフする第２のスイッチ
素子によりスイッチ手段のドライブ電圧とすることによ
り、スイッチ手段としてＮ型ＦＥＴを用いても入力電圧
よりも高いドライブ電圧を供給するためのバイアス巻線
が必要がなくチョークトランスが小形化し、回路構成も
比較的簡単な構成のため高密度実装が可能となり、高周
波化するために高速な動作を行ってもドライブ損失の増
加を少なくできるなど、小型化と高効率化が可能となる
ＤＣ−ＤＣコンバータを実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるＤＣ−ＤＣコンバー
タの回路構成図、第２図は（ａ）〜（４は本発明の第１
の回路構成の動作波形図、第３図は従来のＤＣ−ＤＣコ
ンバータの回路構成図、第４図は従来の他のＤＣ−ＤＣ
コンバータの回路構成図、第５図は従来の他のＤＣ−Ｄ
Ｃコンバータの回路構成図であり、第６図は従来の他の
ＤＣ−ＤＣコンバータの回路構成図である。 １・・・・・・直流電源、２−２゛・・・・・・入力端
子、３・・・・・・Ｎ型ＦＥＴ、４・・・・・・チョー
クトランス、６・・・・・・ダイオード、７−７“・・
・・・・出力端子、８・・・・・・負荷、９・・・・・
・制御回路、１０・・・・・・制御トランジスタ、１１
・・・・・・ダイオード、１２・・・・・・トランジス
タ、１３・・・・・・抵抗、１４・・・・・・ダイオー
ド、１５・・・・・・コンデンサ。 代理人の氏名　弁理士　小鍜治　明　ほか２名２−２゛ ５−・− ６，１１，Ｉ４ ７−７′ ９−・ −Ｉ彎清 ス°力倉與うし Ｎ＠ＪＦＥＴ チｌ！−り 平滑フンテンプ ダイオード 田力鶏子 ―　椅 Ｉ！Ｉ！ｌ−ａｍ お御トラシジスタ トランジスタ ４　抗 フン手ンブ 第 楕

Claims (1)

【特許請求の範囲】
1. 直流入力に直列にスイッチ手段とチョークトランスとコ
   ンデンサが接続され、前記スイッチ手段とチョークトラ
   ンスの接続点と前記直流入力の一端に接続したダイオー
   ドと、前記コンデンサの両端電圧が一定になるように前
   記スイッチ手段のオンオフ比を制御する制御手段と、前
   記コンデンサの両端電圧が負荷へ出力され、前記スイッ
   チ手段に並列に第２のダイオードと第２のコンデンサか
   らなる直列回路を接続し、前記スイッチ手段のドライブ
   電圧として前記第２のコンデンサに蓄えられた電圧を印
   加するように前記制御手段に同期してオンオフする第２
   のスイッチ素子を設けたＤＣ−ＤＣコンバータ。