KR20010070504A

KR20010070504A - 버스트 모드를 구비한 제로 전압 스위칭 전원

Info

Publication number: KR20010070504A
Application number: KR1020010001527A
Authority: KR
Inventors: 나쓰고탐; 피처럴드윌리엄빈센트주니어
Original assignee: 추후제출; 톰슨 라이센싱 에스.에이.
Priority date: 2000-01-11
Filing date: 2001-01-11
Publication date: 2001-07-25
Also published as: MXPA01000391A; US6166926A; JP2001197739A; MY134234A; EP1126587A2; EP1126587B1; CN1309461A; EP1126587A3; JP4751513B2

Abstract

동기 스위치 모드 전원에 있어서, 공급 인덕턴스가 커패시턴스에 결합되어 동조된 공진 회로를 형성한다. 트랜지스터 스위치는 상기 공진 회로에 결합되어 부하 회로에 결합된 상기 인덕턴스에 전류 펄스를 발생시킴으로써 상기 전원의 출력을 제공한다. 공진 전압 펄스가 상기 트랜지스터 스위치의 주 전류 도전단 쌍 사이에 발생된다. 제어기는 상기 트랜지스터 스위치에 결합되어 구동 모드 동작 동안 스위치 제어 신호를 발생시킨다. 상기 트랜지스터 스위치는 상기 공진 전압 펄스가 제로 전압에 이르렀을 때 주기적으로 도통되어 제로 전압 스위칭을 제공한다. 상기 전류 펄스의 발생이 디스에이블되어 대기 모드 동작에서 버스트 모드 동작을 제공한다.

Description

버스트 모드를 구비한 제로 전압 스위칭 전원{ZERO VOLTAGE SWITCHING POWER SUPPLY WITH BURST MODE}

본 발명은 버스트 모드 동작과 구동 모드 동작을 하는 제로 전압 스위칭용 스위치 모드 전원에 관한 것이다.

통상의 스위치 모드 전원(SMPS: switch mode power supply)은 전력 전송 변압기의 1차 권선에 결합된 스위칭 트랜지스터를 포함하며, 상기 전력 전송 변압기는 주기적으로 입력 공급 전압을 상기 1차 권선에 인가한다. 상기 SMPS는 구동 모드 동작과 대기 모드 동작을 한다. 구동 모드 동작 중 전류 펄스는 고주파에서 상기 변압기의 2차 권선에 유도되고, 필터 또는 평활(平滑) 커패시터의 전하를 주기적으로 공급하기 위하여 정류된다. 상기 커패시터에 유도된 출력 공급 전압은 부하에 전압을 가하도록 연결된다.

구동 모드 동작에 있어서, 상기 SMPS는 연속적인 모드로 동작한다. 대기 모드 동작에서는 전력 소모를 감소시키기 위하여 상기 SMPS를 버스트 모드로 동작시키는 것이 바람직하다. 상기 버스트 모드의 소정 주기 동안, 상기 변압기 권선에 고주파 전류 펄스가 유도된다. 상기 전류 펄스 이후 데드 타임 구간(dead time interval)이라 불리우는 수 밀리 초의 비교적 긴 구간이 잇따르며, 이 시간 동안에는 어떠한 전류 펄스도 생성되지 않는다. 유리한 타입의 SMPS는 제로 전압 스위칭 SMPS이다.

본 발명의 특징을 구현한 제로 전압 스위칭 SMPS에서, 트랜지스터의 스위칭은 스위칭 손실을 최소화하기 위해서 상기 트랜지스터단을 도통시키는 주 전류가 제로일 때 발생한다. 대기 상태에 있는 동안, 상기 제로 전압 스위칭 SMPS를 버스트 모드로 동작시키는 것이 바람직하다.

제로 전압 스위칭 SMPS에 있어서, 스위치에 의하여 구동 모드 부하를 상기 필터 커패시터로부터 접속 해제시켜 상기 대기 모드를 개시함으로써 본 발명의 특징을 구현한다. 이에 따라, 상기 구동 모드 부하는 부하 전류의 소모를 중지시킨다. 상기 구동 모드 부하 회로에 에너지 공급이 차단되기 때문에 상기 SMPS의 궤환 루프는 구동 모드에서의 듀티 사이클(duty cycle)보다 상당히 짧은 듀티 사이클로 상기 트랜지스터를 도통시킨다. 상기 제로 전압 스위칭 SMPS는 상기 트랜지스터의 연속적인 스위칭 주기에서의 짧은 듀티 사이클로 인하여 대기, 버스트 모드에서 동작한다.

도 1은 본 발명의 특징을 구현한 전원으로서, 대기 중 버스트 모드에서 동작하는 전원에 대한 도면.

도 2a, 2b 및 2c는 구동 모드에 있어서, 도 1의 회로 동작을 설명하는 데 유용한 파형도.

도 3a와 3b는 대기, 버스트 모드에 있어서, 도 1의 회로 동작을 설명하는 데 유용한 파형도.

도 4a, 4b, 4c 및 4d는 버스트 모드에서 구동 모드로의 천이에 있어서, 도 1의 회로 동작을 설명하는 데 유용한 파형도.

도면의 주요 부분에 대한 부호의 설명

21: 공진 회로

22: 양방향 스위치

23: 에러 증폭기

31: 재생 스위치

100: 동기 스위치 모드 전원

303: RUN/STBY 부하

302: 구동 부하

401: 구동 모드 스위치

402: 포락선 검파기

412: 마이크로프로세서

T1: 변압기

IC1: 광커플러

Q3: MOS 전력 트랜지스터

본 발명의 일면을 구현한 스위치 모드 전원 장치는 입력 공급 전압원에 결합된 공급 인덕턴스를 포함한다. 상기 인덕턴스에 커패시턴스가 결합되어 동조된 공진 회로를 형성한다. 제1 트랜지스터 스위치가 상기 공진 회로에 결합되어 부하 회로에 결합된 인덕턴스에 공급 펄스를 발생시킨다. 소정의 스위칭 구간에 공진 전압 펄스가 상기 제1 트랜지스터 스위치의 주 전류 도전단 쌍 사이에 발생된다. 스위치 제어 신호가 발생되어 상기 제1 트랜지스터 스위치의 소정 스위칭 구간에 상기 제1 트랜지스터 스위치를 도통시킨다. 구동 모드 동작에 있어서, 상기 제1 트랜지스터 스위치는 상기 공진 전압 펄스 중 어느 하나의 전압 펄스가 제로 전압 스위칭을 제공하기에 충분한 레벨로 감소된 후 도통된다. ON/OFF 제어 신호 소스는 대기 동작이 요구되는 시점을 지시한다. 상기 스위치는 대기 상태인 동안, 버스트 모드에서 동작한다.

도 1은 본 발명의 일 면을 구현하는 동기 SMPS(100)을 나타낸다. 도 1에서 트랜지스터 스위치로 동작하는 N 타입의 금속 산화막 반도체(MOS) 전력 트랜지스터 Q3가 변압기 T1의 1차 권선을 통하여 입력 공급, 직류(DC) 전압 RAW B+에 결합된 드레인 전극을 포함한다. 변압기 T1은 핫 접지(hot ground)-냉 접지(cold ground) 분리 장벽을 제공하는 분리 변압기로서의 역할을 수행한다. 예컨대, 전압 RAW B+는 주 공급 전압(도시되지 않음)을 정류하는 브리지 정류기에 결합된 필터 커패시터로부터 공급된다.

트랜지스터 Q3의 소스 전극은 전류 센서 또는 샘플링 저항 R12를 통하여 비분리 상태의 핫 접지에 결합된다. 스위치로 동작하는 댐퍼 다이오드 D6는 트랜지스터 Q3와 병렬 결합되고, 트랜지스터 Q3와 동일 패키지 내에 포함되어 양방향 스위치(22)를 형성한다. 커패시터 C6는 다이오드 D6와 병렬로 결합되고, 권선 L1과 직렬로 결합되어 스위치(22)가 도통되지 않은 경우 권선 L1의 인덕턴스와 함께 공진 회로(21)를 형성한다.

변압기 T1의 2차 권선 L2는 다이오드 D8의 캐소드에 결합된 필터 커패시터에 출력 전압 VOUT을 발생시키기 위하여 피크 정류 다이오드 D8의 애노드 및 분리 접지 또는 냉 접지에 결합된다. 전압 VOUT은 구동 모드 동작 중, 직렬 결합된 구동 모드 스위치(401)를 통하여 구동 부하 회로(302)에 결합된다. 스위치(401)는 본 발명의 특징을 구현하는 제어 신호 RUN/STBY에 의해 제어되는데, 상기 제어 신호는 구동 모드 중 스위치(401)를 도통 상태로 유지시키는 마이크로프로세서(412)에 의해 생성된다.

에러 증폭기(23)는 전압 VOUT과 기준 전압 VREF에 대해 응답한다. 광커플러 IC1은 발광 다이오드를 포함한다. 광커플러 IC1에 있는 트랜지스터의 이미터 전극은 저항 R4를 통하여 음의 DC 전압 V3에 결합된다. 광커플러 IC1에 있는 트랜지스터의 컬렉터 전극은 커패시터 C3에 결합된다. 광커플러 IC1은 분리기의 역할을 수행한다. 상기 광커플러 IC1의 에러 컬렉터 전류 le는 전압 VOUT이 기준 전압 VREF에 비해 어느 정도 큰 양인지를 나타내는 것으로서, 그들 사이의 차이를 나타낸다.

비교기 트랜지스터 Q2는 저항 R11을 통하여 트랜지스터 Q3의 소스 전극과 전류 센서 저항 R12 사이의 접합단에 결합된 베이스 전극을 포함한다. 트랜지스터 Q2는 그의 베이스 전압 VBQ2을 그의 이미터에 유도된 에러 전압 VEQ2와 비교한다. 전압 VBQ2는 트랜지스터 Q3에서의 소스-드레인간 전류 ID에 비례한 제1 부분을 포함한다. DC 전압 V2는 저항 R6를 통해 트랜지스터 Q2의 베이스에 결합됨으로써 저항 R11에 전압 VBQ2의 제2 부분을 유도한다.

또한, DC 전압 V2는 저항 R5를 통하여 커패시터 C3에 의해 형성된 궤환 루프 필터에 결합됨으로써 커패시터 C3를 충전시키는 전류원을 형성한다. 에러 전류 le는 커패시터 C3에 결합되어 커패시터 C3를 방전시킨다. 다이오드 D5는 트랜지스터 Q2의 이미터와 접지 사이에 결합된다. 다이오드 D5는 전압 VEQ2를 다이오드 D5의 순방향 전압으로 제한하고, 트랜지스터 Q3에서의 최대 전류를 제한한다.

상기 트랜지스터 Q2의 컬렉터 전극은 트랜지스터 Q1의 베이스 전극에 결합되고, 트랜지스터 Q1의 컬렉터 전극은 트랜지스터 Q2의 베이스 전극에 결합되어 재생 스위치(31)를 형성한다. 재생 스위치(31)의 출력단을 형성하고 저항 R10을 통하여 트랜지스터 Q3의 게이트 전극에 결합되어 있는 트랜지스터 Q1의 이미터에 트랜지스터 Q3의 제어 전압 VG가 인가된다.

변압기 T1의 2차 권선 L3는 저항 R9를 통하여 결합됨으로써 교류(AC) 전압 V1을 생성한다. 전압 V1은 커패시터 C4와 저항 R8을 통하여 트랜지스터 Q1의 이미터와 AC 결합됨으로써 트랜지스터 Q3의 구동 전압 VG를 발생시킨다. AC 결합된 전압 V1은 컬렉터 저항 R7를 통하여 트랜지스터 Q2의 컬렉터 전극과 트랜지스터 Q1의 베이스 전극에 결합된다. 또한, 전압 V1은 다이오드 D2에 의해 정류됨으로써 전압 V3를 발생시키고 다이오드 D3에 의해 전압 V2를 발생시킨다.

상기 전압 RAW B+의 소스와 권선 L3로부터 이격된 커패시터 C4의 단자 사이에 결합된 저항 R3는 전압 RAW B+가 공급되는 경우 커패시터 C4를 충전시킨다. 트랜지스터 Q3의 게이트 전극 전압 VG가 MOS 트랜지스터 Q3의 임계 전압을 초과했을 때, 트랜지스터 Q3가 도통되어 트랜지스터 Q3의 드레인 전압 VD가 감소되는 결과가 발생한다. 결국, 전압 V1이 양의 값이 되고 전압 VG를 보충시킴으로써 정궤환 방식에 있어서 트랜지스터 Q3를 완전히 도통시킨다.

도 2a 내지 2c는 도 1에 도시된 동기 SMPS(100)의 동작을 설명하는 데 유용한 파형을 나타낸다. 도 1과 도 2a 내지 2c에서 동일한 기호와 숫자는 동일한 구성 부분 및 기능을 가리킨다.

도 2c에서 소정 주기 T의 구간 t0-t10 동안, 도 1에서의 도전 트랜지스터 Q3의 전류 ID는 업-램핑(up-ramping)이다. 그 결과, 권선 L1에 있어서 대응 전류 IL1의 비공진 전류 펄스 부분이 업-램핑이고, 변압기 T1의 권선 L1에 관련된 인덕턴스에 자기 에너지를 저장한다. 도 2c의 시각 t10에서 저항 R12의 전압으로부터 유도된 업-램핑 부분을 포함하는 도 1의 전압 VBQ2는 전압 VEQ2에 의해 결정되는 재생 스위치(31)의 트리거 레벨을 초과하고, 트랜지스터 Q2를 도통시킨다. 트랜지스터 Q1의 베이스에 전류가 흐른다. 따라서, 재생 스위치(31)는 트랜지스터 Q3의 게이트 전극에 작은 임피던스를 인가한다. 따라서, 도 2a의 게이트 전극 전압 VG는 제로 전압에 가깝게 감소되어 도 1의 트랜지스터 Q3를 비도통 상태로 만든다. 트랜지스터 Q3가 비도통 상태로 된 경우, 도 2b의 드레인 전압 VD가 증가되어 권선 L3에 결합된 도 1의 전압 V1이 감소된다. 게이트-소스 커패시턴스 CG에 저장된 전하가 도 2a의 시각 t20까지 래치 모드 동작을 유지시킨다.

전압 VG가 도 1의 트랜지스터 Q1에 충분한 컬렉터 전류를 유지시키는 데 필요한 것보다 작을 경우, 트랜지스터 Q2의 베이스 전극상의 순방향 도통이 중지됨으로써 재생 스위치(31)에서의 래치 동작 모드가 디스에이블 된다. 이어서, 계속 감소되는 전압 V1은 도 2a에 도시된 전압 VG의 음의 부분(40)이 도 1의 트랜지스터 Q3를 비도통 상태로 유지시키도록 한다.

트랜지스터 Q3가 비도통 상태가 된 경우, 드레인 전압 VD는 도 2b의 구간 t10-t20 에서와 같이 증가한다. 도 1의 커패시터 C6는 전압 VD의 증가율을 제한함으로써 전압 VD가 제로 전압 이상으로 상당히 증가하기 전에 트랜지스터 Q3가 완전히 비도통 상태가 된다. 따라서, 스위칭 손실과 발산된 스위칭 잡음이 감소되는 이점이 있다. 커패시터 C6와 권선 L1 을 포함한 공진 회로(21)는 도 1의 트랜지스터 Q3가 비도통 상태가 되었을 때, 도 2b의 t10-t30의 구간 동안 발진한다. 커패시터 C6는 전압 VD의 피크 레벨을 제한한다. 따라서, 어떠한 스너버(snubber) 다이오드 및 저항도 필요하지 않게 되어 효율이 향상되고 스위칭 잡음이 감소되는 이점이 있다.

도 2b의 시각 t30 이전에 전압 VD의 감소는 도 1의 전압 V1을 양의 전압이 되도록 한다. 도 2b의 시각 t30에서 전압 VD는 제로 전압에 가까운 약간의 음의 전압으로서, 도 1의 댐퍼 다이오드 D6를 도통시키고 도 2b의 전압 VD를 거의 제로 전압으로 클램핑시킨다. 따라서, 도 1의 공진 회로(21)는 1/2 주기 발진을 일으킨다. 도 2b의 시각 t30 이후, 도 2a의 전압 VG는 전술한 도 1의 전압 V1의 극성 변화로 인하여 점점 더 큰 양의 전압이 된다.

뒤이은 트랜지스터 Q3의 도통은 저항 R8과 게이트 커패시턴스 CG의 시상수에 의해 결정되는 지연 시간으로 인해 전압 VD가 거의 제로 전압이 되는 도 2b의 시간 t30 이후까지 지연된다. 따라서, 도통 손실이 최소화되고, 스위칭 잡음이 감소된다.

필터 커패시터 C3의 가변 전압 VEQ2에 의하여 전압 VOUT의 부궤환 조정이 이루어진다. 전압 VOUT이 전압 VREF보다 클 때, 전류 le는 커패시터 C3를 방전시키고 전압 VEQ2를 감소시킨다. 따라서, 비교기 트랜지스터 Q2의 임계 레벨이 감소된다. 결국, 트랜지스터 Q3의 전류 ID의 피크 값과 부하 회로(도시되지 않음)에 전달된 전력이 감소된다. 반면에, 전압 VOUT이 전압 VREF보다 작을 경우, 전류 le는 제로이고 저항 R5에 흐르는 전류에 의하여 전압 VEQ2이 증가된다. 결국, 트랜지스터 Q3의 전류 ID의 피크 값과 부하 회로(도시되지 않음)에 전달된 전력이 증가된다. 따라서, 재생 스위치(31)를 포함한 트랜지스터 Q3의 제어 회로가 전압 VEQ2에 따라서 트랜지스터 Q3의 전류의 듀티 사이클을 변조시킨다.

동기 SMPS(100)는 전류 펄스 제어에 기초한 전류 펄스상에서 전류 제어 모드로 동작한다. 도 2c의 t0-t10의 구간 동안, 도 1의 트랜지스터 Q3에 흐르는 전류 ID의 전류 펄스는 전압 VEQ2에 의해 결정되고 에러 신호를 형성하는 에러 전류 le에 의해 설정된 도 1의 트랜지스터의 임계 레벨에 이르렀을 때, 도 2c의 시각 t10에서 종료된다. 상기 에러 신호는 사실상, 권선 L1의 인덕턴스에 흐르는 전류 ID 펄스의 피크 전류를 제어한다. 상기 제어 회로는 다이나믹 레인지의 에러 증폭기(23)를 사용하지 않고 전압 B+의 입력 전압 변화량을 순간적으로 보정한다.이와 같은 방법에 의해 전류 모드 조정 및 동기 SMPS의 이점이 얻어진다.

도 3a 및 도 3b는 SMPS(100)의 대기, 버스트 모드 동작을 설명하는 데 유용한 단자(30)에서의 도 1에 도시된 전압 V30의 파형을 나타낸다. 트랜지스터 Q3가 도통되었을 때, 전압 V30은 트랜지스터 Q3를 제어하는 게이트 전압 VG와 거의 동일하다. 도 3b에 도시된 전압 V30의 파형은 도 3a에 도시된 tA-tC의 버스트 모드 구간 동안 도 1의 트랜지스터 Q3에서 스위칭 동작이 발생했을 때, 시간 확장된 활성 구간 tA 및 tB를 포함한다. 비교적 긴 데드 타임 구간 tB-tC 동안, 도 1의 트랜지스터 Q3에 어떠한 스위칭 주기도 발생되지 않는다. 도 1, 2a, 2b, 2c, 3a 및 3b에서 동일한 기호 및 숫자는 동일한 요소 및 기능을 나타낸다.

도 3b의 시각 tA에서 종료되는 데드 타임 구간 동안, 도 1의 커패시터 C4는 R3와 C4의 시상수에 의해 결정된 비율로 저항 R3를 통하여 램핑 방식으로 충전되어 양의 전압 V4를 발생시킨다. 시각 tA에서 양의 전압 V30은 도 1에 도시된 트랜지스터의 임계 레벨에 도달한다. 결국, 고주파 스위칭 주기가 트랜지스터 Q3에 발생된다. 구간 tA 내지 tB 동안, 도 3b에 도시된 전압 V30의 피크 전압 V30PEAK은 도 1에 도시된 트랜지스터 Q3의 임계 레벨을 초과한다. 따라서, 상기 고주파 스위칭 주기가 트랜지스터 Q3에 유지된다. 전술한 바와 같이, 트랜지스터 Q3의 각 스위칭 주기마다 트랜지스터 Q1이 도통된다. 따라서, 커패시터 C4가 소량 방전된다. 트랜지스터 Q1의 방전 전류는 저항 R3의 충전 전류를 초과한다. 따라서, 전압 VC4는 다운-램핑(down-ramping)한다. 전압 VC4는 도 3b에 도시된 양의 피크 전압 V30PEAK을 감소시키는 방향으로 전압 V의 레벨을 시프트시킨다. 시각 tAB에서 양의 피크전압 V30PEAK은 도 1에 도시된 트랜지스터 Q3의 임계 레벨보다 작은 값으로 감소된다. 트랜지스터 Q3에서의 스위칭 동작은 시각 tB에서 종료되고, 다음의 시간 구간 tB-tC가 뒤따른다. 전술한 바와 같이, 도 3a의 시간 tB에서 시간 tC까지 커패시터 C4는 저항 R3를 통하여 충전된다.

예컨대, 사용자가 원격 장치(도시되지 않음) 등을 통하여 전력 차단의 명령을 개시했을 때, 제어 신호 ON/OFF가 마이크로프로세서(412)의 입력단(412)에 인가된다. 도 1의 마이크로프로세서(412)는 제어 신호 RUN/STBY를 LOW 상태로 발생시켜 구동 부하 스위치(401)를 개방시킨다. 개방된 스위치(401)는 도 1의 구동 모드 부하 회로(302)와 필터 커패시터 C10와의 결합을 해제시켜 대기, 버스트 모드의 동작을 개시 및 유지시킨다. 그에 따라, 부하 회로(302)로의 에너지가 차단되고 부하 회로(302)의 부하 전류 iL2가 중단된다. 반면에, 커패시터 C10에 결합된 부하 회로(303)는 상기 대기 모드 동안 에너지가 공급되는 상태를 포함한다.

부하 회로(302)의 결합이 해제되었을 때, 커패시터 C10 충전용 전류 IDOUT3는 작은 값이다. 부하 회로(302)의 결합이 해제되었을 때, 도 1에 도시된 커패시터 C10 충전용 전류 IDOUT3가 작은 값이기 때문에 상기 궤환 루프는 상기 구동 모드에서보다 상당히 짧은 듀티 사이클로 트랜지스터 Q3를 도통시킨다. 트랜지스터 Q3의 연속적인 스위칭 주기에서 상기 짧은 듀티 사이클은 SMPS(100)의 대기, 버스트 모드 동작을 발생시킨다.

본 발명의 특징을 구현하는 데 있어서, 상기 SMPS(100)는 전술한 바와 같이, 구동 모드에서의 제로 전압 스위칭 특징과 대기 모드에서의 버스트 모드의 특징 2가지를 전부 포함하는 이점이 있다. 양자의 특징으로 인하여 SMPS(100)의 자체 발진 특징을 얻는다.

저항 R3와 커패시터 C4의 값은 요구되는 길이의 데드 타임 구간 tB-tC에 따라서 선택된다. 저항 R8의 값은 버스트 모드에서의 동작을 보장하도록 선택된다. R8의 값이 너무 큰 경우, 트랜지스터 Q1의 방전 전류는 과도하게 작아지고, 도 3b에 도시된 전압 V30의 양의 피크 전압 V30PEAK은 도 1에 도시된 트랜지스터 Q3의 임계 레벨 이하로 감소되지 않을 것이다. 충분히 작은 값의 저항 R8을 선택함으로써 연속적인 트랜지스터 Q3의 스위칭 주기에서 짧은 듀티 사이클이 발생되었을 때 버스트 모드 동작이 보장되는 이점이 있다.

도 4a, 4b 및 4c는 도 1에 도시된 SMPS(100)에서 대기 모드로부터 구동 모드로의 천이를 설명하는 데 유용한 파형을 나타낸다. 도 1, 2a, 2b, 2c, 3a, 3b, 4a, 4b 및 4c에 있어서, 동일한 기호 및 숫자는 동일한 구성 요소 및 기능을 나타낸다. 소정의 버스트 모드 주기 t1-t3 중 도 4c의 버스트 부분 t1-t2 동안, 도 1의 권선 L2에 유도된 펄스(407)는 포락선 검파기(402)에서 정류되어 도 1의 커패시터(405)에 포락선이 감지된 펄스 신호(408)를 발생시킨다. 포락선 검파기(402)는 변압기 T1의 권선 L2 부분과 정류 다이오드(404)의 애노드 사이에 결합된 저항(403)을 포함한다. 다이오드(404)의 캐소드는 저항(406)과 병렬 결합된 필터 커패시터(405)에 결합된다. 권선 L2에 유도된 펄스는 다이오드(404)에 의해 정류되어 커패시터(405)에 포락선이 감지된 신호(408)를 발생시킨다. 신호(408)는 저항(409)과 저항(410)을 포함한 분압기를 통하여 마이크로프로세서(412)에 결합된다.

도 4c는 대기 모드 동안 및 구동 모드로의 천이 동안의 신호(408) 파형을 나타낸다. 상기 구동 모드로의 천이는 시각 t3에서 시작된다. 펄스 신호(408)는 데드 타임 구간 t2-t3 이외의 구간에서 논리 레벨 HIGH를 형성한다. 데드 타임 구간 t2-t3 동안, 도 1의 버스트 모드 펄스(407)는 존재하지 않으며 도 4c의 신호(408)는 논리 레벨 LOW로 유지된다.

예컨대, 사용자가 원격 제어 장치(도시되지 않음) 등에 의하여 전력 공급 요구 명령을 개시했을 때, 적당한 상태의 제어 신호 ON/OFF가 마이크로프로세서(412)의 입력단(412a)에 인가된다. 도 4b의 제어 신호 ON/OFF가 도 4c의 신호(408)에 대해 비동기된 시각, 예컨대 도 4b의 시각 t8에서 t2 내지 t3의 데드 타임 구간 동안 발생된다. 결국, 도 1의 마이크로프로세서(412)는 도 4c의 시각 t3에서 포락선 검파된 신호(408) 중 LOW에서 HIGH로의 천이 발생을 검사하기 시작한다. 도 4c의 시각 t3 이후 즉시 도 1의 마이크로프로세서(412)가 동기된 제어 신호 RUN/STBY를 HIGH 상태로 발생시켜 스위치(401)를 도통시킨다. 또한, 동기된 제어 신호 RUN/STBY는 포락선 검파된 신호(408) 및 제어 신호 ON/OFF에 응답하는 전용의 논리 회로를 사용하여 발생될 수 있다. 신호 RUN/STBY를 발생시키는 대신에 이러한 하드웨어적 해결책이 마이크로프로세서(412)에서의 프로그램 제어하에서 사용될 수 있다.

스위치(401)가 도통되어 도 4c에 도시된 데드 타임 구간 t2-t3의 종료 시각 t3 이후 즉시, 도 1의 구동 모드 부하 회로(302)를 필터 커패시터 C10에 결합시키는 것이 유리하다. 데드 타임 구간의 부분 t8-t3 동안, 도 1의 전류 펄스 IDOUT3가생성되지 않았을 때 구동 모드 부하 회로(302)는 커패시터 C10를 방전시킬 수 없다. 따라서, 도 4a의 구간 t8-t3 동안 도 1의 출력 공급 전압 VOUT이 감소되지 않는 이점이 있다. 이와 반대로, 구간 t8-t3 동안 도 1의 스위치(401)가 도통되는 경우 도 4a의 전압 VOUT은 도 4a의 점선(222)과 같이, 도 1에 도시된 전류 펄스 IDOUT3가 존재하지 않음으로 인하여 상당히 감소될 것이다. 도 4a 내지 도4c의 데드 타임 구간 t2-t3 이후 즉시 발생한 각 전류 펄스 IDOUT3는 도 1의 필터 커패시터 C10을 재충전시킨다. 따라서, 전원의 시동이 용이해지는 이점이 있다.

예컨대, 도 4c의 시각 t4에서 버스트 모드 부분의 부하 전류 iL2 크기는 포락선 검파된 신호(408)의 LOW에서 HIGH로의 천이(408U) 발생 이후 상기 버스트 모드 동작을 디스에이블 시키기에 충분하지 않다고 가정한다. 따라서, 포락선 검파된 신호(408)의 LOW에서 HIGH로의 천이(408D)가 발생하고, 다른 버스트 모드 주기가 뒤따를 것이다.

마이크로프로세서(412)는 도 4c의 시각 t4에 뒤따르는 다음의 데드 타임 구간(도시되지 않음)이 지속되는 동안 스위치(401)를 도통시키는 것이 유리하다. 결국, 도 1에 도시된 필터 커패시터 C10의 방전이 방지되는 이점이 있다. 도 4c의 시각 t4에 뒤따르는 데드 타임의 종료시(도시되지 않음) 포락선 검파된 신호(408)의 다음 LOW에서 HIGH로의 천이가 발생했을 때, 도 1에 도시된 부하 전류 iL2의 크기는 상기 버스트 모드 동작을 디스에이블시키기에 충분하다. 결국, SMPS(100)는 상기 연속적인 구동 모드에서의 동작을 유지할 것이다. 따라서, 제2의 시동을 시도하는 것이 용이해지는 이점이 있다.

본원 발명에 따른 스위치 모드 전원에 의하면, 연속 모드와 버스트 모드를 전환시키는 데에 부가적인 분리 장벽을 사용해야 하는 필요성이 제거되고, 전원의 시동이 용이해진다.

Claims

입력 공급 전압 소스와,

상기 입력 공급 전압 소스에 결합된 공급 인덕턴스와,

상기 인덕턴스에 결합되어 동기된 공진 회로를 형성하는 커패시턴스와,

상기 공진 회로에 결합되어 부하 회로와 결합된 상기 인덕턴스에 에너지 공급 펄스를 발생시키는 제1 트랜지스터로서, 소정 스위칭 구간에 공진 전압 펄스가 상기 제1 트랜지스터 스위치의 주 전류 도전단 쌍 사이에 유도되는 것인 제1 트랜지스터와,

상기 제1 트랜지스터 스위치에 결합되어 상기 제1 트랜지스터 스위치의 소정 스위칭 구간에 상기 제1 트랜지스터 스위치를 도통시키는 스위치 제어 신호를 발생시키는 수단으로서, 상기 제1 트랜지스터 스위치는 구동 모드에서 상기 공진 전압 펄스 중 어느 하나의 펄스가 제로 전압 스위칭을 제공하기에 충분한 레벨로 감소된 후 도통되는 것인 스위치 제어 신호 발생 수단과,

대기 동작이 요구되는 시점을 지시하는 ON/OFF 제어 신호의 소스와,

상기 ON/OFF 제어 신호에 응답하는 수단으로서, 상기 제1 트랜지스터 스위치에 결합되어 대기 상태 동안 상기 스위치를 버스트 모드에서 동작시키는 것인 수단

을 포함하는 스위치 모드 전원 장치.
제1항에 있어서, 상기 에너지 공급 펄스 디스에이블링 수단은 상기 소정 주기의 제2 부분에서 상기 에너지 공급 펄스의 크기가 소정 범위 내에 있을 때, 상기 에너지 공급 펄스의 크기를 나타내는 신호에 응답하여 상기 소정 주기의 제1 부분에서 상기 에너지 공급 펄스의 발생을 선택적으로 디스에이블 시키는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 스위치 제어 신호 발생 수단은 상기 공진 전압 펄스에 응답하여 상기 제1 트랜지스터 스위치의 도통 시점을 제어하는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 스위치 제어 신호 발생 수단은 상기 제1 트랜지스터의 듀티 사이클을 변화시키는 듀티 사이클 변조기를 포함하고, 상기 듀티 사이클이 소정 범위 내에 있을 때 상기 에너지 공급 펄스 디스에이블링 수단이 상기 듀티 사이클의 값에 따라 변화되는 신호에 응답하여 상기 전원을 구동 모드로 동작시키며, 상기 듀티 사이클이 상기 소정 범위 외의 값일 때 상기 전원을 대기, 버스트 모드로 동작시키는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 ON/OFF 제어 신호에 응답하여 상기 에너지 공급 펄스를 상기 부하 회로에 결합시킴으로써 상기 구동 모드 동작을 형성하고, 상기 에너지 공급 펄스와 상기 부하 회로와의 결합을 선택적으로 해제시킴으로써 상기 대기, 버스트 모드 동작을 형성하는 스위치를 더 포함하는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 에너지 공급 펄스 디스에이블링 수단은 상기 제1 스위칭 트랜지스터의 제어단에 결합된 제2 커패시턴스와, 상기 제2 커패시턴스에 결합된 것으로서 상기 에너지 공급 펄스가 발생되었을 때 상기 소정 버스트 모드 주기 중 제2 부분의 길이를 제어하는 제1 램핑 전압을 생성하는 수단과, 상기 제2 커패시턴스에 결합된 것으로서 상기 에너지 공급 펄스가 디스에이블 되었을 때 상기 소정 버스트 모드 주기 중 제1 부분의 길이를 제어하는 제2 램핑 전압을 생성하는 수단을 포함하는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 제1 램핑 전압 발생 수단은 제2 스위칭 트랜지스터를 포함하고, 상기 제2 램핑 전압 발생 수단은 저항을 포함하는 것인 스위치 모드 전원 장치.
제1항에 있어서, 상기 공진 전압 펄스는 상기 제2 커패시턴스에 의해 상기 제1 스위칭 트랜지스터의 제어단에 결합되어 상기 제1 트랜지스터 스위치의 소정 스위치 구간에서 상기 제1 스위칭 트랜지스터를 도통시키는 것인 스위치 모드 전원 장치.
입력 공급 전압 소스와,

상기 입력 공급 전압 소스에 결합된 공급 인덕턴스와,

상기 인덕턴스에 결합되어 동조된 공진 회로를 형성하는 제1 커패시턴스와,

상기 공진 회로에 결합된 제1 트랜지스터 스위치로서, 부하 회로에 결합된 상기 인덕턴스에 에너지 공급 펄스를 발생시키고, 상기 제1 트랜지스터 스위치의 주 전류 도전단 쌍 사이에 공진 전압 펄스를 발생시키는 것인 제1 트랜지스터 스위치와,

상기 공진 전압 펄스를 상기 제1 트랜지스터 스위치에 결합시켜 스위치 제어 신호를 발생시킴으로써 상기 제1 트랜지스터 스위치의 소정 스위칭 구간에서 상기 제1 트랜지스터 스위치를 도통시키는 제2 커패시턴스로서, 상기 제1 트랜지스터 스위치는 소정의 공진 전압 펄스가 제로 전압이 되어 제로 전압 스위칭을 제공할 때 구동 모드 동작에서 도통되는 것인 제2 커패시턴스와,

상기 ON/OFF 제어 신호에 응답하고 상기 제2 커패시턴스에 결합된 수단으로서, 상기 에너지 공급 펄스가 발생 되었을 때 상기 제2 커패시턴스에 제1 램핑 전압을 발생시켜 상기 버스트 모드의 소정 주기 중 제1 부분의 길이를 제어하고, 상기 에너지 공급 펄스가 디스에이블 되었을 때 상기 제2 커패시턴스에 제2 램핑 전압을 발생시켜 상기 버스트 모드 주기 중 제2 부분의 길이를 제어하는 수단

을 포함하는 것인 스위치 모드 전원 장치.
제9항에 있어서, 상기 램핑 전압 발생 수단은 상기 제2 커패시턴스에 결합되어 상기 제1 램핑 전압을 발생시키는 제2 스위칭 트랜지스터와, 상기 입력 공급 전압 소스와 상기 제2 커패시턴스에 결합되어 상기 제2 램핑 전압을 발생시키는 저항을 포함하는 것인 스위치 모드 전원 장치.