SUMINISTRO DE ENERGÍA DE CONMUTACIÓN DE VOLTAJE CERO CON MODO DE RÁFAGA
CAMPO DE LA INVENCIÓN La invención se relaciona con un suministro de energía con modo de conmutación de voltaje cero, que tiene un modo operativo de ráfaga y un modo operativo de arrastre.
ANTECEDENTES DE LA INVENCIÓN Un suministro típico de energía con modo de conmutación (SMPS) incluye un transistor de conmutación acoplado con la bobina primaria de un transformador de transferencia de energía, para aplicar en forma periódica un voltaje de suministro de entrada a la bobina primaria. Se conoce que operar el SMPS en el modo operativo de arrastre y en el modo operativo de espera. Durante el modo operativo de arrastre, los impulsos de corriente se desarrollan en una bobina secundaria del transformador a una alta frecuencia y se rectifican para volver a llenar la carga en forma , periódica en un filtro o un condensador alisador. Un voltaje de suministro de salida, desarrollado en el condensador, se conecta para excitar una carga. En el modo operativo de arrastre, el SMPS opera en un modo continuo. En el modo operativo de espera, puede ser deseable operar el SMPS en un modo de ráfaga para reducir la disipación de energ ía . En un ciclo determinado del modo de ráfaga, los impulsos de corriente de alta frecuencia se desarrollan en las bobinas del transformador. Los impulsos de corriente son seguidos por un intervalo relativamente largo, referido dentro de la presenté como intervalo de tiempo muerto, comprendido de varias milésimas de segundos, en el cual no se producen impulsos de corriente. Una clase ventajosa de un SMPS es un SMPS de conmutación de voltaje cero. Al llevar a cabo la característica inventiva, en un SMPS de conmutación de voltaje cero, la conmutación del transistor ocurre cuando el voltaje entre las principales terminales de conducción de corriente del transistor es cero, para reducir al mínimo las pérdidas de conmutación. Puede ser deseable operar el SMPS de conmutación de voltaje cero en el modo de ráfaga, durante la espera. En un SMPS de conmutación de voltaje cero, el cual incorpora la característica inventiva, el modo de espera se inicia al desconectar la carga del modo de arrastre desde el condensador de filtro mediante un conmutador. Por lo tanto, la carga del modo de arrastre cesa de consumir corriente de carga. Debido a que el circuito de carga del modo de arrastre está des-energizado, un ciclo de retroalimentación del SMPS provoca que el transistor conduzca en un ciclo de servicio esencialmente más corto que en el modo de arrastre. El ciclo de servicio más corto en los ciclos sucesivos de conmutación del transistor provoca que el SMPS de conmutación de voltaje cero opere en un modo de ráfaga, en espera.
BREVE DESCRIPCIÓN DE LA INVENCIÓN Un aparato de suministro de energía con modo de conmutación, que incorpora un aspecto de la invención incluye una inductancia de suministro acoplada con la fuente de voltaje de suministro de entrada. Una capacitancia está acoplada con la inductancia para formar un circuito resonante, sintonizado. Un primer conmutador del transistor está acoplado con el circuito resonante para generar los impulsos de suministro, energizantes en la inductancia, que están acoplados a un circuito de carga. En un período determinado de conmutación, los impulsos de voltaje resonante se desarrollan entre un par de terminales principales de conducción de corriente del primer conmutador del transistor, Una señal de control de conmutación se genera para encender el primer conmutador del transistor en un período determinado de conmutación del primer conmutador del transistor. En el modo operativo de arrastre, el primer conmutador del transistor se enciende después de que uno de los impulsos de voltaje resonante ha disminuido a un nivel suficiente para proporcionar una conmutación de voltaje cero. Una fuente de señal de control encendido/apagado indica el momento en que se requiere la operación de espera. El conmutador opera en un modo de ráfaga, durante la espera.
BREVE DESCRIPCIÓ DE LOS DIBUJOS La Figura 1 ilustra un suministro de energía, el cual incorpora la característica inventiva, el cual opera en un modo de ráfaga durante la espera; las Figuras 2 a, 2b y 2c ilustran las formas de onda útiles para explicar la operación del circuito de la Figura 1 , en el modo de arrastre; las Figuras 3a y 3b ilustran las formas de onda útiles para explicar la operación del circuito de la Figura 1 , en el modo de ráfaga, en espera; y las Figuras 4a, 4b, 4c y 4d ilustran formas de onda útiles para explicar la operación del circuito de la Figura 1 en la transición del modo de ráfaga al modo de arrastre.
DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La Figura 1 ilustra un SMPS 100 sintonizado, el cual incorpora un aspecto de la invención . En la Figura 1 , un transistor Q3 de energía (MOS) semiconductor de óxido de metal, tipo N, que opera como un conmutador de transistor, tiene un electrodo de drenaje acoplado a través de la bobina L1 primaria de un transformador T1 a una term inal 20 de un voltaje RAW B+ de corriente directa (CD) de sum inistro de entrada. El transformador T1 sirve como un transformador aislante para proporcionar una barrera aislante de tierra activa-tierra inactiva. El voltaje RAW B+ se deriva, por ejemplo, de un condensador de filtro acoplado con un rectificador de puente, el cual rectifica un voltaje de suministro principal, no mostrado . Un electrodo de fuente del transistor Q3 está acoplado a tierra activa no aislada a través de un detector de corriente o resistor R12 de muestreo. Un diodo D6 amortiguador que opera como un conmutador, está acoplado en paralelo con el transistor Q3 y está incluido en el mismo paquete con el transistor Q3 para formar un conmutador 22 bidireccional . El condensador C6 está acoplado en paralelo con el diodo D6 y en serie con la bobina L1 para formar un circuito 21 resonante con una inductancia de la bobina L1 , cuando el conmutador 22 no es conductor. Una bobina L2 secundaria del transformador T1 está acoplada con un ánodo de un diodo D8 rectificador de cresta y con una tierra aislada o inactiva para generar un voltaje VOUt de salida en un condensador C 10 de filtro que está acoplado con un cátodo del diodo D8. El voltaje VOUT está acoplado con un circuito 302 de carga de arrastre durante un modo operativo de arrastre, a través de una serie acoplada con el conmutador 401 de carga de arrastre. El conmutador 401 está controlado por una señal de control ARRASTRE/ESPERA, que incorpora la característica inventiva, producida por un m icroprocesador 41 2 para mantener el conmutador 401 encendido durante el modo de arrastre. U n amplificador 23 de error responde al voltaje VOUT y a un voltaje VREF de referencia. Un foto-acoplador IC 1 incluye un diodo emisor de luz. Un electrodo emisor del transistor del foto-acoplador I C 1 está acoplado con un voltaje V3 de DC negativo mediante un resistor R4. U n electrodo recolector del transistor del foto-acoplador I C 1 está acoplado al condensador C3. El opto-acoplador IC 1 sirve para el aislamiento. Una corriente le recolectara de error del opto-acoplador IC 1 es indicativa de la cantidad mediante la cual el voltaje VOUT es mayor que el voltaje VREF de referencia y, de este modo, de la diferencia entre ellos. Un transistor Q2 comparador tiene un electrodo dé base acoplado a través del resistor R 1 1 a una terminal de unión entre el electrodo fuente del transistor Q3 y el resistor R12 detector de corriente. El transistor Q2 compara un voltaje VBQ2 de base del transistor Q2 con un voltaje VEQ2 de error desarrollado en el emisor del transistor Q2. El voltaje VBQ2 incluye una primera porción que es proporcional a la corriente I D de drenaje de fuente en el transistor Q3. U n voltaje V2 de DC está acoplado mediante el resistor R6 a la base del transistor Q2 para desarrollar una segunda porción del voltaje VBQ2 a través del resistor R1 1 . El voltaje V2 de DC también está acoplado a través del resistor
R5 con un filtro de ciclo de retroalimentación formado por el condensador C3 para formar una fuente de corriente que carga el condensador C3. La corriente le de error está acoplada con el condensador C3 para descargar el condensador C3. Un diodo D5 está acoplado entre el emisor del transistor Q2 y la tierra. El diodo D5 l im ita el voltaje VEQ2 del diodo D5 de voltaje directo y limita la corriente máxima en el transistor Q3. El electrodo recolector del transistor Q2 está acoplado con la base del electrodo del transistor Q 1 y el electrodo recolector del transistor Q 1 está acoplado con el electrodo base del transistor Q2 para formar un conmutador 31 regenerativo. Un voltaje VG de control del transistor Q3 se desarrolla en el emisor del transistor Q1 , el cual forma una terminal de salida del conmutador 31 regenerativo y está acoplado con el electrodo de puerta del transistor Q3 a través del resistor R 1 0. U na bobina L3 secundaria del transformador T1 está acoplada mediante el resistor R9 para producir un voltaje V1 de corriente alterna (AC) . El voltaje V1 es acoplado-AC mediante el condensador C4 y un resistor R8 con el emisor del transistor Q1 para generar un voltaje VG de excitación del transistor Q3. Un voltaje V1 acoplado-AC está acoplado a través del resistor R7 recolector con el electrodo recolector del transistor Q2 y con el electrodo de base del transistor Q 1 . El voltaje V1 también se rectifica mediante un diodo D2 para generar un voltaje V3 y por un diodo D3 para generar un voltaje V2. Un resistor R3 acoplado entre la fuente del voltaje RAW B+ y una terminal 30 del condensador C4 que está lejos de la bobina L3 carga el condensador C4 cuando el voltaje RAW B+ se enciende. Cuando el voltaje VG en el electrodo de puerta del transistor Q3 excede el voltaje de umbral del transistor Q3 MOS, el transistor Q3 conduce, provocando que disminuya el voltaje VD de drenaje del transistor Q3. Como resultado, el voltaje V1 se vuelve positivo y refuerza el voltaje VG para mantener el transistor Q3, en una manera de retroalimentación positiva, completamente encendido. Las Figuras 2a a la 2c ilustran formas de ondas útiles para explicar la operación del SMPS 100 sintonizado de la Figura 1 · Los símbolos y números sim ilares en las Figuras 1 y 2a-2c indican los artículos o funciones similares. Durante un intervalo t0-t1 0 de un período T determinado de la Figura 2c, la corriente I D de un transistor Q3 conductor de la Figura 1 es generadora de rampa . En consecuencia, una porción del impulso de corriente no resonante correspondiente de una corriente IL1 en la bobina L1 es generador de rampa y almacena la energía magnética en la inductancia asociada con la bobina L1 del transformador T1 . En el tiempo 11 0 de la Figura 2c, el voltaje VBQ2 de la Figura 1 , el cual contiene una porción generadora de rampa derivada del voltaje a través del resistor R12, excede el nivel de accionamiento del conmutador 31 regenerativo que es determinado por el voltaje VEQ2 y enciende él transistor Q2. La corriente fluye en la base del transistor Q1 . Por lo tanto, el conmutador 31 regenerativo aplica una impedancia bajá en el electrodo de puerta del transistor Q3. En consecuencia, el voltaje VG del electrodo de puerta de la Figura 2a se reduce a cerca de los cero voltios y apaga el transistor Q3 de la Figura 1 . Cuando el transistor Q3 se apaga, el voltaje VD de drenaje de la Figura 2b aumenta y provoca que d isminuya el voltaje V1 de la Figura 1 , que está acoplado con la bobina L3. La carga almacenada en la capacitancia CG de puerta-fuente mantiene u n modo operativo de seguro hasta el tiempo t20 de la Figura 2a. Cuando el voltaje VG es menor que el requerido para mantener suficiente corriente recolectora en el transistor Q 1 de la Figura 1 , una conducción directa en el electrodo de base del transistor Q2 cesa y, en consecuencia, se deshabilita el modo operativo de seguro en el conmutador 31 regenerativo. Después, el voltaje V1 que continúa dism inuyendo, provoca que una porción 40 negativa del voltaje VG de la Figura 2a mantenga apagado el transistor Q3 de la Figura 1 . Cuando el transistor Q3 se apaga, el voltaje VD de drenaje aumenta como se muestra durante el intervalo t1 0-t20 de la Figura 2b. El condensador C6 de la Figura 1 limita la velocidad de aumento del voltaje VD, de manera que el transistor Q3 es completamente no conductor antes de que el voltaje VD aumente significativamente sobre el voltaje cero. Por lo tanto, ventajosamente se reducen las pérdidas de conmutación y el ruido irradiado de la conmutación. El circuito 21 resonante que incluye el condensador C6 y la bobina L1 oscila, durante el intervalo t1 0-t30 de la Figura 2b, cuando el transistor Q3 de la Figura 1 está apagado. El condensador C6 limita el nivel de cresta del voltaje VD. Por lo tanto, con cierta ventaja, no se necesitan el diodo de detención ni el resistor, de modo que se mejora la efectividad y el ruido de conmutación se reduce. La disminución en el voltaje VD antes del tiempo t30 de la
Figura 2b, provoca que el voltaje V1 de la Figura 1 se vuelva un voltaje positivo. En el tiempo t30 de la Figura 2b, el voltaje VD está cerca de cero voltios y es ligeramente negativo, lo cual provoca que el d iodo D6 amortiguador de la Figura 1 se encienda y fije el voltaje VD de la Figura 2b a aproximadamente cero voltios. De este modo.
el circuito 21 resonante de la Figura 1 exhibe un medio ciclo de oscilación . Después del tiempo t30 de la Figura 2b, el voltaje VG de la Figura 2a se vuelve más positivo, debido al cambio antes mencionado en la polaridad del voltaje V1 de la Figura 1 . El siguiente encendido del transistor Q3 se retrasa por un tiempo de retraso que está determinado por la constante de tiempo del resistor R8 y la capacitancia CG de puerta hasta después del tiempo t30 de la Figura 2b cuando el voltaje VD está cerca de cero voltios. Por lo tanto, se presentan m ínimas pérdidas de encendido y se reduce el ru ido de conmutación. La regulación de la retroalimentación negativa del voltaje VOUT se logra al variar el voltaje VEQ2 en el condensador C3 de filtro. Cuando el voltaje VOUT es mayor que el voltaje VREF, la corriente le descarga el condensador C3 y disminuye el voltaje VEQ2. Por lo tanto, el nivel del transistor Q2 comparador disminuye. En consecuencia, se reducen el valor de cresta de la corriente ID del transistor Q3 y la energ ía suministrada al circuito de carga, no mostrado. Por otra parte, cuando el voltaje VOUT es menor al voltaje VREF, la corriente le es cero y la corriente en el resistor R5 aumenta el voltaje VEQ2. En consecuencia, aumentan los valores de cresta de la corriente I D en el transistor Q3 y de la energía sum inistrada al circuito de carga, no mostrado. De este modo, el circuito de control del transistor Q3 que incluye el conmutador 31 regenerativo proporciona una modulación del ciclo de servicio de lá corriente I D en el transistor Q3, de conformidad con el voltaje VEQ2.
El SMPS 100 sintonizado opera en un control de modo de corriente, sobre una base de control de corriente-impulso por corriente-impulso. El impulso de corriente de la corriente I D durante el intervalo tO-t 1 0 de la Figura 2c, que fluye en el transistor Q3 de la Figura 1 , termina en el tiempo 11 0 de la Figura 2c cuando alcanza el nivel de um bral del transistor Q2 de la Figura 1 , que está determinado por el voltaje VEQ2 y está establecido por una corriente le de error que forma una señal de error. La señal de error en realidad controla la corriente de cresta del impulso de corriente de la corriente I D que fluye en la inductancia de la bobina L1 . El circuito de control corrige instantáneamente en una manera directa para las variaciones de voltaje de entrada del voltaje B+ sin usar el rango dinámico del am plificador 23 de error. De esta forma, se obtienen tanto las ventajas de la regulación del modo de corriente como las del SM PS sintonizado. Las Figuras 3a y 3b ilustran las formas de onda de un voltaje V30 de la Figura 1 en la terminal 30 útiles para explicar la operación en un modo de ráfaga, en espera del SMPS 100. Cuando el transistor Q3 se enciende, el voltaje V30 es aproximadamente igual al voltaje VG de puerta que controla el transistor Q3. La forma de onda del voltaje V30 de la Figura 3b incluye un intervalo tA y tB activo de tiempo expandido cuando ocurren las operaciones de conm utación en el transistor Q3 de la Figura 1 , durante el período tA-tC del modo de ráfaga de la Figura 3a. Durante un intervalo de tiem po muerto , no ocurren ciclos de conmutación en el transistor Q3 de la Figura 1 . Los símbolos y números similares en las Figuras 1 , 2a, 2b, 2c, 3a y 3b indican artículos o funciones similares. Durante un intervalo de tiempo muerto que finaliza en el tiempo tA de la Figura 3b, el condensador C4 de la Figura 1 se carga en una manera generadora de rampa mediante el resistor R3 á una velocidad determinada por la constante de tiempo R3, C4 para desarrollar un voltaje VC4 positivo. En el tiempo tA, el voltaje V30 positivo alcanza un nivel de umbral del transistor Q3 de la Figura 1 . En consecuencia, se producen ciclos de conmutación de alta frecuencia en el transistor Q3. Durante el intervalo tA-tB, un voltaje V30Cresta del voltaje V30 de la Figura 3b excede el nivel de umbral del transistor Q3 de la Figura 1 . Por lo tanto, continúan los ciclos de conmutación de alta frecuencia en el transistor Q3. En cada ciclo de conmutación del transistor Q3, el transistor Q 1 se enciende como se explicó antes. Por lo tanto, el condensador C4 se descarga ligeramente. La corriente de descarga en el transistor Q 1 excede la corriente de carga en el resistor R3. Por lo tanto, el voltaje VC4 se degenera en rampa. El nivel del voltaje VC4 cambia el voltaje V1 n una dirección que tiende a disminuir el voltaje V30Cresta de la Figura 3b. En el tiempo tA-tB, el voltaje V30Cresta disminuye hasta un valor que es menor al nivel del umbral del transistor Q3 de la Figura 1 . La operación de conmutación en el transistor Q3 cesa en el tiempo tB, y el siguiente intervalo de tiempo muerto tB-tC prosigue. A partir del tiempo tB al tiempo tC de la Figura 3a, el condensador C4 se carga a través del resistor R3, como se explicó se explicó antes. Cuando, por ejemplo, el usuario inicia la instrucción de solicitud de apagado por ejemplo, a través de una configuración de control remoto, no mostrada, se aplica una señal de control ENCENDI DO/APAGADO a la terminal de entrada 412a del m icroprocesador 412. El m icroprocesador 41 2 de la Figura 1 genera una señal de control ARRASTRE/ESPERA en un estado BAJO para apagar el conmutador 401 de carga de arrastre. El conmutador 401 apagado desacopla el circuito terminal 302 de energía de carga en el modo de arrastre de la Figura 1 del condensador C1 0 de filtro para iniciar y mantener la espera, modo de ráfaga de operación. Por lo tanto, el circuito terminal 302 de energía de carga se des-energiza y una corriente iL2 de carga en el circuito terminal 302 de energ ía de carga cesa . Por otra parte, el circuito terminal 303 de carga acoplado al condensador C 10 incluye etapas que se energizan durante el modo de espera. El condensador C 1 0 que carga la corriente I DOUT3 es menor, cuando el circuito terminal 302 de energ ía de carga se desacopla. Debido a que el condensador C10 que carga la corriente IDOUT3 de la Figura 1 es menor cuando el circuito 302 de carga es des-energizado, el ciclo de retroalimentación provoca que el transistor Q3 conduzca un ciclo de servicio esencialmente más corto que en el modo de arrastre. El ciclo de servicio corto en los sucesivos ciclos de conm utación del transistor Q3 produce la operación de modo de ráfaga, en espera del SMPS 100.
Al llevar a cabo la característica inventiva, el S PS 100 incluye tanto la característica de conmutación de voltaje cero en el modo de arrastre, como se explicó antes, como la característica de modo de ráfaga en el modo de espera. Ambas características toman ventaja de la característica de auto-oscilación del SMPS 100. Los valores del resistor R3 y del condensador C4 se seleccionan conforme a la longitud requerida del intervalo de tiempo muerto tB-tC . El valor del resistor R8 se selecciona para asegurar la operación en el modo de ráfaga. En caso dé que el valor del resistor R8 sea mucho mayor, la corriente de descarga el transistor Q1 será mucho menor y el voltaje V30Cresta del voltaje V30 de la Figura 3b no disminuirá por debajo del nivel de umbral del transistor Q3 de la Figura 1 . Con ciertas ventajas, al seleccionar un valor lo suficientemente menor para el resistor R8, la operación en modo de ráfaga se asegura cuando el ciclo de servicio corto ocurre en los ciclos de conmutación sucesivos del transistor Q3. Las Figuras 4a, 4b y 4b ilustran las formas de onda útiles para explicar la transición del modo de espera al modo de arrastre en el SMPS 100 de la Figura 1 . Los s ímbolos y números similares en las Figuras 1 , 2a, 2b, 2c, 3a , 3b, 4a, 4b y 4c indican artículos o funciones similares. Durante una porción 11 - 12 de ráfaga de la Figura 4c de un ciclo de modo de ráfaga t1 -t3 determinado, los impulsos 407 desarrollados en la bobina L2 de la Figura 1 se rectifican en un detector de envolvente 402 para desarrollar una señal 408 de impulso detectada de envolvente en el condensador 405 de la Figura 1 . El detector 402 de envolvente incluye un resistor 403 acoplado entre una porción de la bobina L2 del transformador T1 y un ánodo de un diodo 404 rectificador. Un cátodo del diodo 404 está acoplado con un condensador 405 de filtro, acoplado en paralelo con el resistor 406. Los impulsos desarrollados en la bobina L2 se rectifican el diodo 404 para desarrollar una señal 408 detectada de envolvente en el condensador 405. La señal 408 está acoplada a través de un divisor de voltaje que incluye el resistor 409 y un resistor 41 0 en el microprocesador 412. La Figura 4c ilustra la forma de onda de la señal 408 durante el modo de espera y durante la transición hacia el modo de arrastre. La transición hacia el modo de arrastre empieza en el tiempo t3. La señal 408 de impulso forma un nivel lógico ALTO fuera del intervalo de tiempo muerto t2-t3. Durante el intervalo de tiempo muerto t2-t3, los impulsos 407 del modo de ráfaga de la Figura 1 están ausentes y la señal 408 de la Figura 4c está a un nivel lógico BAJO. Cuando por ejemplo, un usuario inicia una instrucción de solicitud de encendido a través de, por ejemplo, uña configuración de control remoto, no mostrada, se aplica la señal de control ENCENDI DO/APAGADO en el estado apropiado a la terminal 412a de entrada del m icroprocesador 41 2. La señal de control ENCE DIDO/APAGADO de la Figura 4b puede ocurrir en un tiempo no sincronizado con respecto a la señal 408 de la Figura 4c, por ejemplo en el tiempo t8 de la Figura 4b, durante un intervalo de tiempo muerto t2-t3. Como resultado, el microprocesador 412 de la Figura 1 empieza a buscar una presencia en el tiempo t3 de la Figura 4c de la transición BAJO a ALTO 408U de la señal 408 detectada de envolvente. I nmediatamente después del tiempo t3 de la Figura 4c, el microprocesador 41 2 de la Figura 1 genera una señal de control sincronizada ARRASTRE/ESPERA en un estado ALTO para encender el conmutador 401 . Se debe entender que la generación de la señal de control sincronizada ARRASTRE/ESPERA puede lograrse en forma alternativa usando el circuito lógico dedicado que responde a la señal 408 detectada de envolvente y la señal de control ENCENDI DO/APAGADO. Tal solución para el equipo físico se puede usar en lugar de generar la señal ARRASTRE/ESPERA bajo el control del programa en el microprocesador 412. Con ciertas ventajas, el conmutador 401 se enciende para acoplar el circuito 302 de carga de la Figura 1 con el condensador C 10 de filtro, inmediatamente después del tiempo de finalización t3 del intervalo de tiempo muerto t2-t3 de la Figura 4c. Durante la porción del intervalo de tiempo muerto t8-t3, cuando los impulsos I DOUT3 de corriente de la Figura 1 no se producen, el circuito 302 de carga en el modo de arrastre no puede descargar el condensador C 1 0. Por lo tanto, con ciertas ventajas, el voltaje VOUT de sum inistro de salida de la Figura 1 no disminuye, durante el intervalo t8-t3 de la Figura 4a. Por el contrario, al haber encendido el conm utador 401 de la Figura 1 , durante el intervalo t8-t3 de la Figura 4b, el voltaje VOUT de la Figura 4a podría disminuir de manera importante, como se muestra por la línea quebrada conmutador 222 en la Figura 4a, debido a la ausencia de los impulsos IDOUT3 de corriente de la Figura 1 . Cada impulso IDOUT3 de corriente que ocurre inmediatamente después del intervalo de tiempo muerto t2-t3 de las Figuras 4a-4c vuelve a llenar el condensador C 10 de filtro de la Figura 1 . Por lo tanto, con ciertas ventajas, se facilita el inicio del suministro de energ ía. Dando por hecho, por ejemplo, que una magnitud de la corriente I L2 de carga en la porción de modo de ráfaga en el tiempo t4 de la Figura 4c es insuficiente para deshabilitar la operación en el modo de ráfaga después de que ocurre la transición 408U ALTA a BAJA de la señal 408 detectada de envolvente. En consecuencia, la transición 408D ALTA a BAJA de la señal 408 detectada de envolvente ocurre y seguirá otro ciclo de modo de ráfaga. Con ciertas ventajas, el microprocesador 412 provocará que el conmutador 401 se apague para la duración del siguiente intervalo de tiempo muerto, no mostrado, que sigue al tiempo t4 de la Figura 4c. Como resultado se evita la descarga del condensador C10 dé filtro, lo cual es una ventaja . Al final del intervalo de tiempo muerto, no mostrado, que sigue al tiempo t4 de la Figura 4c, cuando ocurre la siguiente transición 408U de ALTO A BAJO, no mostrada, de la señal 408 detectada dé envolvente, la magnitud de la corriente de carga i L2 de la Fig ura 1 puede ser suficiente para deshabilitar la operación de modo de ráfaga. En consecuencia, el SMPS 1 00 conti nuará operando en el modo de arrastre continuo. Por lo tanto, con ventajas, se facilitará el segundo intento de inicio.