JP2001197739A - バーストモードを備えた零電圧スイッチング電源 - Google Patents
バーストモードを備えた零電圧スイッチング電源Info
- Publication number
- JP2001197739A JP2001197739A JP2001003862A JP2001003862A JP2001197739A JP 2001197739 A JP2001197739 A JP 2001197739A JP 2001003862 A JP2001003862 A JP 2001003862A JP 2001003862 A JP2001003862 A JP 2001003862A JP 2001197739 A JP2001197739 A JP 2001197739A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- transistor
- pulse
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、バーストモードでも動作する零電
圧スイッチングＳＭＰＳを提供することを目的とする。 【解決手段】 調整されたスイッチモード電源では、供
給インダクタンスは、調整された共振回路を形成するた
めにキャパシタンスに結合される。トランジスタスイッ
チは、インダクタンスで電流パルスを生成するために共
振回路に結合され、電源の出力を提供するために負荷回
路に結合される。共振電圧パルスは、トランジスタスイ
ッチの一対の主電流を伝導する端子の間で発生される。
制御器は、ラン動作モード中、スイッチ制御信号を生成
するためにトランジスタスイッチに結合される。トラン
ジスタスイッチは、零電圧スイッチングを提供するため
に、共振電圧パルスが零電圧に到達するとき、周期的に
オンにされる。電流パルスの生成は、スタンバイモード
動作中、バースト動作モードを提供するために抑止され
る。
圧スイッチングＳＭＰＳを提供することを目的とする。 【解決手段】 調整されたスイッチモード電源では、供
給インダクタンスは、調整された共振回路を形成するた
めにキャパシタンスに結合される。トランジスタスイッ
チは、インダクタンスで電流パルスを生成するために共
振回路に結合され、電源の出力を提供するために負荷回
路に結合される。共振電圧パルスは、トランジスタスイ
ッチの一対の主電流を伝導する端子の間で発生される。
制御器は、ラン動作モード中、スイッチ制御信号を生成
するためにトランジスタスイッチに結合される。トラン
ジスタスイッチは、零電圧スイッチングを提供するため
に、共振電圧パルスが零電圧に到達するとき、周期的に
オンにされる。電流パルスの生成は、スタンバイモード
動作中、バースト動作モードを提供するために抑止され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バーストモード動
作及びランモード動作を有する零電圧スイッチングスイ
ッチモード電源に関する。
作及びランモード動作を有する零電圧スイッチングスイ
ッチモード電源に関する。
【０００２】
【従来の技術】一般的なスイッチモード電源（ＳＭＰ
Ｓ）は、一次巻線に入力供給の電圧を周期的に印加する
よう電力伝達変成器の一次巻線に結合されるスイッチン
グトランジスタを含む。ＳＭＰＳをラン動作モード及び
スタンバイ動作モードで動作させることが既知である。
ランモード動作中、電流パルスは、変換器の二次巻線に
おいて高周波数で発生され、フィルタ又は平滑コンデン
サの電荷を周期的に補充するために整流される。コンデ
ンサで発生される出力電源電圧は、負荷に電圧を印加す
るために接続される。
Ｓ）は、一次巻線に入力供給の電圧を周期的に印加する
よう電力伝達変成器の一次巻線に結合されるスイッチン
グトランジスタを含む。ＳＭＰＳをラン動作モード及び
スタンバイ動作モードで動作させることが既知である。
ランモード動作中、電流パルスは、変換器の二次巻線に
おいて高周波数で発生され、フィルタ又は平滑コンデン
サの電荷を周期的に補充するために整流される。コンデ
ンサで発生される出力電源電圧は、負荷に電圧を印加す
るために接続される。
【０００３】ラン動作モードでは、ＳＭＰＳは、連続的
なモードで動作される。スタンバイ動作モードでは、電
力の消散を減少させるためにバーストモードでＳＭＰＳ
を動作させることが望ましくなる。バーストモードの所
与のサイクルでは、高周波数の電流パルスは、変換器の
巻線で発生される。電流パルスの後には、電流パルスが
全く発生されない数ミリ秒の比較的長い間隔が続き、以
下では、この間隔は不感時間間隔と称される。有利なタ
イプのＳＭＰＳは、零電圧スイッチイングＳＭＰＳであ
る。
なモードで動作される。スタンバイ動作モードでは、電
力の消散を減少させるためにバーストモードでＳＭＰＳ
を動作させることが望ましくなる。バーストモードの所
与のサイクルでは、高周波数の電流パルスは、変換器の
巻線で発生される。電流パルスの後には、電流パルスが
全く発生されない数ミリ秒の比較的長い間隔が続き、以
下では、この間隔は不感時間間隔と称される。有利なタ
イプのＳＭＰＳは、零電圧スイッチイングＳＭＰＳであ
る。
【０００４】
【発明が解決しようとする課題】本発明は、バーストモ
ードでも動作する零電圧スイッチング電源を提供するこ
とを目的とする。
ードでも動作する零電圧スイッチング電源を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明の機能を具現化す
る零電圧スイッチングＳＭＰＳでは、スイッチングの損
失を最小化するようトランジスタの主電流を伝導する端
子の間の電圧が零のとき、トランジスタがオンにされ
る。スタンバイの間、零電圧スイッチングＳＭＰＳをバ
ーストモードで動作させることが望ましい。
る零電圧スイッチングＳＭＰＳでは、スイッチングの損
失を最小化するようトランジスタの主電流を伝導する端
子の間の電圧が零のとき、トランジスタがオンにされ
る。スタンバイの間、零電圧スイッチングＳＭＰＳをバ
ーストモードで動作させることが望ましい。
【０００６】零電圧スイッチングＳＭＰＳでは、スタン
バイモードは、スイッチによってフィルタコンデンサか
らランモード負荷を分離することで始動される。それに
より、ランモード負荷は、負荷電流の消費を停止する。
ランモード負荷回路は電源が断たれるため、ＳＭＰＳの
帰還ループは、ランモードの場合よりも実質的に短いデ
ューティ・サイクルでトランジスタを導通させる。トラ
ンジスタの連続的なスイッチングサイクルにおける短い
デューティ・サイクルは、零電圧スイッチングＳＭＰＳ
をスタンバイ、バーストモードで動作させる。
バイモードは、スイッチによってフィルタコンデンサか
らランモード負荷を分離することで始動される。それに
より、ランモード負荷は、負荷電流の消費を停止する。
ランモード負荷回路は電源が断たれるため、ＳＭＰＳの
帰還ループは、ランモードの場合よりも実質的に短いデ
ューティ・サイクルでトランジスタを導通させる。トラ
ンジスタの連続的なスイッチングサイクルにおける短い
デューティ・サイクルは、零電圧スイッチングＳＭＰＳ
をスタンバイ、バーストモードで動作させる。
【０００７】本発明の機能を具現化するスイッチモード
電源装置は、入力供給の電圧源に結合される供給インダ
クタンスを含む。キャパシタンスは、インダクタンスに
結合され、調整された共振回路が形成される。第１のト
ランジスタスイッチは、共振回路に結合され、負荷回路
に結合されるインダクタンスで給電用供給パルスを生成
する。所与のスイッチング期間において、共振電圧パル
スは、第１のトランジスタスイッチの一対の主電流を伝
導する端子の間で発生される。スイッチ制御信号は、第
１のトランジスタスイッチの所与のスイッチング期間に
おいて第１のトランジスタスイッチをオンにするよう生
成される。ランモード動作では、第１のトランジスタス
イッチは、所与の共振電圧パルスの一つが零電圧スイッ
チングを提供するのに充分なレベルにまで減少された
後、オンにされる。オン／オフ制御信号の源は、スタン
バイ動作がいつ要求されるかを示す。スイッチは、スタ
ンバイの間、バーストモードで動作される。
電源装置は、入力供給の電圧源に結合される供給インダ
クタンスを含む。キャパシタンスは、インダクタンスに
結合され、調整された共振回路が形成される。第１のト
ランジスタスイッチは、共振回路に結合され、負荷回路
に結合されるインダクタンスで給電用供給パルスを生成
する。所与のスイッチング期間において、共振電圧パル
スは、第１のトランジスタスイッチの一対の主電流を伝
導する端子の間で発生される。スイッチ制御信号は、第
１のトランジスタスイッチの所与のスイッチング期間に
おいて第１のトランジスタスイッチをオンにするよう生
成される。ランモード動作では、第１のトランジスタス
イッチは、所与の共振電圧パルスの一つが零電圧スイッ
チングを提供するのに充分なレベルにまで減少された
後、オンにされる。オン／オフ制御信号の源は、スタン
バイ動作がいつ要求されるかを示す。スイッチは、スタ
ンバイの間、バーストモードで動作される。
【０００８】
【発明の実施の形態】図１は、本発明の一面を具現化す
る調整されたＳＭＰＳ１００を示す図である。図１で
は、トランジスタスイッチとして動作するＮ型の金属酸
化物半導体（ＭＯＳ）電力トランジスタＱ３は、変成器
Ｔ１の一次巻線Ｌ１を通り入力供給の直流（ＤＣ）電圧
ＲＡＷ Ｂ＋の端子２０に結合されるドレイン電極を有
する。変成器Ｔ１は、ホット・グラウンド−コールド・
グラウンド絶縁バリアを提供する絶縁形変成器として機
能する。電圧ＲＡＷ Ｂ＋は、例えば、図示しない本線
電源電圧を整流するブリッジ整流器に結合されるフィル
タコンデンサから得られる。
る調整されたＳＭＰＳ１００を示す図である。図１で
は、トランジスタスイッチとして動作するＮ型の金属酸
化物半導体（ＭＯＳ）電力トランジスタＱ３は、変成器
Ｔ１の一次巻線Ｌ１を通り入力供給の直流（ＤＣ）電圧
ＲＡＷ Ｂ＋の端子２０に結合されるドレイン電極を有
する。変成器Ｔ１は、ホット・グラウンド−コールド・
グラウンド絶縁バリアを提供する絶縁形変成器として機
能する。電圧ＲＡＷ Ｂ＋は、例えば、図示しない本線
電源電圧を整流するブリッジ整流器に結合されるフィル
タコンデンサから得られる。
【０００９】トランジスタＱ３のソース電極は、電流セ
ンサ又はサンプリング抵抗器Ｒ１２を介して絶縁されて
いないホット・グラウンドに接続される。スイッチとし
て動作するダンパダイオードＤ６は、トランジスタＱ３
と並列に接続され、トランジスタＱ３と同じパッケージ
に収容され、双方向スイッチ２２を形成する。コンデン
サＣ６は、ダイオードＤ６と並列に接続され、巻線Ｌ１
と直列に結合され、スイッチ２２が導通しないとき、共
振回路２１を巻線Ｌ１のインダクタンスと共に形成す
る。
ンサ又はサンプリング抵抗器Ｒ１２を介して絶縁されて
いないホット・グラウンドに接続される。スイッチとし
て動作するダンパダイオードＤ６は、トランジスタＱ３
と並列に接続され、トランジスタＱ３と同じパッケージ
に収容され、双方向スイッチ２２を形成する。コンデン
サＣ６は、ダイオードＤ６と並列に接続され、巻線Ｌ１
と直列に結合され、スイッチ２２が導通しないとき、共
振回路２１を巻線Ｌ１のインダクタンスと共に形成す
る。
【００１０】変成器Ｔ１の二次巻線Ｌ２は、ピーク整流
ダイオードＤ８の陽極と、絶縁された又はコールド・グ
ラウンドとに接続され、ダイオードＤ８の陰極に接続さ
れたフィルタコンデンサＣ１０で出力電圧ＶＯＵＴを生
成する。電圧ＶＯＵＴは、ラン動作モードの間、直列接
続されたラン負荷スイッチ４０１を介してラン負荷回路
３０２に結合される。スイッチ４０１は、本発明の一実
施例を具現化する制御信号ラン／スタンバイによって制
御され、この制御信号は、ランモードの間、スイッチ４
０１をオンの状態で維持するためにマイクロプロセッサ
４１２によって生成される。
ダイオードＤ８の陽極と、絶縁された又はコールド・グ
ラウンドとに接続され、ダイオードＤ８の陰極に接続さ
れたフィルタコンデンサＣ１０で出力電圧ＶＯＵＴを生
成する。電圧ＶＯＵＴは、ラン動作モードの間、直列接
続されたラン負荷スイッチ４０１を介してラン負荷回路
３０２に結合される。スイッチ４０１は、本発明の一実
施例を具現化する制御信号ラン／スタンバイによって制
御され、この制御信号は、ランモードの間、スイッチ４
０１をオンの状態で維持するためにマイクロプロセッサ
４１２によって生成される。
【００１１】エラー増幅器２３は、電圧ＶＯＵＴ及び基
準電圧ＶＲＥＦに応答する。光カプラーＩＣ１は、発光
ダイオードを含む。光カプラーＩＣ１のトランジスタの
エミッタ電極は、抵抗器Ｒ４を介して負のＤＣ電圧Ｖ３
に結合される。光カプラーＩＣ１のトランジスタのコレ
クタ電極は、コンデンサＣ３に結合される。光カプラー
ＩＣ１は、絶縁の機能を担う。光カプラーＩＣ１のエラ
ーコレクタ電流Ｉｅは、電圧ＶＯＵＴが基準電圧ＶＲＥ
Ｆよりも大きい量、従って、電圧ＶＯＵＴと基準電圧Ｖ
ＲＥＦの差を示す。
準電圧ＶＲＥＦに応答する。光カプラーＩＣ１は、発光
ダイオードを含む。光カプラーＩＣ１のトランジスタの
エミッタ電極は、抵抗器Ｒ４を介して負のＤＣ電圧Ｖ３
に結合される。光カプラーＩＣ１のトランジスタのコレ
クタ電極は、コンデンサＣ３に結合される。光カプラー
ＩＣ１は、絶縁の機能を担う。光カプラーＩＣ１のエラ
ーコレクタ電流Ｉｅは、電圧ＶＯＵＴが基準電圧ＶＲＥ
Ｆよりも大きい量、従って、電圧ＶＯＵＴと基準電圧Ｖ
ＲＥＦの差を示す。
【００１２】比較器トランジスタＱ２は、トランジスタ
Ｑ３のソース電極と電流センサ抵抗器Ｒ１２の間の接合
端子に抵抗器Ｒ１１を介して結合されるベース電極を有
する。トランジスタＱ２は、そのベース電圧ＶＢＱ２を
トランジスタＱ２のエミッタにおいて発生されるエラー
電圧ＶＥＱ２と比較する。電圧ＶＢＱ２は、トランジス
タＱ３中のソース−ドレイン電流ＩＤに比例する第１の
部分を含む。ＤＣ電圧Ｖ２は、抵抗器Ｒ１１の両端間に
ＶＢＱ２の第２の部分を発生させるため抵抗器Ｒ６を介
してトランジスタＱ２のベースに結合される。
Ｑ３のソース電極と電流センサ抵抗器Ｒ１２の間の接合
端子に抵抗器Ｒ１１を介して結合されるベース電極を有
する。トランジスタＱ２は、そのベース電圧ＶＢＱ２を
トランジスタＱ２のエミッタにおいて発生されるエラー
電圧ＶＥＱ２と比較する。電圧ＶＢＱ２は、トランジス
タＱ３中のソース−ドレイン電流ＩＤに比例する第１の
部分を含む。ＤＣ電圧Ｖ２は、抵抗器Ｒ１１の両端間に
ＶＢＱ２の第２の部分を発生させるため抵抗器Ｒ６を介
してトランジスタＱ２のベースに結合される。
【００１３】ＤＣ電圧Ｖ２は、コンデンサＣ３を充電す
る電流源を形成するため、コンデンサＣ３によって形成
される帰還ループフィルタへ抵抗器Ｒ５を介して結合さ
れる。エラー電流Ｉｅは、コンデンサＣ３を放電するた
めにコンデンサＣ３に結合される。ダイオードＤ５は、
トランジスタＱ２のエミッタとグラウンドの間に接続さ
れる。ダイオードＤ５は、電圧ＶＥＱ２をダイオードＤ
５の順方向電圧に制限し、トランジスタＱ３における最
大電流を制限する。
る電流源を形成するため、コンデンサＣ３によって形成
される帰還ループフィルタへ抵抗器Ｒ５を介して結合さ
れる。エラー電流Ｉｅは、コンデンサＣ３を放電するた
めにコンデンサＣ３に結合される。ダイオードＤ５は、
トランジスタＱ２のエミッタとグラウンドの間に接続さ
れる。ダイオードＤ５は、電圧ＶＥＱ２をダイオードＤ
５の順方向電圧に制限し、トランジスタＱ３における最
大電流を制限する。
【００１４】トランジスタＱ２のコレクタ電極はトラン
ジスタＱ１のベース電極に結合され、トランジスタＱ１
のコレクタ電極はトランジスタＱ２のベース電極に結合
され再生スイッチ３１が形成される。トランジスタＱ３
の制御電圧ＶＧは、トランジスタＱ１のエミッタで発生
され，このトランジスタのエミッタは、再生スイッチ３
１の出力端子を形成し、抵抗器Ｒ１０を介してトランジ
スタＱ３のゲート電極に接続される。
ジスタＱ１のベース電極に結合され、トランジスタＱ１
のコレクタ電極はトランジスタＱ２のベース電極に結合
され再生スイッチ３１が形成される。トランジスタＱ３
の制御電圧ＶＧは、トランジスタＱ１のエミッタで発生
され，このトランジスタのエミッタは、再生スイッチ３
１の出力端子を形成し、抵抗器Ｒ１０を介してトランジ
スタＱ３のゲート電極に接続される。
【００１５】変成器Ｔ１の二次巻線Ｌ３は、交流（Ａ
Ｃ）電圧Ｖ１を生成するよう抵抗器Ｒ９を介して結合さ
れる。電圧Ｖ１は、トランジスタＱ３の駆動電圧ＶＧを
生成するようコンデンサＣ４及び抵抗器Ｒ８を介してト
ランジスタＱ１のエミッタにＡＣ結合される。ＡＣ結合
された電圧Ｖ１は、コレクタ抵抗器Ｒ７を介してトラン
ジスタＱ２のコレクタ電極及びトランジスタＱ１のベー
ス電極に結合される。電圧Ｖ１は、電圧Ｖ３を生成する
ためにダイオードＤ２によって整流され、電圧Ｖ２を生
成するためにダイオードＤ３によって整流される。
Ｃ）電圧Ｖ１を生成するよう抵抗器Ｒ９を介して結合さ
れる。電圧Ｖ１は、トランジスタＱ３の駆動電圧ＶＧを
生成するようコンデンサＣ４及び抵抗器Ｒ８を介してト
ランジスタＱ１のエミッタにＡＣ結合される。ＡＣ結合
された電圧Ｖ１は、コレクタ抵抗器Ｒ７を介してトラン
ジスタＱ２のコレクタ電極及びトランジスタＱ１のベー
ス電極に結合される。電圧Ｖ１は、電圧Ｖ３を生成する
ためにダイオードＤ２によって整流され、電圧Ｖ２を生
成するためにダイオードＤ３によって整流される。
【００１６】電圧源ＲＡＷ Ｂ＋と巻線Ｌ３から離れた
コンデンサＣ４の端子３０との間に接続される抵抗器Ｒ
３は、電圧ＲＡＷ Ｂ＋がオンにされるとき、コンデン
サＣ４を充電する。トランジスタＱ３のゲート電極上の
電圧ＶＧがＭＯＳトランジスタＱ３の閾値電圧を超過す
るとき、トランジスタＱ３は導通し、トランジスタＱ３
のドレイン電圧ＶＤを減少させる。結果として、電圧Ｖ
１は正となり、トランジスタＱ３を正帰還の方法で完全
にオンにされた状態に維持するよう電圧ＶＧを増強す
る。
コンデンサＣ４の端子３０との間に接続される抵抗器Ｒ
３は、電圧ＲＡＷ Ｂ＋がオンにされるとき、コンデン
サＣ４を充電する。トランジスタＱ３のゲート電極上の
電圧ＶＧがＭＯＳトランジスタＱ３の閾値電圧を超過す
るとき、トランジスタＱ３は導通し、トランジスタＱ３
のドレイン電圧ＶＤを減少させる。結果として、電圧Ｖ
１は正となり、トランジスタＱ３を正帰還の方法で完全
にオンにされた状態に維持するよう電圧ＶＧを増強す
る。
【００１７】図２ａ乃至図２ｃは、図１の調整されたＳ
ＭＰＳ１００の動作を説明する有効な波形を示す図であ
る。図１及び図２ａ乃至２ｃ中、同様の記号及び番号
は、同様のアイテム又は機能を示す。
ＭＰＳ１００の動作を説明する有効な波形を示す図であ
る。図１及び図２ａ乃至２ｃ中、同様の記号及び番号
は、同様のアイテム又は機能を示す。
【００１８】図２ｃの所与の期間Ｔの間隔ｔ０乃至ｔ１
０の間、図１の導通中のトランジスタＱ３の電流ＩＤは
上昇する。その結果として、巻線Ｌ１における電流ＩＬ
１の対応する共振しない電流パルス部分は、上昇し、変
成器Ｔ１の巻線Ｌ１と関連するインダクタンスに磁気エ
ネルギを蓄える。図２ｃの時間ｔ０において、抵抗器Ｒ
１２の電圧から得られる上昇部分を含む図１の電圧ＶＢ
Ｑ２は、電圧ＶＥＱ２によって決定される再生スイッチ
３１のトリガレベルを超過し、トランジスタＱ２をオン
にさせる。電流はトランジスタＱ１のベースを流れる。
従って、再生スイッチ３１は、トランジスタＱ３のゲー
ト電極に低インピーダンスを与える。その結果、図２ａ
のゲート電極の電圧ＶＧは、略零ボルトまで減少し、図
１のトランジスタＱ３をオフにさせる。トランジスタＱ
３がオフにされるとき、図２ｂのドレイン電圧ＶＤが増
加し、巻線Ｌ３から結合される電圧Ｖ１が減少する。ゲ
ート−ソースキャパシタンスＣＧに蓄えられる電荷は、
図２ａの時間ｔ２０までラッチモード動作を維持させ
る。
０の間、図１の導通中のトランジスタＱ３の電流ＩＤは
上昇する。その結果として、巻線Ｌ１における電流ＩＬ
１の対応する共振しない電流パルス部分は、上昇し、変
成器Ｔ１の巻線Ｌ１と関連するインダクタンスに磁気エ
ネルギを蓄える。図２ｃの時間ｔ０において、抵抗器Ｒ
１２の電圧から得られる上昇部分を含む図１の電圧ＶＢ
Ｑ２は、電圧ＶＥＱ２によって決定される再生スイッチ
３１のトリガレベルを超過し、トランジスタＱ２をオン
にさせる。電流はトランジスタＱ１のベースを流れる。
従って、再生スイッチ３１は、トランジスタＱ３のゲー
ト電極に低インピーダンスを与える。その結果、図２ａ
のゲート電極の電圧ＶＧは、略零ボルトまで減少し、図
１のトランジスタＱ３をオフにさせる。トランジスタＱ
３がオフにされるとき、図２ｂのドレイン電圧ＶＤが増
加し、巻線Ｌ３から結合される電圧Ｖ１が減少する。ゲ
ート−ソースキャパシタンスＣＧに蓄えられる電荷は、
図２ａの時間ｔ２０までラッチモード動作を維持させ
る。
【００１９】電圧ＶＧが図１のトランジスタＱ１で充分
なコレクタ電流を保持するため要求される電圧よりも小
さいとき、トランジスタＱ２のベース電極の順方向の導
通は停止し、その結果として、再生スイッチ３１におけ
るラッチ動作モードが機能しなくなる。その後、電圧Ｖ
１は減少され続けるので、図２ａの電圧ＶＧの負の部分
４０によって図１のトランジスタＱ３がオフの状態で保
たれる。
なコレクタ電流を保持するため要求される電圧よりも小
さいとき、トランジスタＱ２のベース電極の順方向の導
通は停止し、その結果として、再生スイッチ３１におけ
るラッチ動作モードが機能しなくなる。その後、電圧Ｖ
１は減少され続けるので、図２ａの電圧ＶＧの負の部分
４０によって図１のトランジスタＱ３がオフの状態で保
たれる。
【００２０】トランジスタＱ３がオフにされるとき、ド
レイン電圧ＶＤは、図２ｂに示すように間隔ｔ１０乃至
ｔ２０の間で増加する。図１のコンデンサＣ６は、電圧
ＶＤが零電圧よりも著しく大きくなる前にトランジスタ
Ｑ３が完全に非導通となるよう電圧ＶＤの増加速度を制
限する。これにより、スイッチング損失及び放射される
スイッチングノイズは、有利に減少される。コンデンサ
Ｃ６及び巻線Ｌ１を含む共振回路２１は、図１のトラン
ジスタＱ３がオフにされるとき、図２ｂの間隔ｔ１０乃
至ｔ３０の間で発振する。コンデンサＣ６は、電圧ＶＤ
のピークレベルを制限する。従って、有利的には、スナ
ッバダイオード及び抵抗器が必要では無くなるので、効
率が改善され、スイッチングノイズが減少する。
レイン電圧ＶＤは、図２ｂに示すように間隔ｔ１０乃至
ｔ２０の間で増加する。図１のコンデンサＣ６は、電圧
ＶＤが零電圧よりも著しく大きくなる前にトランジスタ
Ｑ３が完全に非導通となるよう電圧ＶＤの増加速度を制
限する。これにより、スイッチング損失及び放射される
スイッチングノイズは、有利に減少される。コンデンサ
Ｃ６及び巻線Ｌ１を含む共振回路２１は、図１のトラン
ジスタＱ３がオフにされるとき、図２ｂの間隔ｔ１０乃
至ｔ３０の間で発振する。コンデンサＣ６は、電圧ＶＤ
のピークレベルを制限する。従って、有利的には、スナ
ッバダイオード及び抵抗器が必要では無くなるので、効
率が改善され、スイッチングノイズが減少する。
【００２１】図２ｂの時間ｔ３０の前の電圧ＶＤの減少
によって、図１の電圧Ｖ１は正の電圧になる。図２ｂの
時間ｔ３０において、電圧ＶＤは、零ボルト付近で僅か
に負側にあり、図１のダンパダイオードＤ６をオンにさ
せ、図２ｂの電圧ＶＤを略零ボルトにする。従って、図
１の共振回路２１は、発振の半サイクルを示す。図２ｂ
の時間ｔ３０において、図２ａの電圧ＶＧは、前述の図
１の電圧Ｖ１の極性変化のため、徐々に正方向に増加す
る。
によって、図１の電圧Ｖ１は正の電圧になる。図２ｂの
時間ｔ３０において、電圧ＶＤは、零ボルト付近で僅か
に負側にあり、図１のダンパダイオードＤ６をオンにさ
せ、図２ｂの電圧ＶＤを略零ボルトにする。従って、図
１の共振回路２１は、発振の半サイクルを示す。図２ｂ
の時間ｔ３０において、図２ａの電圧ＶＧは、前述の図
１の電圧Ｖ１の極性変化のため、徐々に正方向に増加す
る。
【００２２】引き続くトランジスタＱ３のターンオン
は、電圧ＶＤが略零ボルトである図２ｂの時間ｔ３０の
後まで、抵抗器Ｒ８の時定数及びゲートキャパシタンス
によって決定される遅延時間分だけ遅延される。従っ
て、ターンオンによる損失は最小限に抑えられ、スイッ
チングノイズは減少する。
は、電圧ＶＤが略零ボルトである図２ｂの時間ｔ３０の
後まで、抵抗器Ｒ８の時定数及びゲートキャパシタンス
によって決定される遅延時間分だけ遅延される。従っ
て、ターンオンによる損失は最小限に抑えられ、スイッ
チングノイズは減少する。
【００２３】電圧ＶＯＵＴの負帰還調整は、フィルタコ
ンデンサＣ３における電圧ＶＥＱ２を変化させることで
実現される。一方で、電圧ＶＯＵＴが電圧ＶＲＥＦより
も大きいとき、電流Ｉｅは、コンデンサＣ３を放電さ
せ、電圧ＶＥＱ２を減少させる。従って、比較器トラン
ジスタＱ２の閾値レベルは減少する。その結果として、
トランジスタＱ３における電流ＩＤのピーク値及び図示
しない負荷回路に伝搬される電力が減少する。他方で、
電圧ＶＯＵＴが電圧ＶＲＥＦよりも小さいとき、電流Ｉ
ｅは零であり、抵抗器Ｒ５の電流は電圧ＶＥＱ２を増加
させる。その結果として、トランジスタＱ３中の電流Ｉ
Ｄのピーク値及び図示しない負荷回路に伝搬される電力
が増加される。従って、再生スイッチ３１を含むトラン
ジスタＱ３の制御回路は、電圧ＶＥＱ２に従って、トラ
ンジスタＱ３の電流ＩＤのデューティ・サイクル変調を
行う。
ンデンサＣ３における電圧ＶＥＱ２を変化させることで
実現される。一方で、電圧ＶＯＵＴが電圧ＶＲＥＦより
も大きいとき、電流Ｉｅは、コンデンサＣ３を放電さ
せ、電圧ＶＥＱ２を減少させる。従って、比較器トラン
ジスタＱ２の閾値レベルは減少する。その結果として、
トランジスタＱ３における電流ＩＤのピーク値及び図示
しない負荷回路に伝搬される電力が減少する。他方で、
電圧ＶＯＵＴが電圧ＶＲＥＦよりも小さいとき、電流Ｉ
ｅは零であり、抵抗器Ｒ５の電流は電圧ＶＥＱ２を増加
させる。その結果として、トランジスタＱ３中の電流Ｉ
Ｄのピーク値及び図示しない負荷回路に伝搬される電力
が増加される。従って、再生スイッチ３１を含むトラン
ジスタＱ３の制御回路は、電圧ＶＥＱ２に従って、トラ
ンジスタＱ３の電流ＩＤのデューティ・サイクル変調を
行う。
【００２４】調整されたＳＭＰＳ１００は、電流パルス
毎の制御に基づいて電流モード制御で動作する。図２ｃ
の間隔ｔ０乃至ｔ１０の間に図１のトランジスタＱ３を
流れる電流ＩＤの電流パルスは、図１のトランジスタＱ
２の閾値レベルに到達したとき、図２ｃの時間ｔ１０に
おいて終了する。この閾値レベルは、電圧ＶＥＱ２によ
って決定されエラー信号を形成するエラー電流Ｉｅによ
り確定される。エラー信号は、巻線Ｌ１のインダクタン
スを流れる電流ＩＤの電流パルスのピーク電流を実際に
制御する。制御回路は、エラー増幅器２３のダイナミッ
クレンジを使用すること無く、電圧Ｂ＋の入力電圧変動
をフィードフォワード方式で瞬時に補正する。このよう
にして、電流モード調整と、調整されたＳＭＰＳの両方
の利点が得られる。
毎の制御に基づいて電流モード制御で動作する。図２ｃ
の間隔ｔ０乃至ｔ１０の間に図１のトランジスタＱ３を
流れる電流ＩＤの電流パルスは、図１のトランジスタＱ
２の閾値レベルに到達したとき、図２ｃの時間ｔ１０に
おいて終了する。この閾値レベルは、電圧ＶＥＱ２によ
って決定されエラー信号を形成するエラー電流Ｉｅによ
り確定される。エラー信号は、巻線Ｌ１のインダクタン
スを流れる電流ＩＤの電流パルスのピーク電流を実際に
制御する。制御回路は、エラー増幅器２３のダイナミッ
クレンジを使用すること無く、電圧Ｂ＋の入力電圧変動
をフィードフォワード方式で瞬時に補正する。このよう
にして、電流モード調整と、調整されたＳＭＰＳの両方
の利点が得られる。
【００２５】図３ａ及び図３ｂは、ＳＭＰＳ１００のス
タンバイ、バーストモードにおける動作を説明するため
端子３０における図１の電圧Ｖ３０の波形を示す図であ
る。トランジスタＱ３がオンのとき、電圧Ｖ３０は、ト
ランジスタＱ３を制御するゲート電圧ＶＧに略一致す
る。図３ｂの電圧Ｖ３０の波形は、図３ａのバーストモ
ード期間ｔＡ−ｔＣの間に、図１のトランジスタＱ３に
おいてスイッチングの動作が行なわれる拡張されたアク
ティブ時間間隔ｔＡ〜ｔＢを含む。比較的長い不感時間
間隔ｔＢ〜ｔＣの間、図１のトランジスタＱ３において
スイチングサイクルが行なわれない。図１、図２ａ、２
ｂ、２ｃ、図３ａ、及び３ｂにおいて、同様の記号及び
番号は同様のアイテム又は機能を示す。
タンバイ、バーストモードにおける動作を説明するため
端子３０における図１の電圧Ｖ３０の波形を示す図であ
る。トランジスタＱ３がオンのとき、電圧Ｖ３０は、ト
ランジスタＱ３を制御するゲート電圧ＶＧに略一致す
る。図３ｂの電圧Ｖ３０の波形は、図３ａのバーストモ
ード期間ｔＡ−ｔＣの間に、図１のトランジスタＱ３に
おいてスイッチングの動作が行なわれる拡張されたアク
ティブ時間間隔ｔＡ〜ｔＢを含む。比較的長い不感時間
間隔ｔＢ〜ｔＣの間、図１のトランジスタＱ３において
スイチングサイクルが行なわれない。図１、図２ａ、２
ｂ、２ｃ、図３ａ、及び３ｂにおいて、同様の記号及び
番号は同様のアイテム又は機能を示す。
【００２６】図３ｂの時間ｔＡにおいて終了する不感時
間間隔の間、図１のコデンンサＣ４は、Ｒ３及びＣ４の
時定数によって決定される速度で抵抗器Ｒ３を介して一
定の割合で充電され、正の電圧ＶＣ４を発生する。時間
ｔＡにおいて、正の電圧Ｖ３０は、図１のトランジスタ
Ｑ３の閾値レベルに到達する。その結果として、高周波
数のスイッチングサイクルがトランジスタＱ３で生じ
る。間隔ｔＡ乃至ｔＢの間、図３ｂの電圧Ｖ３０の正の
ピーク電圧Ｖ３０ＰＥＡＫが図１のトランジスタＱ３の
閾値レベルを超過する。従って、高周波数のスイッチン
グサイクルは、トランジスタＱ３において続けられる。
トランジスタＱ３の各スイッチングサイクルにおいて、
前述の通り、トランジスタＱ１がオンにされる。従っ
て、コンデンサＣ４は、僅かに放電される。トランジス
タＱ１中の放電電流は、抵抗器Ｒ３の充電電流を上回
る。従って、電圧ＶＣ４は下降する。電圧ＶＣ４のレベ
ルは、図３ｂの正のピーク電圧Ｖ３０ＰＥＡＫを減少さ
せる方向に電圧Ｖ１をシフトさせる。時間ｔＡＢにおい
て、正のピーク電圧Ｖ３０ＰＥＡＫは、図１のトランジ
スタＱ３の閾値レベルの電圧よりも小さい値まで低下す
る。トランジスタＱ３におけるスイッチング動作は、時
間ｔＢにおいて停止し、その後に不感時間間隔ｔＢ乃至
ｔＣが続く。図３ａの時間ｔＢから時間ｔＣまで、コン
デンサＣ４は、上述の通り、抵抗器Ｒ３を介して充電さ
れる。
間間隔の間、図１のコデンンサＣ４は、Ｒ３及びＣ４の
時定数によって決定される速度で抵抗器Ｒ３を介して一
定の割合で充電され、正の電圧ＶＣ４を発生する。時間
ｔＡにおいて、正の電圧Ｖ３０は、図１のトランジスタ
Ｑ３の閾値レベルに到達する。その結果として、高周波
数のスイッチングサイクルがトランジスタＱ３で生じ
る。間隔ｔＡ乃至ｔＢの間、図３ｂの電圧Ｖ３０の正の
ピーク電圧Ｖ３０ＰＥＡＫが図１のトランジスタＱ３の
閾値レベルを超過する。従って、高周波数のスイッチン
グサイクルは、トランジスタＱ３において続けられる。
トランジスタＱ３の各スイッチングサイクルにおいて、
前述の通り、トランジスタＱ１がオンにされる。従っ
て、コンデンサＣ４は、僅かに放電される。トランジス
タＱ１中の放電電流は、抵抗器Ｒ３の充電電流を上回
る。従って、電圧ＶＣ４は下降する。電圧ＶＣ４のレベ
ルは、図３ｂの正のピーク電圧Ｖ３０ＰＥＡＫを減少さ
せる方向に電圧Ｖ１をシフトさせる。時間ｔＡＢにおい
て、正のピーク電圧Ｖ３０ＰＥＡＫは、図１のトランジ
スタＱ３の閾値レベルの電圧よりも小さい値まで低下す
る。トランジスタＱ３におけるスイッチング動作は、時
間ｔＢにおいて停止し、その後に不感時間間隔ｔＢ乃至
ｔＣが続く。図３ａの時間ｔＢから時間ｔＣまで、コン
デンサＣ４は、上述の通り、抵抗器Ｒ３を介して充電さ
れる。
【００２７】例えば、図示しない遠隔制御装置を介して
電力をオフにする要求コマンドをユーザが送出すると
き、制御信号オン／オフはマイクロプロセッサ４１２の
入力端子４１２ａに与えられる。図１のマイクロプロセ
ッサ４１２は、ロー状態で制御信号ラン／スタンバイを
生成し、ラン負荷スイッチ４０１をオフにする。一方
で、オフにされたスイッチ４０１は、フィルタコンデン
サＣ１０から図１のランモード負荷回路を切り離し、ス
タンバイ、バースト動作モードを始動し、維持する。そ
れにより、負荷回路３０２への給電が停止され、負荷回
路３０２の負荷電流ｉＬ２が絶える。他方で、コンデン
サＣ１０に接続された負荷回路３０２は、スタンバイモ
ード中に給電される段を含む。
電力をオフにする要求コマンドをユーザが送出すると
き、制御信号オン／オフはマイクロプロセッサ４１２の
入力端子４１２ａに与えられる。図１のマイクロプロセ
ッサ４１２は、ロー状態で制御信号ラン／スタンバイを
生成し、ラン負荷スイッチ４０１をオフにする。一方
で、オフにされたスイッチ４０１は、フィルタコンデン
サＣ１０から図１のランモード負荷回路を切り離し、ス
タンバイ、バースト動作モードを始動し、維持する。そ
れにより、負荷回路３０２への給電が停止され、負荷回
路３０２の負荷電流ｉＬ２が絶える。他方で、コンデン
サＣ１０に接続された負荷回路３０２は、スタンバイモ
ード中に給電される段を含む。
【００２８】負荷回路３０２が切り離されるとき、コン
デンサＣ１０を充電する電流ＩＤＯＵＴ３は小さい。負
荷回路３０２に給電されないとき、図１のコンデンサＣ
１０を充電する電流ＩＤＯＵＴ３は小さいので、帰還ル
ープは、ランモードの場合よりも実質的に短いデューテ
ィ・サイクルでトランジスタＱ３を導通させる。トラン
ジスタＱ３の連続的なスイッチングサイクルにおける短
いデューティ・サイクルは、ＳＭＰＳ１００のスタンバ
イ、バースト動作を生じさせる。
デンサＣ１０を充電する電流ＩＤＯＵＴ３は小さい。負
荷回路３０２に給電されないとき、図１のコンデンサＣ
１０を充電する電流ＩＤＯＵＴ３は小さいので、帰還ル
ープは、ランモードの場合よりも実質的に短いデューテ
ィ・サイクルでトランジスタＱ３を導通させる。トラン
ジスタＱ３の連続的なスイッチングサイクルにおける短
いデューティ・サイクルは、ＳＭＰＳ１００のスタンバ
イ、バースト動作を生じさせる。
【００２９】ＳＭＰＳ１００は、前述の通り、ランモー
ドにおける零電圧スイッチング機能と、スタンバイモー
ドにおけるバーストモード機能の両夫を含む点で有利で
ある。夫々の機能は、ＳＭＰＳ１００の自励発振機能を
利用する。
ドにおける零電圧スイッチング機能と、スタンバイモー
ドにおけるバーストモード機能の両夫を含む点で有利で
ある。夫々の機能は、ＳＭＰＳ１００の自励発振機能を
利用する。
【００３０】抵抗器Ｒ３及びコンデンサＣ４の値は、必
要な不感時間間隔ｔＢ乃至ｔＣの長さに従って選択され
る。抵抗器Ｒ８の値は、バーストモードにおける動作を
保証するよう選択される。抵抗器Ｒ８の値が大きすぎる
場合、トランジスタＱ１の放電電流は非常に小さくな
り、図３ｂの電圧Ｖ３０の正のピーク電圧Ｖ３０ＰＥＡ
Ｋは、図１のトランジスタＱ３の閾値レベルより下まで
減少しない。有利には、充分に小さい値の抵抗器Ｒ８を
選択することにより、トランジスタＱ３の連続的なスイ
ッチングサイクルにおいて短いデューティ・サイクルが
生じるとき、確実にバースト動作モードになる。
要な不感時間間隔ｔＢ乃至ｔＣの長さに従って選択され
る。抵抗器Ｒ８の値は、バーストモードにおける動作を
保証するよう選択される。抵抗器Ｒ８の値が大きすぎる
場合、トランジスタＱ１の放電電流は非常に小さくな
り、図３ｂの電圧Ｖ３０の正のピーク電圧Ｖ３０ＰＥＡ
Ｋは、図１のトランジスタＱ３の閾値レベルより下まで
減少しない。有利には、充分に小さい値の抵抗器Ｒ８を
選択することにより、トランジスタＱ３の連続的なスイ
ッチングサイクルにおいて短いデューティ・サイクルが
生じるとき、確実にバースト動作モードになる。
【００３１】図４ａ、４ｂ、及び、４ｃは、図１のＳＭ
ＰＳ１００においてスタンバイモードからランモードへ
の推移を説明するための波形を示す図である。図１、２
ａ、２ｂ、２ｃ、３ａ、３ｂ、４ａ、４ｂ、及び、４ｃ
は、同様のアイテム又は機能を示す。所与のバーストモ
ードサイクルｔ１乃至ｔ３の図４ｃのバースト部分ｔ１
及びｔ２の間、図１の巻線Ｌ２において発生されるパル
ス４０７は、図１のコンデンサ４０５中で包絡線検波パ
ルス信号４０８を発生するよう包絡線検波器４０２中で
整流される。包絡線検波器４０２は、変成器Ｔ１の巻線
Ｌ２の部分と整流ダイオード４０４の陽極の間に接続さ
れた抵抗器４０３を含む。ダイオード４０４の陰極は、
抵抗器４０６と並列に接続されたフィルタコンデンサ４
０５に接続される。巻線Ｌ２で発生されるパルスは、ダ
イオード４０４中で整流され、コンデンサ４０５に包絡
線検波信号４０８を生じさせる。信号４０８は、抵抗器
４０９及び抵抗器４１０を含む分圧器を介してマイクロ
プロセッサ４１２に結合される。
ＰＳ１００においてスタンバイモードからランモードへ
の推移を説明するための波形を示す図である。図１、２
ａ、２ｂ、２ｃ、３ａ、３ｂ、４ａ、４ｂ、及び、４ｃ
は、同様のアイテム又は機能を示す。所与のバーストモ
ードサイクルｔ１乃至ｔ３の図４ｃのバースト部分ｔ１
及びｔ２の間、図１の巻線Ｌ２において発生されるパル
ス４０７は、図１のコンデンサ４０５中で包絡線検波パ
ルス信号４０８を発生するよう包絡線検波器４０２中で
整流される。包絡線検波器４０２は、変成器Ｔ１の巻線
Ｌ２の部分と整流ダイオード４０４の陽極の間に接続さ
れた抵抗器４０３を含む。ダイオード４０４の陰極は、
抵抗器４０６と並列に接続されたフィルタコンデンサ４
０５に接続される。巻線Ｌ２で発生されるパルスは、ダ
イオード４０４中で整流され、コンデンサ４０５に包絡
線検波信号４０８を生じさせる。信号４０８は、抵抗器
４０９及び抵抗器４１０を含む分圧器を介してマイクロ
プロセッサ４１２に結合される。
【００３２】図４ｃは、スタンバイモード中、及び、ラ
ンモードへの推移中の信号４０８の波形を示す図であ
る。ランモードへの推移は、時間ｔ３から始まる。パル
ス信号４０８は、不感時間間隔ｔ２及びｔ３の外側で論
理レベルハイ（ＨＩＧＨ）を形成する。不感時間間隔ｔ
２及びｔ３の間、図１のバーストモードパルス４０７は
無く、図４ｃの信号４０８は、論理レベルロー（ＬＯ
Ｗ）になる。
ンモードへの推移中の信号４０８の波形を示す図であ
る。ランモードへの推移は、時間ｔ３から始まる。パル
ス信号４０８は、不感時間間隔ｔ２及びｔ３の外側で論
理レベルハイ（ＨＩＧＨ）を形成する。不感時間間隔ｔ
２及びｔ３の間、図１のバーストモードパルス４０７は
無く、図４ｃの信号４０８は、論理レベルロー（ＬＯ
Ｗ）になる。
【００３３】例えば、図示しない遠隔制御装置を介して
ユーザが電力をオンにする要求コマンドを送出すると
き、適当な状態にある制御信号オン／オフは、マイクロ
プロセッサの入力端子４１２ａに与えられる。図４ｂの
制御信号オン／オフは、不感時間間隔ｔ２乃至ｔ３の間
で、図４ｃの信号４０８に関して同期していい時間、例
えば、図４ｂの時間ｔ８に生じてもよい。その結果とし
て、図１のマイクロプロセッサ４１２は、図４ｃの時間
ｔ３で包絡線検波信号４０８のＬＯＷからＨＩＧＨへの
推移４０８Ｕの発生を探し始める。図４ｃの時間ｔ３の
直後、図１のマイクロプロセッサ４１２は、スイッチ４
０１をオンにするためＨＩＧＨ状態の同期制御信号ラン
／スタンバイを生成する。或いは、同期制御信号ラン／
スタンバイの生成は、包絡線検波信号４０８及び制御信
号オン／オフに応答する専用の論理回路を使用しても実
現され得ることが理解されるべきである。このようなハ
ードウェアによる解決策は、マイクロプロセッサ４１２
のプログラム制御下で信号ラン／スタンバイを生成する
代わりに使用され得る。
ユーザが電力をオンにする要求コマンドを送出すると
き、適当な状態にある制御信号オン／オフは、マイクロ
プロセッサの入力端子４１２ａに与えられる。図４ｂの
制御信号オン／オフは、不感時間間隔ｔ２乃至ｔ３の間
で、図４ｃの信号４０８に関して同期していい時間、例
えば、図４ｂの時間ｔ８に生じてもよい。その結果とし
て、図１のマイクロプロセッサ４１２は、図４ｃの時間
ｔ３で包絡線検波信号４０８のＬＯＷからＨＩＧＨへの
推移４０８Ｕの発生を探し始める。図４ｃの時間ｔ３の
直後、図１のマイクロプロセッサ４１２は、スイッチ４
０１をオンにするためＨＩＧＨ状態の同期制御信号ラン
／スタンバイを生成する。或いは、同期制御信号ラン／
スタンバイの生成は、包絡線検波信号４０８及び制御信
号オン／オフに応答する専用の論理回路を使用しても実
現され得ることが理解されるべきである。このようなハ
ードウェアによる解決策は、マイクロプロセッサ４１２
のプログラム制御下で信号ラン／スタンバイを生成する
代わりに使用され得る。
【００３４】スイッチ４０１は、図４ｃの不感時間間隔
ｔ２乃至ｔ３の終了時間ｔ３の直後に、図１のランモー
ド負荷回路３０２をフィルタコンデンサＣ１０に接続す
るためオン側に切り換えられる。不感時間間隔部分ｔ８
乃至ｔ３の間に、図１の電流パルスＩＤＯＵＴ３が生成
されないとき、ランモード負荷回路３０２は、コンデン
サＣ１０を放電し得ない。従って、図１の出力供給電圧
ＶＯＵＴは、図４ａの間隔ｔ８乃至ｔ３の間に減少しな
い点で有利である。反対に、図１のスイッチ４０１がオ
ンにされた場合、図４ｂの間隔ｔ８乃至ｔ３の間に、図
４ａの電圧ＶＯＵＴは、図１の電流パルスＩＤＯＵＴ３
が無いため、図４ａ中の破線２２２によって示されるよ
うに著しく減少される。図４ａ乃至図４ｃの不感時間間
隔ｔ２乃至ｔ３の直後に生じる各電流パルスＩＤＯＵＴ
３は、図１のフィルタコンデンサＣ１０を補充する。そ
れにより、電源の始動が容易化される点が有利である。
ｔ２乃至ｔ３の終了時間ｔ３の直後に、図１のランモー
ド負荷回路３０２をフィルタコンデンサＣ１０に接続す
るためオン側に切り換えられる。不感時間間隔部分ｔ８
乃至ｔ３の間に、図１の電流パルスＩＤＯＵＴ３が生成
されないとき、ランモード負荷回路３０２は、コンデン
サＣ１０を放電し得ない。従って、図１の出力供給電圧
ＶＯＵＴは、図４ａの間隔ｔ８乃至ｔ３の間に減少しな
い点で有利である。反対に、図１のスイッチ４０１がオ
ンにされた場合、図４ｂの間隔ｔ８乃至ｔ３の間に、図
４ａの電圧ＶＯＵＴは、図１の電流パルスＩＤＯＵＴ３
が無いため、図４ａ中の破線２２２によって示されるよ
うに著しく減少される。図４ａ乃至図４ｃの不感時間間
隔ｔ２乃至ｔ３の直後に生じる各電流パルスＩＤＯＵＴ
３は、図１のフィルタコンデンサＣ１０を補充する。そ
れにより、電源の始動が容易化される点が有利である。
【００３５】例えば、図４ｃの時間ｔ４におけるバース
トモード部分中の負荷電流ｉＬ２の大きさが、包絡線検
波信号４０８のＬＯＷからＨＩＧＨへの推移４０８Ｕの
後にバースト動作モードを抑止するためには不十分であ
る場合を考える。その結果として、包絡線検波信号４０
８のＬＯＷからＨＩＧＨへの推移４０８Ｄが生じ、その
後に別のバーストモードサイクルが続く。
トモード部分中の負荷電流ｉＬ２の大きさが、包絡線検
波信号４０８のＬＯＷからＨＩＧＨへの推移４０８Ｕの
後にバースト動作モードを抑止するためには不十分であ
る場合を考える。その結果として、包絡線検波信号４０
８のＬＯＷからＨＩＧＨへの推移４０８Ｄが生じ、その
後に別のバーストモードサイクルが続く。
【００３６】有利的には、マイクロプロセッサ４１２
は、図４ｃの時間ｔ４に後続する図示しない不感時間間
隔の間、スイッチ４０１をオフにさせる。その結果とし
て、図１のフィルタコンデンサＣ１０の放電が阻止され
る利点が得られる。図４ｃの時間ｔ４に後続する図示し
ない不感時間間隔の最後に、包絡線検波信号４０８の図
示しないＬＯＷからＨＩＧＨへの推移４０８Ｕが続くと
き、図１の負荷電流ｉＬ２の大きさが、バーストモード
動作を抑止するのに充分となる。この結果として、ＳＭ
ＰＳ１００は、連続的なランモードで動作し続ける。そ
れにより、第２の始動を容易に試行できる利点が得られ
る。
は、図４ｃの時間ｔ４に後続する図示しない不感時間間
隔の間、スイッチ４０１をオフにさせる。その結果とし
て、図１のフィルタコンデンサＣ１０の放電が阻止され
る利点が得られる。図４ｃの時間ｔ４に後続する図示し
ない不感時間間隔の最後に、包絡線検波信号４０８の図
示しないＬＯＷからＨＩＧＨへの推移４０８Ｕが続くと
き、図１の負荷電流ｉＬ２の大きさが、バーストモード
動作を抑止するのに充分となる。この結果として、ＳＭ
ＰＳ１００は、連続的なランモードで動作し続ける。そ
れにより、第２の始動を容易に試行できる利点が得られ
る。
【図１】スタンバイ中にバーストモードで動作する本発
明の一実施例の電源の構成図である。
明の一実施例の電源の構成図である。
【図２】ａ、ｂ、及び、ｃは、ランモードにおける図１
の回路の動作を説明するために有効な波形を示す図であ
る。
の回路の動作を説明するために有効な波形を示す図であ
る。
【図３】ａ及びｂは、スタンバイ、バーストモードにお
ける図１の回路の動作を説明するために有効な波形を示
す図である。
ける図１の回路の動作を説明するために有効な波形を示
す図である。
【図４】ａ、ｂ、及び、ｃは、バーストモードからラン
モードへの推移中の図１の回路の動作を説明するために
有効な波形を示す図である。
モードへの推移中の図１の回路の動作を説明するために
有効な波形を示す図である。
２０ 直流電圧の端子 ２１ 共振回路 ２２ 双方向スイッチ ３０ コンデンサＣ４の端子 ３１ 再生スイッチ ２３ エラー増幅器 １００ ＳＭＰＳ ３０２ 負荷回路 ３０３ ラン／スタンバイ負荷 ４０１ スイッチ ４０２ 包絡線検波器 ４０３、４０６、４０９、４１０ 抵抗器 ４０４ 整流ダイオード ４０５ コンデンサ ４０７ パルス ４０８ 包絡線検波パルス信号 ４１２ マイクロプロセッサ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 300000708 46，Ｑｕａｉ Ａ， Ｌｅ Ｇａｌｌｏ Ｆ−92648 Ｂｏｕｌｏｇｎｅ Ｃｅｄｅ ｘ Ｆｒａｎｃｅ (72)発明者 ウィリアム ヴィンセント フィッツジェ ラルド，ジュニア アメリカ合衆国 インディアナ州 46077 ザイオンズヴィル ウエスト・126ス・ ストリート 4500
Claims (10)
- 【請求項１】 入力供給の電圧源と、 上記入力供給の電圧源に結合される供給インダクタンス
と、 調整された共振回路を形成するために上記供給インダク
タンスに結合されるキャパシタンスと、 所与のスイッチング期間において一対の主電流を伝導す
る端子の間で共振電圧パルスが発生するために負荷回路
に結合される上記インダクタンスで給電用供給パルスを
生成するよう上記共振回路に結合される第１のトランジ
スタと、 ランモード動作では上記共振電圧のパルスの所与の一つ
が零電圧スイッチングを提供するのに充分なレベルにま
で減少された後上記第１のトランジスタスイッチがオン
になるよう、上記第１のトランジスタスイッチの上記所
与のスイッチング期間において上記第１のトランジスタ
スイッチをオンにするためにスイッチ制御信号を生成す
るよう上記第１のトランジスタスイッチに結合される手
段と、 スタンバイ動作がいつ必要かを示すオン／オフ制御信号
の源と、 上記オン／オフ制御信号に応答し、上記トランジスタス
イッチをスタンバイ中バーストモードで動作させるよう
上記第１のトランジスタスイッチに結合される手段とを
有する、スイッチモード電源装置。 - 【請求項２】 上記給電用パルスを抑止する手段は、上
記所与のサイクルの第２の部分中上記給電用パルスの大
きさが値の範囲内にあるとき、上記所与のサイクルの第
１の部分中で上記給電用パルスの生成を選択的に抑止
し、 上記給電用パルスの上記大きさが上記値の範囲外にある
とき、上記ランモードで上記給電用パルスの連続的な生
成を選択的に可能にするよう上記給電用パルスの大きさ
を示す信号に応答する請求項１記載の電源。 - 【請求項３】 上記スイッチ制御信号を生成する手段
は、上記共振電圧パルスに応答し、上記第１のトランジ
スタスイッチがいつオンになるかを制御する請求項１記
載の電源。 - 【請求項４】 上記スイッチ制御信号を生成する手段
は、上記第１のトランジスタのデューティ・サイクルを
変化させるデューティ・サイクル変調器を有し、 上記給電用パルスを抑止する手段は、上記デューティ・
サイクルが値の範囲内にあるとき上記ランモードで上記
電源を動作させ、上記デューティ・サイクルの上記値の
範囲外にあるとき上記スタンバイ、バーストモードで上
記電源を動作させるために上記デューティ・サイクルの
値に従って変化する信号に応答する請求項１記載の電
源。 - 【請求項５】 上記ラン動作モードを確立するために上
記給電用パルスを上記負荷回路に選択的に結合し、上記
スタンバイ、バースト動作モードを確立するために上記
負荷回路から上記給電用パルスを選択的に減結合するよ
う上記オン／オフ制御信号に応答するスイッチを更に有
する請求項４記載の電源。 - 【請求項６】 上記給電用パルスを抑止する手段は、 上記第１のスイッチングトランジスタの制御端子に結合
される第２のキャパシタンスを有し、 上記給電用パルスが生成されるとき、上記所与のバース
トモードサイクルの第２の部分の長さを制御するために
第１のランピング電圧を発生させるよう上記第２のキャ
パシタンスに結合され、 上記給電用パルスが抑止されるとき、上記所与のバース
トモードサイクルの上記第１の部分の長さを制御するた
めに第２のランピング電圧を発生させるよう上記第２の
キャパシタンスに結合される請求項１記載の電源。 - 【請求項７】 上記第１のランピング電圧を発生させる
手段は、第２のスイッチングトランジスタを有し、上記
第２のランピング電圧を発生させる手段は、抵抗器を有
する請求項６記載の電源。 - 【請求項８】 上記第１のトランジスタスイッチの上記
所与のスイッチング期間において上記共振電圧パルス
は、上記第１のスイッチングトランジスタをオンにする
ために上記第２のキャパシタンスを介して上記第１のス
イッチングトランジスタの上記制御端子に結合される請
求項６記載の電源。 - 【請求項９】 入力供給の電圧源と、 上記入力供給の電圧源に結合される供給インダクタンス
と、 調整された共振回路を形成するために上記供給インダク
タンスに結合されるキャパシタンスと、 負荷回路に結合される上記供給インダクタンスで給電用
パルスを生成し、上記第１のトランジスタスイッチの一
対の主電流を伝導する端子の間で共振電圧パルスを生成
するために上記共振回路に結合される第１のトランジス
タと、 零電圧スイッチングを提供するよう上記所与の共振電圧
パルスが零電圧に到達するとき、ランモード動作でオン
にされる上記第１のトランジスタスイッチの所与のスイ
ッチング期間に上記第１のトランジスタスイッチをオン
にするスイッチ制御信号を生成するよう上記第１のトラ
ンジスタスイッチに上記共振電圧パルスを結合する第２
のキャパシタンスと、 スタンバイ、バーストモードにおける動作がいつ必要か
を示すオン／オフ制御信号の源と、 上記給電用パルスが生成されるとき上記バーストモード
における所与のサイクルの第１の部分の長さを制御する
ために上記第２のキャパシタンスで第１のランピング電
圧を発生させ、上記給電用パルスが抑止されるとき上記
バーストモードサイクルの第２の部分の長さを制御する
ために上記第２のキャパシタンスで第２のランピング電
圧を発生させるよう上記第２のキャパシタンスに結合さ
れ、上記オン／オフ制御信号に応答する手段とを有す
る、スイッチモード電源装置。 - 【請求項１０】 上記ランピング電圧を発生させる手段
は、上記第１のランピング電圧を発生させるために上記
第２のキャパシタンスに結合される第２のスイッチング
トランジスタと、上記第２のランピング電圧を発生させ
るために上記入力供給の電圧源及び上記第２のキャパシ
タンスに結合される抵抗器とを有する請求項９記載の電
源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/481,040 US6166926A (en) | 2000-01-11 | 2000-01-11 | Zero voltage switching power supply with burst mode |
| US481040 | 2000-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001197739A true JP2001197739A (ja) | 2001-07-19 |
| JP4751513B2 JP4751513B2 (ja) | 2011-08-17 |
Family
ID=23910339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001003862A Expired - Fee Related JP4751513B2 (ja) | 2000-01-11 | 2001-01-11 | バーストモードを備えた零電圧スイッチング電源 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6166926A (ja) |
| EP (1) | EP1126587B1 (ja) |
| JP (1) | JP4751513B2 (ja) |
| KR (1) | KR20010070504A (ja) |
| CN (1) | CN1309461A (ja) |
| MX (1) | MXPA01000391A (ja) |
| MY (1) | MY134234A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011505116A (ja) * | 2007-11-28 | 2011-02-17 | トムソン ライセンシング | 電源 |
| US8473132B2 (en) | 2008-06-09 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Vehicle and method for controlling the same |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538419B1 (en) * | 2000-01-11 | 2003-03-25 | Thomson Licensing S.A. | Power supply with synchronized power on transition |
| EP1209793A1 (en) * | 2000-11-23 | 2002-05-29 | Semiconductor Components Industries LLC | Apparatus and method for controlling a power supply |
| US20030020440A1 (en) * | 2001-07-09 | 2003-01-30 | Risseeuw Pieter Martin | Power supply circuit |
| CN101330254B (zh) * | 2002-04-04 | 2012-12-26 | 汤姆森许可公司 | 行频率开关调整器 |
| CN101164220B (zh) * | 2005-04-21 | 2012-05-23 | 半导体元件工业有限责任公司 | 电源控制方法及其结构 |
| JP4774903B2 (ja) * | 2005-10-17 | 2011-09-21 | サンケン電気株式会社 | スイッチング電源装置 |
| EP1919067B1 (de) * | 2006-10-31 | 2009-04-29 | Infineon Technologies Austria AG | Ansteuerschaltung für einen Schalter in einem Schaltwandler mit Burst-Betriebsmodus |
| KR101274214B1 (ko) * | 2006-11-30 | 2013-06-14 | 페어차일드코리아반도체 주식회사 | 스위치 모드 파워 서플라이 및 그 구동 방법 |
| US8106639B1 (en) * | 2008-06-09 | 2012-01-31 | National Semiconductor Corporation | Feed forward control of switching regulator |
| KR101489962B1 (ko) * | 2008-07-15 | 2015-02-04 | 페어차일드코리아반도체 주식회사 | 전력 변환기, 그 스위칭 제어 장치 및 구동 방법 |
| US8330434B2 (en) * | 2008-07-25 | 2012-12-11 | Cirrus Logic, Inc. | Power supply that determines energy consumption and outputs a signal indicative of energy consumption |
| US20100284203A1 (en) * | 2009-05-11 | 2010-11-11 | Intersil Americas Inc. | Control mode for zvs converter at resonant operating frequencies |
| CN102136801B (zh) * | 2010-01-21 | 2014-02-19 | 台达电子工业股份有限公司 | 谐振转换器以及其间歇模式控制方法 |
| EP2383873B1 (en) | 2010-04-28 | 2013-06-19 | Nxp B.V. | Burst mode controller and method |
| US9048747B2 (en) * | 2011-11-23 | 2015-06-02 | Zahid Ansari | Switched-mode power supply startup circuit, method, and system incorporating same |
| JP6045249B2 (ja) * | 2012-08-10 | 2016-12-14 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| LU92244B1 (en) * | 2013-07-08 | 2015-01-09 | Zzzero Aps | Switch-mode power supply |
| WO2016114379A1 (ja) * | 2015-01-16 | 2016-07-21 | 富士電機株式会社 | スイッチング電源装置 |
| TWI624146B (zh) * | 2016-01-07 | 2018-05-11 | 通嘉科技股份有限公司 | 應用於電源轉換器的多模控制器及其操作方法 |
| US11031873B2 (en) * | 2016-12-30 | 2021-06-08 | Texas Instruments Incorporated | Primary side burst mode controller for LLC converter |
| CN108390567B (zh) * | 2018-04-04 | 2020-07-17 | 广州金升阳科技有限公司 | 一种零电压开关Boost电路及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02284587A (ja) * | 1989-03-07 | 1990-11-21 | Rca Licensing Corp | スイッチモード電源 |
| JPH09131058A (ja) * | 1995-10-02 | 1997-05-16 | Thomson Consumer Electron Inc | 同調スイッチ・モード電源装置 |
| WO1998021886A1 (en) * | 1996-11-13 | 1998-05-22 | Rca Thompson Licensing Corporation | Standby power supply for video display apparatus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4138715A (en) * | 1976-01-28 | 1979-02-06 | Martin Marietta Corporation | Resonant switching converter |
| US4631652A (en) * | 1984-11-30 | 1986-12-23 | Rca Corporation | Frequency controlled resonant regulator |
| US4685041A (en) * | 1985-03-11 | 1987-08-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Resonant rectifier circuit |
| US4845605A (en) * | 1988-06-27 | 1989-07-04 | General Electric Company | High-frequency DC-DC power converter with zero-voltage switching of single primary-side power device |
| US5146395A (en) * | 1991-08-09 | 1992-09-08 | Mckie Richard L | Power supply including two tank circuits |
| US5424933A (en) * | 1994-01-03 | 1995-06-13 | Avionic Instruments, Inc. | Resonant forward converter circuit with control circuit for controlling switching transistor on and off times |
| DE4420528C1 (de) * | 1994-06-13 | 1995-06-22 | Siemens Ag | Schaltnetzteil mit niedriger Verlustleistung im Standby-Betriebszustand |
| US5638260A (en) * | 1995-05-19 | 1997-06-10 | Electronic Measurements, Inc. | Parallel resonant capacitor charging power supply operating above the resonant frequency |
| US5559478A (en) * | 1995-07-17 | 1996-09-24 | University Of Southern California | Highly efficient, complementary, resonant pulse generation |
| EP0757428B1 (en) * | 1995-07-31 | 1998-11-18 | Hewlett-Packard Company | Flyback converter |
| US6016052A (en) * | 1998-04-03 | 2000-01-18 | Cts Corporation | Pulse frequency modulation drive circuit for piezoelectric transformer |
-
2000
- 2000-01-11 US US09/481,040 patent/US6166926A/en not_active Expired - Lifetime
-
2001
- 2001-01-10 EP EP01400043A patent/EP1126587B1/en not_active Expired - Lifetime
- 2001-01-10 MY MYPI20010076A patent/MY134234A/en unknown
- 2001-01-11 CN CN01108974A patent/CN1309461A/zh active Pending
- 2001-01-11 JP JP2001003862A patent/JP4751513B2/ja not_active Expired - Fee Related
- 2001-01-11 KR KR1020010001527A patent/KR20010070504A/ko not_active Application Discontinuation
- 2001-01-11 MX MXPA01000391A patent/MXPA01000391A/es active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02284587A (ja) * | 1989-03-07 | 1990-11-21 | Rca Licensing Corp | スイッチモード電源 |
| JPH09131058A (ja) * | 1995-10-02 | 1997-05-16 | Thomson Consumer Electron Inc | 同調スイッチ・モード電源装置 |
| WO1998021886A1 (en) * | 1996-11-13 | 1998-05-22 | Rca Thompson Licensing Corporation | Standby power supply for video display apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011505116A (ja) * | 2007-11-28 | 2011-02-17 | トムソン ライセンシング | 電源 |
| US8473132B2 (en) | 2008-06-09 | 2013-06-25 | Toyota Jidosha Kabushiki Kaisha | Vehicle and method for controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1309461A (zh) | 2001-08-22 |
| EP1126587A2 (en) | 2001-08-22 |
| EP1126587B1 (en) | 2012-03-28 |
| MY134234A (en) | 2007-11-30 |
| EP1126587A3 (en) | 2006-01-11 |
| JP4751513B2 (ja) | 2011-08-17 |
| KR20010070504A (ko) | 2001-07-25 |
| MXPA01000391A (es) | 2005-06-06 |
| US6166926A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001197739A (ja) | バーストモードを備えた零電圧スイッチング電源 | |
| US4937728A (en) | Switch-mode power supply with burst mode standby operation | |
| JP4122721B2 (ja) | スイッチング電源 | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP2002512770A (ja) | 過電流保護を伴ったスイッチモード電源 | |
| KR20010080701A (ko) | 공진 모드 전원 장치 | |
| WO2001082460A1 (fr) | Convertisseur continu-continu de commutation | |
| JP2005287261A (ja) | スイッチング電源制御用半導体装置 | |
| KR100675110B1 (ko) | 천이에 동기된 전력을 구비한 전원 | |
| JP4862362B2 (ja) | スイッチング電源装置 | |
| CA2011229C (en) | Switch-mode power supply with burst mode standby operation | |
| JP2002262570A (ja) | スイッチング電源装置 | |
| US5841642A (en) | Tuned switch-mode power supply with current mode control | |
| JPH1155949A (ja) | 電源装置 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| MXPA96004531A (en) | Power supply of tuned switch mode with control of corrie mode | |
| KR100942484B1 (ko) | 스위칭 모드 파워 서플라이 | |
| JP2001231257A (ja) | Ｄｃ−ｄｃコンバータ | |
| GB2262822A (en) | A synchronised switch-mode power supply | |
| JP2001292571A (ja) | 同期整流回路 | |
| JPH10191630A (ja) | スイッチング電源 | |
| JPH0528717Y2 (ja) | ||
| JP4023126B2 (ja) | コンバータ | |
| JP2001197734A (ja) | スイッチング電源装置 | |
| JPH10285922A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100917 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4751513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |