JP4023126B2 - コンバータ - Google Patents

コンバータ Download PDF

Info

Publication number
JP4023126B2
JP4023126B2 JP2001313975A JP2001313975A JP4023126B2 JP 4023126 B2 JP4023126 B2 JP 4023126B2 JP 2001313975 A JP2001313975 A JP 2001313975A JP 2001313975 A JP2001313975 A JP 2001313975A JP 4023126 B2 JP4023126 B2 JP 4023126B2
Authority
JP
Japan
Prior art keywords
voltage
transformer
main switch
period
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001313975A
Other languages
English (en)
Other versions
JP2003125581A (ja
Inventor
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001313975A priority Critical patent/JP4023126B2/ja
Publication of JP2003125581A publication Critical patent/JP2003125581A/ja
Application granted granted Critical
Publication of JP4023126B2 publication Critical patent/JP4023126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、コンバータに関し、特に、ノイズの発生を抑えることが可能なコンバータに関する。
【0002】
【従来の技術】
変圧器で電力供給側の1次側と負荷側の2次側とを絶縁しつつ密結合したコンバータが知られている。この種のコンバータでは、2次側の出力電圧を検出し、検出した出力電圧を1次側にフィードバックし、フィードバック信号に基づいて、出力電圧が安定するように1次側のスイッチをオンオフ制御する。
【0003】
【発明が解決しようとする課題】
ところで、従来のコンバータでは、変圧器の1次側と2次側とが絶縁されて密結合されているため、その間には容量が存在する。この容量は、ノイズの発生原因となり、スイッチング周波数が高くなればなるほど、この容量の影響を無視できなくなる。
【0004】
本発明は、このような従来の問題点に鑑みてなされたもので、ノイズの発生を抑えることが可能なコンバータを提供することを目的とする。
【0005】
【課題を解決するための手段】
この目的を達成するため、本発明の観点に係るコンバータは、
電圧供給側の1次巻線と負荷側の2次巻線と3次巻線とを有する変圧器と、
前記変圧器の1次巻線へ流れる電流をスイッチングする主スイッチ手段と、
前記主スイッチ手段をオンオフする主スイッチ制御手段と、
前記変圧器のインダクタンスと電圧共振をするコンデンサと、
前記変圧器の2次巻線で発生した電圧を直流出力に変換する直流出力変換手段と、
前記変圧器の3次巻線と前記直流出力変換手段との間に介挿され、前記変圧器の励磁エネルギの前記3次巻線から前記直流出力変換手段への放出をスイッチングする補助スイッチ手段と、
前記主スイッチ手段のオフ期間を検出するオフ期間検出手段と、
前記オフ期間検出手段が検出したオフ期間で、前記補助スイッチ手段をオンオフする補助スイッチ制御手段と、を備え、
前記補助スイッチ手段のオン期間に、前記変圧器の励磁エネルギを前記3次巻線から前記直流出力変換手段へ放出し、前記補助スイッチ手段のオフ期間に、前記変圧器のインダクタンスと前記コンデンサとで電圧共振を起こすことを特徴とするものである。
【0006】
このような構成によれば、変圧器に漏れインダクタンスがあったとしても、この漏れインダクタンスと変圧器の励磁インダクタンスとコンデンサとで電圧共振を起こし、損失は少なく、効率は良い。従って、変圧器の1次側と2次側との間隔を開けて、積極的に漏れインダクタンスを増加させても、効率は低下せず、変圧器の1次側と2次側との間隔を開ければ、容量を低下させることができる。そして、容量が低下すれば、ノイズの発生を抑えることも可能となる。
【0007】
前記主スイッチ手段に印加される電圧を実質的に検出する主スイッチ電圧検出手段と、
前記主スイッチ電圧検出手段が検出した検出電圧を予め設定された閾値と比較し、前記検出電圧が前記閾値未満となるタイミングを前記主スイッチ手段のオンタイミングとして検出するタイミング検出手段と、
を備え、
前記主スイッチ制御手段は、前記タイミング検出手段が検出したオンタイミングで前記主スイッチ手段をオンするものであってもよい。
【0008】
このような構成によれば、閾値をほぼゼロ電圧に設定することにより、主スイッチ手段をゼロ電圧スイッチングできる。
【0009】
尚、前記主スイッチ電圧検出手段が主スイッチ手段に印加される電圧を検出するには、主スイッチ手段に印加される電圧を直接検出する手段を設けてもよいし、変圧器に巻線を設けて間接的に検出する手段を設けてもよい。実質的とは、このことを示す。
【0010】
前記直流出力変換手段が変換した直流出力を検出する直流出力検出手段を備え、
前記主スイッチ制御手段は、前記主スイッチ手段のオン期間を予め設定し、当該オン期間で主スイッチ手段をオンするように構成され、
前記補助スイッチ制御手段は、前記直流出力検出手段が検出した直流出力に基づいて補助スイッチ手段のオン期間を制御し、前記変圧器の励磁エネルギを放出するリセット期間を調整することにより、前記主スイッチ手段のオン期間とオフ期間との比を設定するものであってもよい。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態に係るコンバータを図面を参照して説明する。
本実施の形態に係るコンバータの構成を図1に示す。
図1に示すコンバータは、漏れインダクタンスを利用した電圧共振型コンバータであり、変圧器1と、スイッチング回路部2と、2次側平滑回路部3と、2次側制御回路部4と、1次側制御回路部5と、を備えて構成されている。
【0012】
変圧器1は、1次巻線n1と、2次巻線n2と、3次巻線n3と、4次巻線n4と、を備える。尚、変圧器1の励磁インダクタンスをLpとする(図示せず)。
1次巻線n1は、スイッチング電流によって電圧を発生させ、変圧器1に励磁エネルギを生成するための巻線であり、2次巻線n2は、1次巻線n1で生成された励磁エネルギで電圧を発生させるための巻線である。
【0013】
1次巻線n1と2次巻線n2とは、絶縁され、巻き方向を同じにしてコア(図示せず)に巻き回されている。また、その巻数比は、出力電圧が所定電圧値となるように設定されている。
【0014】
3次巻線n3は、変圧器1で生じた励磁エネルギを制御するためのコントロール巻線であり、2次巻線n2と同じ巻き方向で変圧器1に巻かれている。4次巻線n4は、スイッチング制御回路13の補助電源用の巻線であるとともに、スイッチQ1の電圧VQ1がほぼゼロとなるゼロ電圧を実質的に検出するための巻線である。
【0015】
スイッチング回路部2は、変圧器1の1次巻線n1に流れる電流をスイッチングするための回路であり、漏れインダクタンスL1と、スイッチQ1と、コンデンサC1と、を備えて構成されている。
【0016】
漏れインダクタンスL1は、変圧器1の漏れインダクタンスを示し、等価的に直流電源11と変圧器1の1次巻線n1との間に接続されている。
【0017】
スイッチQ1は、スイッチング制御回路13から出力された信号S1に基づいて変圧器1の1次巻線n1に流れる電流をスイッチングするスイッチである。このスイッチQ1には、例えば、バイポーラトランジスタ、電界効果型トランジスタ(FET)等が用いられる。
【0018】
コンデンサC1は、変圧器1の漏れインダクタンスL1と励磁インダクタンスLpと電圧共振させるためのコンデンサであり、スイッチQ1と並列に接続されている。
【0019】
2次側平滑回路部3は、2次巻線n2で発生した電圧に基づいて電流を整流、平滑化し、2次巻線n2で発生した電圧を直流出力に変換するための回路部であり、ダイオードD1とコンデンサC2とからなる。
ダイオードD1は、変圧器1の2次巻線n2に発生した電圧で流れる電流を整流するダイオードであり、そのアノードは2次巻線n2に接続されている。
【0020】
コンデンサC2は、ダイオードD1から出力された電流により充電されて電圧を平滑化し、直流電圧を出力するためのコンデンサである。
【0021】
2次側制御回路部4は、変圧器1の3次巻線n3と2次側平滑回路部3との間に介挿され、3次巻線n3に発生した電圧に基づいて流れる電流IQ2を制御する回路部であり、出力電圧制御回路12と、スイッチQ2と、ダイオードD2と、からなる。
【0022】
出力電圧制御回路12は、スイッチQ2をオンオフ(開閉)制御するための回路である。即ち、出力電圧制御回路12は、負荷Rに供給される出力電圧を検出し、検出した出力電圧に基づいて、スイッチQ2をオンオフするための信号S2を生成する。また、出力電圧制御回路12は、検出した出力電圧に基づいてリセット期間(変圧器1が励磁エネルギを放出する期間)を検出し、このリセット期間でスイッチQ2がオンオフするように、生成した信号S2をスイッチQ2に出力する。
【0023】
スイッチQ2は、出力電圧制御回路12から出力された信号S2に基づいてオンオフする。このスイッチQ2には、スイッチQ1と同様に、例えば、バイポーラトランジスタ、電界効果型トランジスタ(FET)等が用いられる。
【0024】
ダイオードD2は、3次巻線n3に発生した電圧により流れる電流を整流するするためのものであり、そのアノードは、3次巻線n3に接続されている。
【0025】
1次側制御回路部5は、ダイオードD3と、コンデンサC3と、スイッチング制御回路13と、からなる。ダイオードD3は、4次巻線n4に発生した電圧で流れる電流を整流するダイオードであり、そのアノードは、4次巻線n4に接続されている。
【0026】
コンデンサC3は、ダイオードD3から出力された電流で充電され、電圧を平滑化するコンデンサであり、平滑化した直流電圧をスイッチング制御回路13に供給する。従って、ダイオードD3とコンデンサC3とは、スイッチング制御回路13の補助電源として機能する。
【0027】
スイッチング制御回路13は、スイッチQ1をオンオフ制御する回路である。即ち、スイッチング制御回路13は、4次巻線n4で発生した電圧に基づいてスイッチQ1のゼロ電圧を検出する。具体的には、スイッチング制御回路13は、所定の閾値を予め設けておき、4次巻線n4で発生した電圧をこの閾値と比較し、この閾値未満の電圧をゼロ電圧として検出する。スイッチング制御回路13は、検出したゼロ電圧に基づいて、オンするタイミングを設定し、このタイミングでスイッチQ1をオンし、オンしてから予め設定された時間経過後にスイッチQ1をオフする。スイッチング制御回路13は、このようにスイッチQ1を制御するための信号S1を生成し、スイッチQ1に出力する。
【0028】
次に、本実施の形態に係るコンバータの動作を説明する。
直流電源11は、漏れインダクタンスL1を介して変圧器1の1次巻線n1に直流電流を供給する。
【0029】
スイッチング制御回路13は、スイッチQ1に信号S1を出力して、スイッチQ1をオンオフ制御し、出力電圧制御回路12は、スイッチQ2に信号S2を出力してスイッチQ2をオンオフ制御する。
【0030】
この動作を、図2に示すタイミングチャートに基づいて説明する。
図2(a)に示すように、スイッチング制御回路13は、信号S1を時刻t0においてハイレベルにセットする。尚、ここでは、信号S1がハイレベルでスイッチQ1がオン、ローレベルでスイッチQ1がオフするものとする。信号S2、スイッチQ2についても同様とする。
【0031】
信号S1がハイレベルになると、スイッチQ1はオンし、図2(b)に示すように、スイッチQ1には、電流IQ1が流れる(電流値=0〜i)。
【0032】
また、変圧器1の1次巻線n1の両端には、電圧が印加され、スイッチQ1の電圧VQ1は、図2(c)に示すように0となる。
漏れインダクタンスL1には、図2(d)に示すように、電流IL1が、電流IQ1と同様に流れる(電流値=0〜i)。
【0033】
2次巻線n2の両端には、ダイオードD1を正バイアスするように電圧が発生する。この電圧によって、アノード側が正となり、ダイオードD1には、図2(e)に示すように、1次巻線n1と2次巻線n2との巻数比に従った電流値(=0〜i)で、電流ID1が流れる。ダイオードD1は、この電流ID1を整流し、コンデンサC2は供給された電流ID1で充電される。
【0034】
スイッチQ1がオンしている期間では、3次巻線n3に接続されているダイオードD2の電圧VQ2の値は、図2(h)に示すように負となり、ダイオードD2は、逆バイアス状態となる。従って、3次巻線n3に電流は流れない。
【0035】
時刻t1になると、スイッチング制御回路13は、図2(a)に示すように、信号S1をローレベルにする。
信号S1がローレベルになると、スイッチQ1はオフし、図2(b)に示すように、スイッチQ1には、電流IQ1が流れなくなる(電流値=0)。
また、図2(e)に示すように、ダイオードD1にも電流ID1が流れなくなる(電流値=0)。
【0036】
一方、時刻t1において、出力電圧制御回路12は、図2(f)に示すように、信号S2をハイレベルにする。
信号S2がハイレベルになると、スイッチQ2はオンし、図2(g)に示すように、電流IQ2がスイッチQ2からコンデンサC2へと流れる(電流値=i)。
【0037】
しかし、3次巻線n3に発生した電圧は、コンデンサC2の出力電圧にクランプされ、出力電圧の電圧レベルとほとんど変わらない。
【0038】
また、電流IQ2がスイッチQ2を流れると、図2(d)に示すように、漏れインダクタンスL1には電流IL1は流れなくなる(電流値=0)。
変圧器1の励磁エネルギは、スイッチング回路部2のコンデンサC1を充電する。コンデンサC1が充電されると、スイッチQ1の電圧VQ1は、図2(c)に示すように、電圧値vまで上昇する。尚、電圧VQ2の値は、図2(h)に示すように0となる。
【0039】
時刻t2になると、出力電圧制御回路12は、図2(f)に示すように、検出した出力電圧に基づいて信号S2をローレベルにする。
信号S2がローレベルになると、図2(g)に示すように、スイッチQ2には、電流IQ2が流れなくなる(電流値=0)。
【0040】
スイッチQ2に電流IQ2が流れなくなると、図2(d)に示すように、漏れインダクタンスL1には、電流IL1が流れる(電流値=i〜i)。そして、変圧器1の励磁エネルギによって、コンデンサC1は、再び、充電され、電圧VQ1は、図2(c)に示すように、電圧値vまで上昇する。
【0041】
この電圧VQ1の波形は、漏れインダクタンスL1と励磁インダクタンスLpとコンデンサC1との電圧共振によって正弦波状となり、漏れインダクタンスL1と励磁インダクタンスLpとコンデンサC1との時定数でその最大電圧値が決定される。電圧VQ1は最大電圧値vに達した後、降下する。
尚、電圧VQ2も、図2(h)に示すように、電圧VQ1と同様の波形を有することになる(最大電圧値=v)。
【0042】
時刻t3になると、スイッチング制御回路13は、4次巻線n4で発生した電圧に基づいてスイッチQ1の電圧VQ1のゼロ電圧を検出する。スイッチング制御回路13は、検出したゼロ電圧に基づいて信号S1をハイレベルにする。信号S1がハイレベルになると、スイッチQ1は、再び、オンする。
【0043】
このようにしてゼロ電圧スイッチングを実行する。このゼロ電圧スイッチングによりノイズが低減し、効率も向上する。また、時刻t1〜t2では、変圧器1の励磁エネルギは、3次巻線n3から、コンデンサC2を介して負荷Rに供給されるため、損失が少なくなり、効率は良好となる。
【0044】
また、漏れインダクタンスL1を積極的に利用でき、漏れインダクタンスL1があっても問題は生じないため、変圧器1の1次側と2次側との間隔を広げることができる。変圧器1の1次側と2次側との間隔を広げることができれば、1次側と2次側との間の容量は低下し、ノイズも減少する。
【0045】
このコンバータでは、スイッチQ2のオン時間をコントロールすることにより、出力電圧の定電圧制御を行う。この動作を図3に示す。
図3(a)に示すように、時刻t10〜t11、時刻t12〜t13において、スイッチQ1がオンすると、変圧器1の1次巻線n1に電圧が印加され、この期間で励磁エネルギが変圧器1に蓄積される。即ち、これらの期間は、変圧器1のセット期間となる。
【0046】
また、時刻t11〜t12、時刻t13〜t15において、スイッチQ1がオフすると変圧器1に蓄積された励磁エネルギは2次側平滑回路部3に放出される。即ち、これらの期間は、変圧器1のリセット期間となる。
【0047】
図3(c)に示すように、出力電圧制御回路12は、リセット期間のうち、時刻t11〜t12では、スイッチQ2をオフしたままとし、時刻t13〜t14では、スイッチQ2をオンするものとする。
【0048】
時刻t11〜t12において、スイッチQ2をオフしたままとすると、スイッチQ1の電圧VQ1は、図3(b)に示すように共振波形を有し、最大電圧値v11に達した後、降下する。
【0049】
時刻t13〜t14において、出力電圧制御回路12がスイッチQ2をオンしたとすると、変圧器1のリセット電圧(電圧VQ1の反転電圧)は、電圧値v12に制御される。
時刻t14において、スイッチQ2がオフになると、漏れインダクタンスL1と励磁インダクタンスLpとコンデンサC1とで電圧共振を起こし、リセット電圧の波形は共振波形となり、リセット電圧(電圧値=v13)は低く抑えられることになる。
【0050】
そして、時刻t15において、スイッチング制御回路13がゼロ電圧を検出すると、信号S1をハイレベルにしてスイッチQ1をオンする。
【0051】
この場合、リセット電圧(電圧VQ1の反転電圧)は、電圧値v12に制御されるため、このリセット時間(時刻t13〜t15)は、スイッチQ2をオンしない場合のリセット時間(時刻t11〜t12)よりも長くなる。
【0052】
即ち、出力電圧制御回路12がスイッチQ2のオン時間をコントロールすることにより、スイッチQ1のオフ時間をコントロールすることになる。また、スイッチQ1のオン時間を一定にしておくと、スイッチQ2のオン時間をコントロールすることにより、スイッチQ1のオン期間とオフ期間との比がコントロールされ、出力電圧を制御できることになる。従って、信頼性に乏しく、応答速度に問題のあるフォトカプラ等を使用せずに済む。
【0053】
以上説明したように、本実施の形態によれば、変圧器1に3次巻線n3を設け、変圧器1の励磁エネルギを、3次巻線n3から負荷Rに供給するようにしたので、損失を少なくすることができ、高効率化を実現できる。
【0054】
また、漏れインダクタンスL1を積極的に利用できるようにしたので、変圧器1の1次側と2次側との間隔を積極的に広げることができ、結果として、1次側と2次側との間の容量を低減させることができ、ノイズの発生を抑えることができる。
【0055】
さらに、スイッチQ2のオン時間を制御することにより、出力電圧を制御することができ、フォトカプラ等を使用しないため、信頼性は向上し、応答速度も早くなり、容量を減少させて、ノイズの発生をさらに抑えることができる。
【0056】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。例えば、新たにインダクタンスを設け、このインダクタンスと漏れインダクタンスL1との合成インダクタンスを電圧共振用のインダクタンスとしてもよい。
【0057】
【発明の効果】
以上説明したように、本発明に係るコンバータによれば、ノイズの発生を抑えることができる。
【図面の簡単な説明】
【図1】本発明の本実施の形態に係るコンバータの構成を示すブロック図である。
【図2】図1のコンバータの動作を示すタイミングチャートである。
【図3】図1のコンバータの出力電圧制御の動作を示すタイミングチャートである。
【符号の説明】
1 変圧器
2 スイッチング回路部
3 2次側平滑回路部
4 2次側制御回路部
5 1次側制御回路部

Claims (3)

  1. 電圧供給側の1次巻線と負荷側の2次巻線と3次巻線とを有する変圧器と、
    前記変圧器の1次巻線へ流れる電流をスイッチングする主スイッチ手段と、
    前記主スイッチ手段をオンオフする主スイッチ制御手段と、
    前記変圧器のインダクタンスと電圧共振をするコンデンサと、
    前記変圧器の2次巻線で発生した電圧を直流出力に変換する直流出力変換手段と、
    前記変圧器の3次巻線と前記直流出力変換手段との間に介挿され、前記変圧器の励磁エネルギの前記3次巻線から前記直流出力変換手段への放出をスイッチングする補助スイッチ手段と、
    前記主スイッチ手段のオフ期間を検出するオフ期間検出手段と、
    前記オフ期間検出手段が検出したオフ期間で、前記補助スイッチ手段をオンオフする補助スイッチ制御手段と、を備え、
    前記補助スイッチ手段のオン期間に、前記変圧器の励磁エネルギを前記3次巻線から前記直流出力変換手段へ放出し、前記補助スイッチ手段のオフ期間に、前記変圧器のインダクタンスと前記コンデンサとで電圧共振を起こすことを特徴とするコンバータ。
  2. 前記主スイッチ手段に印加される電圧を実質的に検出する主スイッチ電圧検出手段と、
    前記主スイッチ電圧検出手段が検出した検出電圧を予め設定された閾値と比較し、前記検出電圧が前記閾値未満となるタイミングを前記主スイッチ手段のオンタイミングとして検出するタイミング検出手段と、
    を備え、
    前記主スイッチ制御手段は、前記タイミング検出手段が検出したオンタイミングで前記主スイッチ手段をオンするものである、
    ことを特徴とする請求項1に記載のコンバータ。
  3. 前記直流出力変換手段が変換した直流出力を検出する直流出力検出手段を備え、
    前記主スイッチ制御手段は、前記主スイッチ手段のオン期間を予め設定し、当該オン期間で主スイッチ手段をオンするように構成され、
    前記補助スイッチ制御手段は、前記直流出力検出手段が検出した直流出力に基づいて補助スイッチ手段のオン期間を制御し、前記変圧器の励磁エネルギを放出するリセット期間を調整することにより、前記主スイッチ手段のオン期間とオフ期間との比を設定するものである、
    ことを特徴とする請求項2に記載のコンバータ。
JP2001313975A 2001-10-11 2001-10-11 コンバータ Expired - Fee Related JP4023126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001313975A JP4023126B2 (ja) 2001-10-11 2001-10-11 コンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313975A JP4023126B2 (ja) 2001-10-11 2001-10-11 コンバータ

Publications (2)

Publication Number Publication Date
JP2003125581A JP2003125581A (ja) 2003-04-25
JP4023126B2 true JP4023126B2 (ja) 2007-12-19

Family

ID=19132360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313975A Expired - Fee Related JP4023126B2 (ja) 2001-10-11 2001-10-11 コンバータ

Country Status (1)

Country Link
JP (1) JP4023126B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178969A (ja) * 1983-03-29 1984-10-11 Fujitsu Ltd Dc−dcコンバ−タ
JP2583457B2 (ja) * 1990-03-20 1997-02-19 サンケン電気株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2003125581A (ja) 2003-04-25

Similar Documents

Publication Publication Date Title
US8406015B2 (en) Control circuit and method for a flyback power converter to compensate for an entry point of a burst mode
JP5463759B2 (ja) スイッチング電源装置およびスイッチング電源制御回路
JP4033850B2 (ja) スイッチング電源制御用半導体装置
JP4127399B2 (ja) スイッチング電源制御用半導体装置
JP4957180B2 (ja) 電力変換装置及びその制御方法
JP2001197740A (ja) スイッチング電源装置
US7251146B2 (en) Direct-current converter having active clamp circuit
JP2008533960A (ja) スイッチトモード電力変換装置及びその動作方法
ITVA20090094A1 (it) Convertitore flyback dual mode e metodo di controllo della modalita' di funzionamento
JP2007020391A (ja) 高効率ハーフブリッジdc/dcコンバータ及びその制御方法
JP4632023B2 (ja) 電力変換装置
JP2003169478A (ja) スイッチング電源装置
JP2005278263A (ja) スイッチング電源装置
JPWO2009025157A1 (ja) スイッチング電源装置
JP2002101655A (ja) スイッチング電源装置
JP5971074B2 (ja) スイッチング電源装置
JP2014060895A (ja) 電源装置
JP2002084748A (ja) スイッチング電源装置
GB2387281A (en) Switching power supply unit
JP2000037074A (ja) スイッチモ―ド電源
JP2007068359A (ja) 電力変換装置
JP2006050760A (ja) スイッチング電源回路およびその制御方法
JP4039362B2 (ja) 直流変換装置
JP4370844B2 (ja) 直流変換装置
JPH11285247A (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees