JP2003125581A - コンバータ - Google Patents
コンバータInfo
- Publication number
- JP2003125581A JP2003125581A JP2001313975A JP2001313975A JP2003125581A JP 2003125581 A JP2003125581 A JP 2003125581A JP 2001313975 A JP2001313975 A JP 2001313975A JP 2001313975 A JP2001313975 A JP 2001313975A JP 2003125581 A JP2003125581 A JP 2003125581A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- main switch
- switch
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
電圧制御回路12は、スイッチQ1がオフしている期間
で、出力電圧に基づいてスイッチQ2をオンし、変圧器
1の励磁エネルギを、3次巻線n3から負荷Rに供給す
る。スイッチQ2がオフすると、漏れインダクタンスL
1と変圧器1の励磁インダクタンスとコンデンサC1と
で電圧共振を起こす。漏れインダクタンスL1を積極的
に利用することにより変圧器1の1次側と2次側との間
隔を広げることができ、ノイズ発生の原因となる容量を
低下させることができる。また、スイッチQ2のオン時
間を制御することにより、出力電圧を制御できる。
Description
し、特に、ノイズの発生を抑えることが可能なコンバー
タに関する。
2次側とを絶縁しつつ密結合したコンバータが知られて
いる。この種のコンバータでは、2次側の出力電圧を検
出し、検出した出力電圧を1次側にフィードバックし、
フィードバック信号に基づいて、出力電圧が安定するよ
うに1次側のスイッチをオンオフ制御する。
バータでは、変圧器の1次側と2次側とが絶縁されて密
結合されているため、その間には容量が存在する。この
容量は、ノイズの発生原因となり、スイッチング周波数
が高くなればなるほど、この容量の影響を無視できなく
なる。
てなされたもので、ノイズの発生を抑えることが可能な
コンバータを提供することを目的とする。
め、本発明の観点に係るコンバータは、電圧供給側の1
次巻線と負荷側の2次巻線と3次巻線とを有する変圧器
と、前記変圧器の1次巻線へ流れる電流をスイッチング
する主スイッチ手段と、前記主スイッチ手段をオンオフ
する主スイッチ制御手段と、前記変圧器のインダクタン
スと電圧共振をするコンデンサと、前記変圧器の2次巻
線で発生した電圧を直流出力に変換する直流出力変換手
段と、前記変圧器の3次巻線と前記直流出力変換手段と
の間に介挿され、前記3次巻線で発生した電圧の前記直
流出力変換手段への出力をスイッチングする補助スイッ
チ手段と、前記主スイッチ手段のオフ期間を検出するオ
フ期間検出手段と、前記オフ期間検出手段が検出したオ
フ期間で、補助スイッチ手段をオンオフする補助スイッ
チ制御手段と、を備えたものである。
ンダクタンスがあったとしても、この漏れインダクタン
スと変圧器の励磁インダクタンスとコンデンサとで電圧
共振を起こし、損失は少なく、効率は良い。従って、変
圧器の1次側と2次側との間隔を開けて、積極的に漏れ
インダクタンスを増加させても、効率は低下せず、変圧
器の1次側と2次側との間隔を開ければ、容量を低下さ
せることができる。そして、容量が低下すれば、ノイズ
の発生を抑えることも可能となる。
質的に検出する主スイッチ電圧検出手段と、前記主スイ
ッチ電圧検出手段が検出した検出電圧を予め設定された
閾値と比較し、前記検出電圧が前記閾値未満となるタイ
ミングを前記主スイッチ手段のオンタイミングとして検
出するタイミング検出手段と、を備え、前記主スイッチ
制御手段は、前記タイミング検出手段が検出したオンタ
イミングで前記主スイッチ手段をオンするものであって
もよい。
電圧に設定することにより、主スイッチ手段をゼロ電圧
スイッチングできる。
ッチ手段に印加される電圧を検出するには、主スイッチ
手段に印加される電圧を直接検出する手段を設けてもよ
いし、変圧器に巻線を設けて間接的に検出する手段を設
けてもよい。実質的とは、このことを示す。
を検出する直流出力検出手段を備え、前記主スイッチ制
御手段は、前記主スイッチ手段のオン期間を予め設定
し、当該オン期間で主スイッチ手段をオンするように構
成され、前記補助スイッチ制御手段は、前記直流出力検
出手段が検出した直流出力に基づいて補助スイッチ手段
のオン期間を制御し、前記変圧器の励磁エネルギを放出
するリセット期間を調整することにより、前記主スイッ
チ手段のオン期間とオフ期間との比を設定するものであ
ってもよい。
コンバータを図面を参照して説明する。本実施の形態に
係るコンバータの構成を図1に示す。図1に示すコンバ
ータは、漏れインダクタンスを利用した電圧共振型コン
バータであり、変圧器1と、スイッチング回路部2と、
2次側平滑回路部3と、2次側制御回路部4と、1次側
制御回路部5と、を備えて構成されている。
2と、3次巻線n3と、4次巻線n4と、を備える。
尚、変圧器1の励磁インダクタンスをLpとする(図示
せず)。1次巻線n1は、スイッチング電流によって電
圧を発生させ、変圧器1に励磁エネルギを生成するため
の巻線であり、2次巻線n2は、1次巻線n1で生成さ
れた励磁エネルギで電圧を発生させるための巻線であ
る。
れ、巻き方向を同じにしてコア(図示せず)に巻き回さ
れている。また、その巻数比は、出力電圧が所定電圧値
となるように設定されている。
ネルギを制御するためのコントロール巻線であり、2次
巻線n2と同じ巻き方向で変圧器1に巻かれている。4
次巻線n4は、スイッチング制御回路13の補助電源用
の巻線であるとともに、スイッチQ1の電圧VQ1がほぼ
ゼロとなるゼロ電圧を実質的に検出するための巻線であ
る。
巻線n1に流れる電流をスイッチングするための回路で
あり、漏れインダクタンスL1と、スイッチQ1と、コ
ンデンサC1と、を備えて構成されている。
れインダクタンスを示し、等価的に直流電源11と変圧
器1の1次巻線n1との間に接続されている。
3から出力された信号S1に基づいて変圧器1の1次巻
線n1に流れる電流をスイッチングするスイッチであ
る。このスイッチQ1には、例えば、バイポーラトラン
ジスタ、電界効果型トランジスタ(FET)等が用いら
れる。
クタンスL1と励磁インダクタンスLpと電圧共振させ
るためのコンデンサであり、スイッチQ1と並列に接続
されている。
生した電圧に基づいて電流を整流、平滑化し、2次巻線
n2で発生した電圧を直流出力に変換するための回路部
であり、ダイオードD1とコンデンサC2とからなる。
ダイオードD1は、変圧器1の2次巻線n2に発生した
電圧で流れる電流を整流するダイオードであり、そのア
ノードは2次巻線n2に接続されている。
力された電流により充電されて電圧を平滑化し、直流電
圧を出力するためのコンデンサである。
線n3と2次側平滑回路部3との間に介挿され、3次巻
線n3に発生した電圧に基づいて流れる電流IQ2を制御
する回路部であり、出力電圧制御回路12と、スイッチ
Q2と、ダイオードD2と、からなる。
オンオフ(開閉)制御するための回路である。即ち、出
力電圧制御回路12は、負荷Rに供給される出力電圧を
検出し、検出した出力電圧に基づいて、スイッチQ2を
オンオフするための信号S2を生成する。また、出力電
圧制御回路12は、検出した出力電圧に基づいてリセッ
ト期間(変圧器1が励磁エネルギを放出する期間)を検
出し、このリセット期間でスイッチQ2がオンオフする
ように、生成した信号S2をスイッチQ2に出力する。
ら出力された信号S2に基づいてオンオフする。このス
イッチQ2には、スイッチQ1と同様に、例えば、バイ
ポーラトランジスタ、電界効果型トランジスタ(FE
T)等が用いられる。
た電圧により流れる電流を整流するするためのものであ
り、そのアノードは、3次巻線n3に接続されている。
と、コンデンサC3と、スイッチング制御回路13と、
からなる。ダイオードD3は、4次巻線n4に発生した
電圧で流れる電流を整流するダイオードであり、そのア
ノードは、4次巻線n4に接続されている。
力された電流で充電され、電圧を平滑化するコンデンサ
であり、平滑化した直流電圧をスイッチング制御回路1
3に供給する。従って、ダイオードD3とコンデンサC
3とは、スイッチング制御回路13の補助電源として機
能する。
1をオンオフ制御する回路である。即ち、スイッチング
制御回路13は、4次巻線n4で発生した電圧に基づい
てスイッチQ1のゼロ電圧を検出する。具体的には、ス
イッチング制御回路13は、所定の閾値を予め設けてお
き、4次巻線n4で発生した電圧をこの閾値と比較し、
この閾値未満の電圧をゼロ電圧として検出する。スイッ
チング制御回路13は、検出したゼロ電圧に基づいて、
オンするタイミングを設定し、このタイミングでスイッ
チQ1をオンし、オンしてから予め設定された時間経過
後にスイッチQ1をオフする。スイッチング制御回路1
3は、このようにスイッチQ1を制御するための信号S
1を生成し、スイッチQ1に出力する。
作を説明する。直流電源11は、漏れインダクタンスL
1を介して変圧器1の1次巻線n1に直流電流を供給す
る。
1に信号S1を出力して、スイッチQ1をオンオフ制御
し、出力電圧制御回路12は、スイッチQ2に信号S2
を出力してスイッチQ2をオンオフ制御する。
トに基づいて説明する。図2(a)に示すように、スイ
ッチング制御回路13は、信号S1を時刻t0において
ハイレベルにセットする。尚、ここでは、信号S1がハ
イレベルでスイッチQ1がオン、ローレベルでスイッチ
Q1がオフするものとする。信号S2、スイッチQ2に
ついても同様とする。
Q1はオンし、図2(b)に示すように、スイッチQ1
には、電流IQ1が流れる(電流値=0〜i1)。
は、電圧が印加され、スイッチQ1の電圧VQ1は、図2
(c)に示すように0となる。漏れインダクタンスL1
には、図2(d)に示すように、電流IL1が、電流I Q1
と同様に流れる(電流値=0〜i2)。
を正バイアスするように電圧が発生する。この電圧によ
って、アノード側が正となり、ダイオードD1には、図
2(e)に示すように、1次巻線n1と2次巻線n2と
の巻数比に従った電流値(=0〜i3)で、電流ID1
が流れる。ダイオードD1は、この電流ID1を整流
し、コンデンサC2は供給された電流ID1で充電され
る。
次巻線n3に接続されているダイオードD2の電圧VQ2
の値は、図2(h)に示すように負となり、ダイオード
D2は、逆バイアス状態となる。従って、3次巻線n3
に電流は流れない。
13は、図2(a)に示すように、信号S1をローレベ
ルにする。信号S1がローレベルになると、スイッチQ
1はオフし、図2(b)に示すように、スイッチQ1に
は、電流IQ1が流れなくなる(電流値=0)。また、図
2(e)に示すように、ダイオードD1にも電流ID1が
流れなくなる(電流値=0)。
路12は、図2(f)に示すように、信号S2をハイレ
ベルにする。信号S2がハイレベルになると、スイッチ
Q2はオンし、図2(g)に示すように、電流IQ2がス
イッチQ2からコンデンサC2へと流れる(電流値=i
4)。
コンデンサC2の出力電圧にクランプされ、出力電圧の
電圧レベルとほとんど変わらない。
と、図2(d)に示すように、漏れインダクタンスL1
には電流IL1は流れなくなる(電流値=0)。変圧器1
の励磁エネルギは、スイッチング回路部2のコンデンサ
C1を充電する。コンデンサC1が充電されると、スイ
ッチQ1の電圧VQ1は、図2(c)に示すように、電圧
値v1まで上昇する。尚、電圧VQ2の値は、図2(h)
に示すように0となる。
は、図2(f)に示すように、検出した出力電圧に基づ
いて信号S2をローレベルにする。信号S2がローレベ
ルになると、図2(g)に示すように、スイッチQ2に
は、電流IQ2が流れなくなる(電流値=0)。
と、図2(d)に示すように、漏れインダクタンスL1
には、電流IL1が流れる(電流値=i5〜i6)。そし
て、変圧器1の励磁エネルギによって、コンデンサC1
は、再び、充電され、電圧VQ1は、図2(c)に示すよ
うに、電圧値v2まで上昇する。
スL1と励磁インダクタンスLpとコンデンサC1との
電圧共振によって正弦波状となり、漏れインダクタンス
L1と励磁インダクタンスLpとコンデンサC1との時
定数でその最大電圧値が決定される。電圧VQ1は最大電
圧値v2に達した後、降下する。尚、電圧VQ2も、図2
(h)に示すように、電圧VQ1と同様の波形を有するこ
とになる(最大電圧値=v4)。
13は、4次巻線n4で発生した電圧に基づいてスイッ
チQ1の電圧VQ1のゼロ電圧を検出する。スイッチング
制御回路13は、検出したゼロ電圧に基づいて信号S1
をハイレベルにする。信号S1がハイレベルになると、
スイッチQ1は、再び、オンする。
行する。このゼロ電圧スイッチングによりノイズが低減
し、効率も向上する。また、時刻t1〜t2では、変圧
器1の励磁エネルギは、3次巻線n3から、コンデンサ
C2を介して負荷Rに供給されるため、損失が少なくな
り、効率は良好となる。
利用でき、漏れインダクタンスL1があっても問題は生
じないため、変圧器1の1次側と2次側との間隔を広げ
ることができる。変圧器1の1次側と2次側との間隔を
広げることができれば、1次側と2次側との間の容量は
低下し、ノイズも減少する。
時間をコントロールすることにより、出力電圧の定電圧
制御を行う。この動作を図3に示す。図3(a)に示す
ように、時刻t10〜t11、時刻t12〜t13にお
いて、スイッチQ1がオンすると、変圧器1の1次巻線
n1に電圧が印加され、この期間で励磁エネルギが変圧
器1に蓄積される。即ち、これらの期間は、変圧器1の
セット期間となる。
t15において、スイッチQ1がオフすると変圧器1に
蓄積された励磁エネルギは2次側平滑回路部3に放出さ
れる。即ち、これらの期間は、変圧器1のリセット期間
となる。
路12は、リセット期間のうち、時刻t11〜t12で
は、スイッチQ2をオフしたままとし、時刻t13〜t
14では、スイッチQ2をオンするものとする。
2をオフしたままとすると、スイッチQ1の電圧V
Q1は、図3(b)に示すように共振波形を有し、最大電
圧値v11に達した後、降下する。
御回路12がスイッチQ2をオンしたとすると、変圧器
1のリセット電圧(電圧VQ1の反転電圧)は、電圧値v
12に制御される。時刻t14において、スイッチQ2が
オフになると、漏れインダクタンスL1と励磁インダク
タンスLpとコンデンサC1とで電圧共振を起こし、リ
セット電圧の波形は共振波形となり、リセット電圧(電
圧値=v13)は低く抑えられることになる。
グ制御回路13がゼロ電圧を検出すると、信号S1をハ
イレベルにしてスイッチQ1をオンする。
電圧)は、電圧値v12に制御されるため、このリセット
時間(時刻t13〜t15)は、スイッチQ2をオンし
ない場合のリセット時間(時刻t11〜t12)よりも
長くなる。
2のオン時間をコントロールすることにより、スイッチ
Q1のオフ時間をコントロールすることになる。また、
スイッチQ1のオン時間を一定にしておくと、スイッチ
Q2のオン時間をコントロールすることにより、スイッ
チQ1のオン期間とオフ期間との比がコントロールさ
れ、出力電圧を制御できることになる。従って、信頼性
に乏しく、応答速度に問題のあるフォトカプラ等を使用
せずに済む。
ば、変圧器1に3次巻線n3を設け、変圧器1の励磁エ
ネルギを、3次巻線n3から負荷Rに供給するようにし
たので、損失を少なくすることができ、高効率化を実現
できる。
利用できるようにしたので、変圧器1の1次側と2次側
との間隔を積極的に広げることができ、結果として、1
次側と2次側との間の容量を低減させることができ、ノ
イズの発生を抑えることができる。
ることにより、出力電圧を制御することができ、フォト
カプラ等を使用しないため、信頼性は向上し、応答速度
も早くなり、容量を減少させて、ノイズの発生をさらに
抑えることができる。
の形態が考えられ、上記実施の形態に限られるものでは
ない。例えば、新たにインダクタンスを設け、このイン
ダクタンスと漏れインダクタンスL1との合成インダク
タンスを電圧共振用のインダクタンスとしてもよい。
バータによれば、ノイズの発生を抑えることができる。
を示すブロック図である。
ートである。
タイミングチャートである。
Claims (3)
- 【請求項1】電圧供給側の1次巻線と負荷側の2次巻線
と3次巻線とを有する変圧器と、 前記変圧器の1次巻線へ流れる電流をスイッチングする
主スイッチ手段と、 前記主スイッチ手段をオンオフする主スイッチ制御手段
と、 前記変圧器のインダクタンスと電圧共振をするコンデン
サと、 前記変圧器の2次巻線で発生した電圧を直流出力に変換
する直流出力変換手段と、 前記変圧器の3次巻線と前記直流出力変換手段との間に
介挿され、前記3次巻線で発生した電圧の前記直流出力
変換手段への出力をスイッチングする補助スイッチ手段
と、 前記主スイッチ手段のオフ期間を検出するオフ期間検出
手段と、 前記オフ期間検出手段が検出したオフ期間で、補助スイ
ッチ手段をオンオフする補助スイッチ制御手段と、を備
えた、 ことを特徴とするコンバータ。 - 【請求項2】前記主スイッチ手段に印加される電圧を実
質的に検出する主スイッチ電圧検出手段と、 前記主スイッチ電圧検出手段が検出した検出電圧を予め
設定された閾値と比較し、前記検出電圧が前記閾値未満
となるタイミングを前記主スイッチ手段のオンタイミン
グとして検出するタイミング検出手段と、を備え、 前記主スイッチ制御手段は、前記タイミング検出手段が
検出したオンタイミングで前記主スイッチ手段をオンす
るものである、 ことを特徴とする請求項1に記載のコンバータ。 - 【請求項3】前記直流出力変換手段が変換した直流出力
を検出する直流出力検出手段を備え、 前記主スイッチ制御手段は、前記主スイッチ手段のオン
期間を予め設定し、当該オン期間で主スイッチ手段をオ
ンするように構成され、 前記補助スイッチ制御手段は、前記直流出力検出手段が
検出した直流出力に基づいて補助スイッチ手段のオン期
間を制御し、前記変圧器の励磁エネルギを放出するリセ
ット期間を調整することにより、前記主スイッチ手段の
オン期間とオフ期間との比を設定するものである、 ことを特徴とする請求項2に記載のコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001313975A JP4023126B2 (ja) | 2001-10-11 | 2001-10-11 | コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001313975A JP4023126B2 (ja) | 2001-10-11 | 2001-10-11 | コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003125581A true JP2003125581A (ja) | 2003-04-25 |
JP4023126B2 JP4023126B2 (ja) | 2007-12-19 |
Family
ID=19132360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001313975A Expired - Fee Related JP4023126B2 (ja) | 2001-10-11 | 2001-10-11 | コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4023126B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178969A (ja) * | 1983-03-29 | 1984-10-11 | Fujitsu Ltd | Dc−dcコンバ−タ |
JPH03273863A (ja) * | 1990-03-20 | 1991-12-05 | Sanken Electric Co Ltd | スイッチング電源装置 |
-
2001
- 2001-10-11 JP JP2001313975A patent/JP4023126B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178969A (ja) * | 1983-03-29 | 1984-10-11 | Fujitsu Ltd | Dc−dcコンバ−タ |
JPH03273863A (ja) * | 1990-03-20 | 1991-12-05 | Sanken Electric Co Ltd | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4023126B2 (ja) | 2007-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3682773B2 (ja) | スイッチング電源装置 | |
US6839247B1 (en) | PFC-PWM controller having a power saving means | |
JP4844674B2 (ja) | スイッチング電源装置 | |
US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
US7286376B2 (en) | Soft-switching power converter having power saving circuit for light load operations | |
JP4910525B2 (ja) | 共振型スイッチング電源装置 | |
JP5691137B2 (ja) | スイッチング電源 | |
JP3475887B2 (ja) | スイッチング電源装置 | |
JP4671020B2 (ja) | 多出力共振型dc−dcコンバータ | |
JP2007020391A (ja) | 高効率ハーフブリッジdc/dcコンバータ及びその制御方法 | |
JP2002101655A (ja) | スイッチング電源装置 | |
KR20060083162A (ko) | 다출력형 dc-dc 컨버터 | |
JP2004015900A (ja) | プッシュプル回路方式の電力変換装置 | |
JP2002084748A (ja) | スイッチング電源装置 | |
JP3626072B2 (ja) | スイッチング電源装置 | |
JP2008131793A (ja) | 直流変換装置 | |
JP2006050760A (ja) | スイッチング電源回路およびその制御方法 | |
JP4039362B2 (ja) | 直流変換装置 | |
CN113162426B (zh) | 隔离变换器的控制方法及控制器 | |
JP4370844B2 (ja) | 直流変換装置 | |
JP4023126B2 (ja) | コンバータ | |
JP6682930B2 (ja) | 電源装置 | |
JP4678263B2 (ja) | 同期整流型フォワードコンバータ | |
JP2006042435A (ja) | スイッチング電源装置 | |
JP2001339948A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |