JP3682773B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP3682773B2
JP3682773B2 JP2001569958A JP2001569958A JP3682773B2 JP 3682773 B2 JP3682773 B2 JP 3682773B2 JP 2001569958 A JP2001569958 A JP 2001569958A JP 2001569958 A JP2001569958 A JP 2001569958A JP 3682773 B2 JP3682773 B2 JP 3682773B2
Authority
JP
Japan
Prior art keywords
output
switch element
power supply
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001569958A
Other languages
English (en)
Inventor
寿典 長
正彦 広川
康弘 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Application granted granted Critical
Publication of JP3682773B2 publication Critical patent/JP3682773B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815Resonant converters
    • H02M7/4818Resonant converters with means for adaptation of resonance frequency, e.g. by modification of capacitance or inductance of resonance circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

背景技術
本発明は、スイッチング電源装置に関する。
従来の技術
スイッチング電源装置としては、従来より種々のタイプのものが知られている。そのうちの一つに、例えば、米国特許第4,864,479号公報に開示されたような位相シフト方式のフルブリッジ型スイッチング電源装置がある。
位相シフト方式のフルブリッジ型スイッチング電源装置は、スイッチ回路として、4つのスイッチ素子を用いる。これらの4つのスイッチ素子はブリッジ接続される。ブリッジ接続によって生じる一対の接続点が直流電圧入力端を構成し、他の一対の接続点がスイッチ出力端を構成する。一対の直流電圧入力端には直流電源が電気的に接続され、一対のスイッチ出力端にはトランスの一次巻線が接続される。トランスの二次巻線には出力回路が接続されており、トランスの二次巻線に生じるスイッチング出力を、出力回路によって整流し、平滑化して直流出力電圧を得る。
スイッチング動作において、ブリッジ接続された4つのスイッチ素子は、同一のオン幅、及び、周波数で駆動される。4つのスイッチ素子は、各々2つのスイッチ素子が同じオン期間をもつように、制御回路によりオン・オフ作動を制御される。そして、同時にオンとなる期間を持つ2つのスイッチ素子による2つの組のスイッチング動作により、トランスの一次巻線に流れる電流を双方向に切り替え、トランスを励磁する。
この場合、4つのスイッチ素子の2組の組み合わせは、スイッチング動作のいかなる場面においても、直流電源に接続された直流電圧入力端が電気的に短絡されないタイミングでスイッチ素子を駆動できるように決定される。
そして、同時にオンとなる期間を持つ2つのスイッチ素子の組の各々において、2つのスイッチ素子間に生じるスイッチング位相差を、出力電圧検出信号等に基づいて制御し、出力電圧を安定化する。
4つのスイッチ素子の各々は対をなす主電極を備え、その主電極間にコンデンサが接続されている。このコンデンサと、トランスのリーケージインダクタンスとにより、共振回路を構成し、その共振特性を利用して、4つのスイッチ素子に、ゼロボルトスイッチング(以下ZVSと称する)の動作をさせることができる。
ところで、この種のスイッチング電源装置では、直流電源から入力される入力電圧が変動したり、接続される負荷の大きさが変動したりすることがある。しかし、スイッチング電源装置は、入力電圧変動及び負荷変動に関わらず、定格出力電圧を出力しなければならない。また、スイッチング電源装置は、入力電圧変動及び負荷変動に関わらず、ZVSを実現し、損失を低減することが望ましい。定格出力電圧の出力と、ZVSとは、共振回路のインダクタンス値に密接に関係しているから、ZVSを実現する一つの有効な手段は、共振回路のインダクタンス値を調整することである。
ところが、上述の従来技術では、共振回路のインダクタとしてトランスのリーケージインダクタンスを用いているため、共振回路のインダクタンス値を調整することが難しい、という問題がある。
発明の開示
本発明の課題は、共振回路のインダクタンス値を調整し得るスイッチング電源装置を提供することである。
本発明のもう1つの課題は、入力電圧変動及び負荷変動に関わらず定格出力電圧を出力し得るスイッチング電源装置を提供することである。
本発明の更にもう1つの課題は、入力電圧変動及び負荷変動に関わらずZVSを実現する基礎を与え得るスイッチング電源装置を提供することである。
上述した課題を解決するため、本発明に係るスイッチング電源装置は、スイッチ回路と、トランスと、出力回路と、インダクタとを含む。スイッチ回路は、第1、第2、第3、第4のスイッチ素子と、ダイオードと、コンデンサとを含む。スイッチ素子の各々は、対をなす主電極を備える。第1及び第2のスイッチ素子は、主電極の一方が互いに接続されて第1の接続点を構成する。第3及び第4のスイッチ素子は、主電極の一方が互いに接続されて第2の接続点を構成する。第1のスイッチ素子の主電極の他方と第3のスイッチ素子の主電極の他方とが互いに接続されて第3の接続点を構成する。第2のスイッチ素子の主電極の他方と第4のスイッチ素子の主電極の他方とが互いに接続されて第4の接続点を構成する。スイッチ素子の各々において、対をなす主電極間に一方向の極性で直流電圧が印加されるように、第3及び第4の接続点が、対の直流電圧入力端に導かれる。
ダイオードは、第1、第2、第3、第4のスイッチ素子の各々において、順方向が前述の極性とは逆に向くように、主電極間に逆極性に備えられる。コンデンサは、第1、第2、第3、第4のスイッチ素子の各々において、主電極間に備えられる。
トランスは、第1の巻線と、第2の巻線とを含む。第1の巻線は、第1及び第2の接続点の間に接続される。出力回路は、トランスの第2の巻線に生じるスイッチング出力を整流し、平滑化して出力電圧を形成する。
制御回路は、いずれか2つのスイッチ素子が同時にオンとなる期間をもつように、第1及び第4のスイッチ素子の間のスイッチング位相差、または、第2及び第3のスイッチ素子の間のスイッチング位相差を制御して、出力回路の出力電圧を安定化する。インダクタは、第1の接続点から第1の巻線を経由して第2の接続点に至る経路内に挿入され、コンデンサと共に、共振回路を構成する。インダクタのインダクタンス値は、入力電圧が最低値、出力電流が最大値で、スイッチング位相差がゼロのとき、出力回路の出力電圧が定格値以上となるように設定されている。
スイッチング動作において、ブリッジ接続された第1、第2、第3、第4のスイッチ素子は、同一のオン幅、及び、周波数で駆動される。そして、同時にオンとなる期間を持つ2つのスイッチ素子による2つの組のスイッチング動作により、トランスの第1の巻線に流れる電流の方向を交互に切り替え、トランスを励磁する。
トランスの第2の巻線に生じたスイッチング出力は、出力回路によって整流され、平滑化され、直流出力電圧として、出力される。
第1、第2、第3、第4のスイッチ素子は、スイッチング動作のいかなる場面においても、直流電源に接続された直流電圧入力端が電気的に短絡されない組み合わせ、及び、タイミングで駆動される。また、同時にオンとなる期間を持つ2つのスイッチ素子の組において、2つのスイッチ素子間に生じるスイッチング位相差を・出力電圧検出信号等に基づいて制御し、出力電圧を安定化する。
スイッチ回路は、コンデンサを含んでおり、コンデンサは、第1、第2、第3、第4のスイッチ素子の各々において、主電極間に備えられている。しかも、本発明に係るスイッチング電源装置は、インダクタを含んでおり、インダクタは、第1の接続点から第1の巻線を経由して第2の接続点に至る経路内に挿入される。従って、本発明に係るスイッチング電源装置では、第1、第2、第3、第4のスイッチ素子の各々に備えられたコンデンサと、インダクタのインダクタンスとにより構成される共振回路の共振特性を利用して、第1、第2、第3、第4のスイッチ素子に、ZVSの動作をさせることができる。
共振回路を構成するインダクタは、トランスから独立して設けられる。従って、インダクタのインダクタンス値を調整することにより、共振回路のインダクタンス値を容易に調整できる。インダクタのインダクタンス値は、入力電圧を最低値とし、出力電流を最大値とし、かつ、スイッチング位相差をゼロとしたとき、出力回路の出力電圧が定格値以上となるように設定されている。従って、本発明のスイッチング電源装置は、入力電圧が低下して最低入力電圧となり、かつ、出力電流が増大して最大出力電流となった場合でも、定格出力電圧を出力できる。上述のように、インダクタのインダクタンス値を調整することにより、共振回路のインダクタンス値を容易に調整できる。このため、本発明のスイッチング電源装置は、共振回路のインダクタンス値を、最大入力電圧及び最低出力電流のときにZVSを実現するための値にも、容易に設定し得る。
本発明は、上記スイッチング電源装置のインダクタについて、最低入力電圧及び最大出力電流のときでも定格出力電圧を出力できるようにするためのインダクタンス値の条件を開示する。本発明は又、最大入力電圧及び最低出力電流のときでもZVSを実現できるインダクタンス値の条件を開示する。
本発明においては、インダクタとして、そのインダクタンス値が出力電流に応じて変化する可変インダクタを用いることも可能である。このような可変タイプのインダクタによれば、出力電流の変化に対するインダクタンス値の変化の特性を適切に選択することにより、軽負荷電流から定格負荷電流までの広い範囲にわたりZVSの動作を行わせることができる。
本発明において、「最低入力電圧」とは、全負荷状態において入力電圧を除々に低下させた場合に、出力電圧が仕様に定められた出力電圧範囲の最低値を出力できなくなったときの入力電圧値をいう。ここで、全負荷状態とは、出力電流が仕様に定められた出力電流範囲の最大値となっている状態をいう。「最大入力電圧」とは、全負荷状態において入力電圧を徐々に上昇させた場合に、スイッチ素子にZVSの動作をさせることができなくなったときの入力電圧値をいう。「最大出力電流」とは、全負荷状態から出力電流を徐々に増加させた場合において、出力電圧が仕様に定められた出力電圧範囲の最低値を維持できなくなったときの出力電流値をいう。「最低出力電流」とは、全負荷状態から出力電流を徐々に低下させた場合において、スイッチ素子にZVSの動作をさせることができなくなったときの出力電流値をいう。さらに、本発明において、「定格出力電圧」とは、スイッチング電源装置の仕様に定められた出力電圧範囲の最大値又はこれと同等の値をいう。
本発明の他の目的、構成及び利点は、添付図面を参照する以下の詳細な説明により明らかになる。添付された図面は単なる例示に過ぎない。
【図面の簡単な説明】
図1は、本発明に係るスイッチング電源装置の電気回路図である。
図2は、本発明に係るスイッチング電源装置において使用可能な可変インダクタの一例を示す図である。
図3は、インダクタを可変する他の例を示す回路図であって、図1に図示されたスイッチング電源装置の一部を抜き出して示す回路図である。
図4は、図1に示したスイッチング電源装置の回路動作を説明するタイムチャートである。
図5は、図1に示したスイッチング電源装置において、第1のステージで働く回路部分を取り出して示す図である。
図6は、図1に示したスイッチング電源装置において、第2のステージで働く回路部分を取り出して示す図である。
図7は、図1に示したスイッチング電源装置において、第3のステージで働く回路部分を取り出して示す図である。
図8は、図1に示したスイッチング電源装置において、第3のステージで働く回路部分を取り出して示す図である。
図9は、図1に示したスイッチング電源装置において、第4のステージで働く回路部分を取り出して示す図である。
図10は、図1に示したスイッチング電源装置において、第5のステージで働く回路部分を取り出して示す図である。
図11は、図1に示したスイッチング電源装置において、第5のステージで働く回路部分を取り出して示す図である。
図12は、図1に示したスイッチング電源装置において、第5のステージで働く回路部分を取り出して示す図である。
図13は、図1に示したスイッチング電源装置において、インダクタンス値Lrと出力電圧Voutの関係を示す図である。
図14は、本発明に係るスイッチング電源装置の入力電圧−出力電圧特性を示す図であって、インダクタンス値Lrが5.05μHのときの特性である。
図15は、本発明に係るスイッチング電源装置の入力電圧−出力電圧特性を示す図であって、インダクタンス値Lrが10μHのときの特性である。
図16は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが5.05μH、デッドタイムTdが155nsec、入力電圧Vinが160V、出力電流Ioutが85Aのときのシミュレーション結果を示す図である。
図17は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが5.05μH、デッドタイムTdが155nsec、入力電圧Vinが408V、出力電流Ioutが65Aのときのシミュレーション結果を示す図である。
図18は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが10μH、デッドタイムTdが250nsec、入力電圧Vinが160V、出力電流Ioutが85Aのときのシミュレーション結果を示す図である。
図19は、本発明に係るスイッチング電源装置において、インダクタンス値Lrが10μH、デッドタイムTdが250nsec、入力電圧Vinが408V、出力電流Ioutが65Aのときのシミュレーション結果を示す図である。
図20は、出力電圧−インダクタンス変化特性を示す図である。
図21は、図1に示したスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを20Aとしたときのスイッチ素子のスイッチング波形を示す図である。
図22は、図1に示したスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを80Aとしたときのスイッチ素子のスイッチング波形を示す図である。
図23は、図1に示した本発明に係るスイッチング電源装置のシミュレーション結果を示す図で、インダクタのインダクタンス値を固定し、入力電圧Vinを200V、出力電流Ioutを20Aとしたときの第2及び第4のスイッチ素子のスイッチング波形を示す図である。
図24は、出力電流と効率との関係を示す図である。
発明を実施するための最良の形態
図1は、本発明に係るスイッチング電源装置の電気回路図である。図示のように、本発明に係るスイッチング電源装置は、スイッチ回路10と、トランス51と、インダクタ41と、出力回路60とを含む。
スイッチ回路10は、第1、第2、第3、第4のスイッチ素子11、12、13、14と、ダイオード21、22、23、24と、コンデンサ31、32、33、34とを含む。実施例において、第1、第2、第3、第4のスイッチ素子11、12、13、14は、各々、MOS-FET(電界効果トランジスタ)でなる。MOS-FETとは別の形式の三端子スイッチ素子を用いてもよい。
第1、第2、第3、第4のスイッチ素子11、12、13、14は、ブリッジ接続される。具体的に述べれば、第1のスイッチ素子11のソースS1と第2のスイッチ素子12のドレインD2が互いに接続されて第1の接続点91を構成する。第3のスイッチ素子13のソースS3と第4のスイッチ素子14のドレインD4が互いに接続されて第2の接続点92を構成する、第1及び第2の接続点91、92は、対のスイッチ出力端として用いられる。
第1のスイッチ素子11のドレインD1と第3のスイッチ素子13のドレインD3が互いに接続されて第3の接続点93を構成する。第2のスイッチ素子12のソースS2と第4のスイッチ素子14のソースS4が互いに接続されて第4の接続点94を構成する。第3及び第4の接続点93、94は、対の直流電圧入力端95、96に導かれる。直流電圧入力端95、96の間には、直流電源1が接続され、入力電圧Vinが直流電圧入力端95、96に入力される。各々のスイッチ素子において、ドレインとソースが対をなす主電圧を構成する。直流電源1は、各々のスイッチ素子に対して一方向の極性、すなわちドレインに正電圧が、ソースに負電圧が印加される極性となるように、直流電圧入力端95、96に接続される。
ダイオード21、22、23、24及びコンデンサ31、32、33、34は、第1、第2、第3、第4のスイッチ素子11、12、13、14の各々に、個別的に、並列に備えられる。まず、第1のスイッチ素子11において、ダイオード21は、第1のスイッチ素子11のソースS1及びドレインD1の間に逆極性に接続されている。第1のスイッチ素子11をMOS-FETによって構成した場合、MOS-FETが有する寄生ダイオードを、ダイオード21として利用することができる。第1のスイッチ素子11として、寄生ダイオードを持たない他の三端子スイッチ素子を用いた場合は、ダイオード21は、第1のスイッチ素子11のドレインソース間に逆極性で外付けする。
コンデンサ31は、第1のスイッチ素子11のソースS1及びドレインD1の間に接続されている。第1のスイッチ素子11をMOS-FETによって構成した場合、MOS-FETが有する固有の容量を、コンデンサ31として利用することができる。この固有の容量だけでは容量不足である場合、または、容量を持たない三端子スイッチ素子を第1のスイッチ素子11として用いる場合は、コンデンサ31は外付けとなる。第2、第3、第4のスイッチ素子12、13、14についても、上述した第1のスイッチ素子11と同様に、ダイオード22、23、24及びコンデンサ32,33,34が備えられている。
トランス51は、第1の巻線53と、第2の巻線55、57とを含む。第2の巻線55、57はセンタタップ56を有する。図示の実施形態では、第2の巻線55の巻数n21と第1の巻線53の巻数n1との巻数比(n21/n1)はnとする。同様に、第2の巻線57の巻数n22と第1の巻線53の巻数n1との巻数比(n22/n1)もnとする。トランス51の第1の巻線53は、第1及び第2の接続点91、92の間に接続される。図1では、トランス51のリーケージインダクタンスを参照符号59で示してある。
出力回路60は、トランス51の第2の巻線55、57に生じるスイッチング出力を変換して直流の出力電圧Voutを出力する。参照符号97、98は、出力回路60の直流出力端である。直流出力端97,98の間には負荷81が接続されており、直流の出力電流Ioutが流れる。実施例において、出力回路60は、出力整流回路61と、出力平滑回路71とを含んでいる。
出力整流回路61は、両波整流型であり、トランス51の第2の巻線55、57に生じるスイッチング出力を整流する。この出力整流回路61は、2つの出力整流ダイオード63、65を含んでいる。これら2つの出力整流ダイオード63、65は、両波整流回路を構成するように、トランス51の第2の巻線55、57に接続されている。具体的には、出力整流ダイオード63のアノードが第2の巻線55の一端に接続され、出力整流ダイオード65のアノードが第2の巻線57の一端に接続され、出力整流ダイオード63のカソードと、出力整流ダイオード65のカソードが互いに接続されている。
出力平滑回路7は、チョークインプット型であり、出力整流回路61から出力される整流出力を平滑する。この出力平滑回路71は、チョークコイル73と、平滑コンデンサ75とを含む。具体的には、チョークコイル73は、一端が出力整流ダイオード63と出力整流ダイオード65との接続点に接続され、他端が直流出力端97に接続されている。平滑コンデンサ75は、チョークコイル73に接続された直流出力端97と、センタタップ56に接続された直流出力端98との間に接続されている。
平滑コンデンサ75と直流出力端98との接続点と、センタタップ56との間には電流検出器83が挿入されている。この電流検出器83は、チョークコイル73に流れる電流に対応する信号U8を出力する。この電流検出器83に流れる電流は、チョークコイル73に流れる電流に等しく、電流検出器83は、チョークコイル73に流れる電流に対応した信号U8を出力する。また、第1の巻線53に流れる電流は出力電流Ioutに比例しているので、図示の構成と異なり、電流検出器は、第1の接続点から第1の巻線を経由して第2の接続点に至る経路内に挿入することもできる。また、図示の構成と異なり、電流検出器は、直流電源からスイッチ回路に流れる電流を検出してもよい。
本発明の図示実施形態において、インダクタ41は、第1の接続点91から第1の巻線53を経由して第2の接続点92に至る経路内に挿入される。インダクタ41のインダクタンス値をL2とする。
スイッチ出力端91から第1の巻線53を経由してスイッチ出力端92に至る経路内に挿入されるインダクタ41としては、そのインダクタンス値L2が出力電流Ioutに応じて変化する可変インダクタを用いても良い。このような可変インダクタは、例えば、特開平9-331677号公報に開示されている。
図2は、本発明に係るスイッチング電源装置において使用可能な可変インダクタの一例を示す図である。図2に図示された可変インダクタは、コア部材100と、コア部材200とを突き合わせて構成されるコアに、コイル300を巻いた構成である。コア部材200の一端部は、ギャップ調整部201となっている。ギャップ調整部201の形状を適当に選択することにより、インダクタンス値がコイル300に流れる電流に応じて変化する。例えば、図示された可変インダクタの場合、コア部材200のギャップ調整部201は傾斜面となっており、先端の突出部201aがコア部材100に接触し、接触点から離れるにつれて、ギャップが増大する。
コイル300に流れる電流が小さい領域では、コイル300に流れる電流によって生じた磁束は、主に、コア部材200の先端部201aと、コア部材100との接触部分を通る。このとき、コア部材200とコア部材100とによって構成される磁気回路は、磁気効率が最大であり、高い透磁率が得られる。従って、高いインダクタンス値が得られる。
コイル300に流れる電流が増大すると、最初に、コア部材200の先端部201aと、コア部材100との接触部分で磁気飽和が生じる。そして、コイル300に流れる電流が増大するにつれ、磁気飽和点が、ギャップ調整部201の傾斜に沿って移動する。この結果、コイル300に流れる電流が増大するにつれて、磁気効率が低下し、見掛け上の透磁率が低下するので、インダクタンス値が低下する。
コイル300に流れる電流の変化に対応するインダクタンス値の変化特性は、ギャップ調整部201の形状選定によって制御することができるので、所望のインダクタンス値変化特性が得られるように、ギャップ調整部201の形状または構造を設計する。この他、コア部材200、100の突き合わせ端面間に、透磁率の異なる磁性材料を挟み込む構造などを採用することもできる。更に、コア部材200、100は、他の形状、例えばE型またはI型等の形状をとることもできる。
更に、別の手段として、インダクタ41として、そのインダクタンス値を外部から供給される信号によって可変し得る可変インダクタを用いることもできる。
図3はそのような可変インダクタを用いた場合の一実施形態を示す回路図である。図3は図1に図示されたスイッチング電源装置の一部を抜き出して示す回路図である。この実施例では、制御回路85からの信号によって、可変インダクタ41のインダクタンス値を、出力電流Ioutに応じて変化させることができる。
図示のスイッチング電源装置は、制御回路85を含んでいる。制御回路85は、第1、第2、第3、第4のスイッチ素子11、12、13、14のゲートG1、G2、G3、G4に各々駆動信号U1、U2、U3、U4を供給してスイッチング動作させる。制御回路85には、直流出力電圧Voutに対応した信号U7、及び、チョークコイル83に流れる電流に対応する信号U8が入力される。制御回路85は信号U7,U8に基づき、直流出力電圧Voutが安定するように、第1、第2、第3、第4のスイッチ素子11、12、13、14に対し、スイッチング位相制御を与える。
図4は、図1に示したスイッチング電源装置の動作を説明するタイムチャートである。図4(a)は、スイッチ素子11に供給される駆動信号U1の波形図であり、図4(b)は、並列接続されたスイッチ素子11とダイオード21とコンデンサ31からなる回路に流れる電流の波形を実線で、スイッチ素子11のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図4(c)は、スイッチ素子12に供給される駆動信号U2の波形図であり、図4(d)は、並列接続されたスイッチ素子12とダイオード22とコンデンサ32とからなる回路に流れる電流の波形を実線で、スイッチ素子12のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図4(e)は、スイッチ素子13に供給される駆動信号U3の波形図であり、図4(f)は、並列接続されたスイッチ素子13とダイオード23とコンデンサ33とからなる回路に流れる電流の波形を実線で、スイッチ素子13のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図4(g)は、スイッチ素子14に供給される駆動信号U4の波形図であり、図4(h)は、並列接続されたスイッチ素子14とダイオード24とコンデンサ34とからなる回路に流れる電流の波形を実線で、スイッチ素子14のドレインソース間電圧の波形を点線で、それぞれ示すものである。
図1に図示されたスイッチング電源装置において、ブリッジ接続された第1、第2、第3、第4のスイッチ素子11、12、13、14は、制御回路85から制御電極(ゲート)G1、G2、G3、G4に供給される駆動信号U1、U2、U3、U4により、同一のオン幅、及び、周波数となるように駆動される。第1、第2、第3、第4のスイッチ素子11、12、13、14のスイッチング動作により、トランス51の第1の巻線53に流れる電流の方向が交互に切り替えられ、それによってトランス51が励磁される。トランス51の第2の巻線55、57に生じたスイッチング出力は、出力回路60によって整流され、平滑化され、直流出力電圧Voutとして、出力端子97、98から負荷81に供給される。
第1、第2、第3、第4のスイッチ素子11、12、13、14は、スイッチング動作のいかなる状態においても、直流電源1の接続された直流電圧入力端95、96が電気的に短絡されない組み合わせ、及び、タイミングで駆動される。具体的には、第1のスイッチ素子11及び第2のスイッチ素子12は、同時にオンとなることはない。また、第3のスイッチ素子13及び第4のスイッチ素子14も、同時にオンとなることはない。同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムTdと称される。
第1のスイッチ素子11及び第4のスイッチ素子14は、同時にオンとなる期間を持ち、この同時にオンとなる期間において、トランス51の第1の巻線53を励磁する。第1のスイッチ素子11及び第4のスイッチ素子14は、スイッチング位相差φをもって動作する。同時にオンとなる期間は、このスイッチング位相差φを制御することにより、制御される。
第2のスイッチ素子12及び第3のスイッチ素子13は、同時にオンとなる期間を持ち、同時にオンとなる期間において、トランス51の第1の巻線53を、前述記とは逆方向に励磁する。第2のスイッチ素子12及び第3のスイッチ素子13も、スイッチング位相差φをもって動作する。
出力電圧Voutの制御のために、チョーク電流信号もしくは一次側電流信号、出力電圧検出信号を制御回路85に入力し、第1のスイッチ素子11と第4のスイッチ素子14とのスイッチング位相差φ、及び、第2のスイッチ素子12と第3のスイッチ素子13のスイッチング位相差φを制御し、第1のスイッチ素子11及び第4のスイッチ素子14が同時にオンになっている時間、及び、第2のスイッチ素子12及び第3のスイッチ素子13が同時にオンになっている時間を変化させる。これにより、トランス51の第1の巻線53に印加される電圧のデューティ比が変化し、出力電圧Voが安定化される。
第1、第2、第3、第4のスイッチ素子11、12、13、14の各々は、上述したように、コンデンサ31、32、33、34を備えている。また、本発明に係るスイッチング電源装置は、インダクタ41を含んでおり、インダクタ41はスイッチ出力端91から第1の巻線53を経由して、スイッチ出力端92に至る経路内に挿入される。従って、本発明に係るスイッチング電源装置においては、第1、第2、第3、第4のスイッチ素子11、12、13、14の各々に備えられたコンデンサ31、32、33、34と、インダクタ41のインダクタンス値L2と、トランス51のリーケージインダクタンス値L1とで共振回路が構成される。この共振回路の共振特性を利用して、第1、第2、第3、第4のスイッチ素子11、12、13、14に、ZVSの動作をさせることができる。
もっと具体的に述べると、第4のスイッチ素子14がオフとなってから、第3のスイッチ素子13がオンとなるまでのデッドタイムTdの期間中に、第3のスイッチ素子13に備えられたコンデンサ33、第4のスイッチ素子14に備えられたコンデンサ34、インダクタ41、及びトランス51のリーケージインダクタンスによる共振回路が構成される。この共振回路による共振作用を利用して、コンデンサ33に蓄積されていた電荷が全て放出された後に、第2のスイッチ素子13をオンにすることにより、ZVSを達成でき、コンデンサ33の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
第4のスイッチ素子14においても同様であり、コンデンサ34に蓄積されていた電荷が全て放出された後に、第4のスイッチ素子14をオンにすることにより、ZVSを達成でき、コンデンサ34の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
また、第1のスイッチ素子11がオフとなってから、第2のスイッチ素子12がオンとなるまでのデッドタイムTdの期間中に、第1のスイッチ素子11に接続されたコンデンサ31、第2のスイッチ素子12に接続されたコンデンサ32、インダクタ41、トランス51の励磁インダクタンス及びリーケージインダクタンス、並びに、チョークコイル73のインダクタンスをトランス51の一次側に換算したインダクタとにより共振回路が構成される。この共振回路による共振作用を利用して、コンデンサ32に蓄積されていた電荷が全て放出された後に、第2のスイッチ素子12をオンにすることにより、ZVSを達成でき、コンデンサ32の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
第1のスイッチ素子11においても同様であり、コンデンサ31に蓄積されていた電荷が全て放出された後に、第1のスイッチ素子11をオンにすることにより、ZVSを達成でき、コンデンサ31の短絡損と、それに伴うノイズの発生を抑制することが可能となる。
本発明において、インダクタ41は、トランス51から独立して設けられる。従って、インダクタ41のインダクタンス値L2を調整することにより、共振回路の共振インダクタンス値Lrを容易に調整できる。
実際は、トランス51がリーケージインダクタンス59を有するので、共振回路のインダクタンス値Lrは、インダクタ41のインダクタンス値L2とトランス51のリーケージインダクタンス値L1とを合成した値(L1+L2)となる。
インダクタ41のインダクタンス値L2は、入力電圧Vinを最低入力電圧Vin(min)とし、かつ、出力電流Ioutを最大出力電流Iout(max)とし、かつ、スイッチング位相差φをゼロとしたとき、出力回路60の出力電圧Voutが定格出力電圧Vout(nom)以上となるように設定されている。従って、本発明のスイッチング電源装置は、入力電圧Vinが低下して最低入力電圧Vin(min)となり、かつ、出力電流Ioutが増大して最大出力電流Iout(max)となった場合でも、定格出力電圧Vout(nom)を出力できる。
上述のように、インダクタ41のインダクタンス値L2を調整することにより、共振回路のインダクタンス値Lrを容易に調整できる。このため、本発明によるスイッチング電源装置においては、共振回路のインダクタンス値Lrを、最大入力電圧Vin(max)で、かつ、最低出力電流Iout(min)のときにZVSを実現するための値にも、容易に設定できる。
インダクタ41には、そのインダクタンス値が出力電流に応じて変化する可変インダクタを用いても良い。このような可変タイプのインダクタ41において、出力電流Ioutの変化に対するインダクタンス値の変化特性を、適切に選択することにより、軽負荷電流から定格負荷電流までの広い範囲でZVSの動作を行わせることができる。
次に、本発明に係るスイッチング電源装置の動作を、更に詳しく説明する。本発明に係るスイッチング電源装置は、図4に示した各部の電圧電流波形と、駆動信号とから、回路の動作上、大きく分けて5つのステージ(期間T1〜T5)が考えられる。以下、図4に加えて図5〜図12を参照して、各ステージについて説明する。
<第1のステージ>
第1のステージは、図4の期間T1に対応する。図5は、図1に示したスイッチング電源装置において、第1のステージで働く回路部分を取り出して示す図である。
第1のステージは、第1のスイッチ素子11と第4のスイッチ素子14とがオン状態になり、スイッチング電源装置の入力側から出力側へ電力を伝送している期間である。第2のスイッチ素子12及び第3のスイッチ素子13はオフ状態にある。第1のスイッチ素子11と第4のスイッチ素子14とに流れる電流Iaは、直流出力電流Ioutとトランス51の巻数比nとによって決まる。この第1のステージは第1のスイッチ素子11がターンオフするまで継続する。
<第2のステージ>
第2のステージは、図4の期間T2に対応する。図6は、第2のステージで働く回路部分を取り出して示す図である。第2のステージは、コンデンサ31が充電されるとともに、第2のスイッチ素子12に備えられたコンデンサ32に蓄積されていた電荷が放電される期間である。第2のステージでは、第1のスイッチ素子11がオフになる。第2のスイッチ素子12及び第3のスイッチ素子13はオフ状態を継続する。第1のスイッチ素子11がオフとなったことにより、コンデンサ31が充電されるとともに、第2のスイッチ素子12に備えられたコンデンサ32に蓄積されていた電荷が放電される。第2のステージでは、トランス51が電力伝送を行っているので、コンデンサ31は一定電流Ibで充電され、コンデンサ32の蓄積電荷は一定電流Icで放電される。よって、第1のスイッチ素子11の主電極間電圧V1及び第2のスイッチ素子12の主電極間電圧V2は、直線的に変化する。この第2のステージは、第2のスイッチ素子12のダイオード22が導通し、第1のスイッチ素子11の主電極間電圧V1が入力電圧Vinによりクランプされるまで継続する。
<第3のステージ>
第3のステージは、図4の期間T3に対応する。図7、図8は、第3のステージで働く回路部分を取り出して示す図である。第3のステージは、インダクタ41に蓄積されていたエネルギーが、第2のスイッチ素子12のダイオード22と、第4のスイッチ素子14とを通って放出される期間である。よって、第2のスイッチ素子12のダイオード22と第4のスイッチ素子14とに流れる電流Ifはほとんど変化しない。
図8に示すように、第3のステージの途中で、第2のスイッチ素子12がターンオンし、ダイオード22に流れていた電流Ifがチャネル(ドレイン.ソース間)に流れるようになるが、基本的な動作状態は変化しない。第3のステージは、第4のスイッチ素子14がターンオフするまで継続する。
<第4のステージ>
第4のステージは、図4の期間T4に対応する。図9は、第4のステージで働く回路部分を取り出して示す図である。第4のステージでは、第2のステージと異なり、トランス51が短絡状態となっているため、第4のスイッチ素子14がターンオフすると、第3のスイッチ素子13に備えられたコンデンサ33と、第4のスイッチ素子14に備えられたコンデンサ34と、インダクタ41とが共振する。そのため、第3のスイッチ素子13に備えられたコンデンサ33に流れる電流Ik、第3のスイッチ素子13の主電極間電圧V3、第4のスイッチ素子14に備えられたコンデンサ34に流れる電流Ij及び第4のスイッチ素子14の主電極間電圧V4が、三角関数的に変化する。第4のステージは、第3のスイッチ素子13のダイオード23が導通するまで継続する。
<第5のステージ>
第5のステージは、図4の期間T5に対応する。図10〜図12は、第5のステージで働く回路部分を取り出して示す図である。第5のステージでは、まず、第3のスイッチ素子13のダイオード23が導通したことにより、インダクタ41に蓄積されていたエネルギーが、第2のスイッチ素子12と、第3のスイッチ素子13のダイオード23とを通って入力電圧源1に回生される(図10参照)。
この第5のステージの途中で、第3のスイッチ素子13がターンオン(図11参照)するが、基本的な動作状態は変化しない。インダクタ41に流れる電流Isがゼロになると、インダクタ41に充電電流Iuが流れる(図12参照)。充電電流Iuは、出力整流ダイオード65に流れる電流Iyが直流出力電流Ioutに等しくなるまで流れ続ける。よって、この第5のステージにおいて流れる電流は、直線的に変化する。また、インダクタ41に流れる電流Isがゼロになる前に第3のスイッチ素子13もしくは第4のスイッチ素子14をターンオンさせることにより、デッドタイムTdの期間中に再び共振が始まることを防ぐことが可能となる。
次に、入力電圧変動及び負荷変動に関わらず定格出力電圧Vout(nom)を出力するための共振インダクタンス値Lrを求めるために、次の各種条件A、B、Cを設定する。共振インダクタンス値Lrは、インダクタ41のインダクタンス値L2とトランス51のリーケージインダクタンス値L1とを合成した値(L1+L2)である。
<条件A>
最低入力電圧Vin(min)で、かつ、最大出力電流Iout(max)の場合、スイッチング位相差φをゼロとしたとき、定格出力電圧Vout(nom)以上の出力電圧Voutを出力すること。
まず、各ステージの経過時間T1〜T5を表す式を導出する。各ステージの回路方程式から各ステージの境界条件を代入し、まとめると、各ステージの期間T1〜T5は以下のように表すことができる。但し、トランス51の励磁インダクタンス及びチョークコイル73のインダクタンスは、共振回路のインダクタンスLrを無視できるほど大きいとし、第1、第2、第3、第4のスイッチ素子11、12、13、14のオン抵抗、及び、ダイオード21、22、23、24と、出力整流ダイオード63,65との順方向電圧降下は無視できるほど小さいとする。さらに、第1、第2、第3、第4のスイッチ素子11、12、13、14に接続されたコンデンサ31、32、33、34は全て等しいとし、印加電圧によっては変化しないとする。
また、Voutは出力電圧(V)、nはトランス51の巻数比(2次側巻線数/1次側巻線数)、Vinは入力電圧(V)、Tswは第1、第2、第3、第4のスイッチ素子11、12、13、14の駆動の周期、Cは第1、第2、第3、第4のスイッチ素子11、12、13、14に接続されたコンデンサ31、32、33、34の容量値(F)、Ioutは出力電流(A)、ωは共振インダクタンスLrと容量値Cとで構成された共振回路の角周波数(rad/秒)、Zは特性インピーダンス(Ω)である。
Figure 0003682773
ここで、共振回路の角周波数をω(rad/秒)とし、特性インピーダンスをZ(Ω)とすると、
Figure 0003682773
Figure 0003682773
となる。
位相差φは式(3)より、
φ=T3+T2
=(Tsw/2)-(T1+T4+T5)
と表すことができる。ここで、φ=0と、式(1)と式(2)とを、式(3)に代入し、まとめると以下のように表すことができる。
Figure 0003682773
更に、入力電圧Vinに最低入力電圧値Vin(min)を代入し、出力電流Ioutに最大出力電流値Iout(max)を代入したとき、出力電圧Voutが定格出力電圧値Vout(nom)より大きくなればよいため、次の式を得ることができる。
Figure 0003682773
上記式(6)の条件を満たせば条件Aを満足できる。また、式(6)によりインダクタンス値Lrの最大値を導出することができる。第4、第5のステージの期間T4,T5は次式によって与えられる。
Figure 0003682773
次に、ZVSを実現するに当たって、共振回路のインダクタンス値Lr(=L1+L2)、第1及び第2のスイッチ素子11,12間のデッドタイムTdを設計するために、以下の2つの条件を設定する。
<条件B>
最大入力電圧Vin(max)で、かつ、最低出力電流Iout(min)のときでも、第1、第2、第3、第4のスイッチ素子11、12、13、14の印加電圧を入力電圧Vin(max)でクランプすること。
<条件C>
第1、第2、第3、第4のスイッチ素子11、12、13、14の印加電圧を入力電圧Vinでクランプした後、デッドタイムTdの期間中に再び共振が始まらないこと。
条件Bを満足するためには、以下に述べる電圧条件及び時間条件を同時に満足する必要がある。電圧条件は、第4のステージにおけるスイッチ素子14の印加電圧のピーク値が入力電圧Vinより大きくなるということであり、時間条件は、スイッチ素子14の印加電圧が入力電圧Vinでクランプされるまでの時間がデッドタイムTdより短くなることである。上述した電圧条件及び時間条件は、スイッチ素子13についても同様にいえる。
第2のステージにおいて、第1及び第2のスイッチ素子11,12間のデッドタイムTd中にスイッチ素子11または12の印加電圧のピーク値が入力電圧Vinより大きくなるためには、第4のステージの各条件が成り立てばよい。これは、第2のステージにおける電圧のピーク値が第4のステージの電圧のピーク値より大きいことと、式(2)と式(4)とより、クランプされるための時間が、必ず第2のステージの方が小さくなることによる。
まず、電圧条件を求める。
第4のステージにおける第4のスイッチ素子14の印加電圧V4を表す式から、第4のスイッチ素子14に印加される電圧のピーク値V4(peak)を求めると以下のようになる。
Figure 0003682773
ここで、第4のスイッチ素子14の電圧が入力電圧Vinによりクランプされるための条件は以下の通りである。
Figure 0003682773
式(7)を式(8)に代入し、入力電圧Vinに最大入力電圧Vin(max)を代入し、出力電流Ioutに最低出力電流Iout(min)を代入し、更に特性インピーダンスZとして、上述した式(b)を代入し、変形すると、第4のステージにおけるスイッチ素子14の印加電圧のピーク値が入力電圧より大きくなる条件式を得ることができる。
Figure 0003682773
また、入力電圧範囲が設定されたスイッチング電源装置においては、最大入力電圧を式(9)に代入することで、最低入力電圧から最大入力電圧までの全ての入力電圧範囲における電圧条件を得ることができる。式(9)はインダクタンス値Lrの最小値を導出する式である。
次に、時間条件を求める。
最大入力電圧Vin(max)で、かつ、最低出力電流Iout(min)のとき、デッドタイムTd中にスイッチ素子14の電圧が入力電圧Vinによりクランプされるという条件から以下の式を導くことができる。
Figure 0003682773
式(10)において、式(9)から得られた任意の共振回路インダクタンス値Lrを代入すると、任意のインダクタンス値LrにおけるデッドタイムTdの最小値を求めることができる。式(9)と式(10)を同時に満たせば、条件Bを満足できる。更に、式(6)と式(9)とにより、共振回路のインダクタンス値Lrの範囲を特定することが可能となる。
条件Cを満足するには、第4のステージの期間T4と、第5のステージで電流Isがゼロになるまでの期間との和Tz(図2(f)参照)が、デッドタイムTd以上になる必要がある。そこで、式(4)及び式(5)を利用して以下の式を導く。
Figure 0003682773
式(11)の条件を満たすことで条件Cを満足できる。更に、式(10)と式(11)とにより、任意のインダクタンス値Lrに対するデッドタイムTdの範囲を特定することが可能となる。
具体例として、定格出力電圧14.5V、定格出力電流80A、巻数比n:1/8、スイッチ素子11、12、13、14に備えられるコンデンサ31、32、33、34の容量値1000pF、スイッチ素子11、12、13、14の駆動周波数100kHzのコンバータにおいて、入力電圧範囲160V〜408V、出力電流範囲65A〜85AでZVS可能なインダクタンス値Lr及びデッドタイムTdを設計する。
上記の回路条件を式(6)に代入すると、インダクタンス値Lrと出力電圧Voutの関係は図11のように図示できる。このとき、条件Aを満足するインダクタンス値Lrは約10μH以下であることがわかる。
同様に、式(9)より、最大入力電圧=408Vを代入し、条件Bの電圧条件を求めると、インダクタンス値Lrは約5.05μH以上であることがわかる。
同様に式(10)より時間条件を求めると、インダクタンス値Lrが5.05μHの場合、デッドタイムTdは約154.2nsec以上であることがわかる。インダクタンス値Lrが10μHの場合は、約111.7nsec以上である。
同様に、式(11)より、条件Cを満足するデッドタイムTdはインダクタンス値Lrが5.05μHの場合、約157.9nsec以下であることがわかる。インダクタンス値Lrが10μHの場合は、約251.9nsecである。
以上より、条件A〜Cを同時に満足するインダクタンス値Lrの範囲が5.05μHから10μH、即ち、
5.05μH≦Lr≦10μH
であることが解る。また、デッドタイムTdの範囲は、インダクタンス値Lrが5.05μHの場合、154.2nsecから157.9nsecの範囲、即ち、
154.2nsec≦Td≦157.9nsec
の範囲であり、
インダクタンス値Lrが10μHの場合、111.7nsecから251.9nSeCの範囲、即ち、
111.7nsec≦Td≦251.9nsec
であることが解る。
図14、図15は上述した条件に従って設計されたスイッチング電源装置の入力電圧−出力電圧特性を示す図である。図14に示すように、インダクタンス値Lrが5.05μHに選定されている場合、最低入力電圧160V〜最大入力電圧408Vで、安定した定格出力電圧14.5Vが得られている。また、図15に示すように、インダクタンス値Lrが10μHに選定されている場合も、最低入力電圧160V〜最大入力電圧408Vで、安定した定格出力電圧14.5Vが得られている。
図16、図17はインダクタンス値Lrを5.05μHとし、デッドタイムTdを155nsecにしたときのシミュレーション結果を示す。図16は入力電圧Vinが160V、出力電流Ioutが85Aの時のシミュレーション結果を示し、図17は入力電圧Vinが408V、出力電流Ioutが65Aの時のシミュレーション結果を示している。図16、図17において、参照符号U1〜U4はスイッチ素子11、12、13、14のゲートに供給される信号で、諭理値「1」がスイッチ素子11、12、13、14をオンにする信号に該当し、論理値「0」がスイッチ素子11、12、13、14をオフにする信号に該当する。また、スイッチ素子11について、参照符号ID1は、スイッチ素子11とダイオード21とコンデンサ31との並列接続回路に流れる電流であり、参照符号VDS1は、スイッチ素子11のドレインソース間に印加される電圧である。他のスイッチ素子12〜14について、参照符号ID2〜ID4及び参照符号VDS2〜VDS4も同様である。
図16、図17に示すように、入力電圧Vin及び出力電流Ioutが、160V及び85Aのときも、408V及び65Aのときも、問題なくZVSが行われており、かつ、定格出力電圧を出力することができた。図16,17において、ZVSが行われていることは、スイッチ素子13について、ドレイン及びソースの間に加わる電圧VDS3がゼロになった状態で、電流ID3が負から正に上昇して行く点から、明らかである。
図18、図19はインダクタンス値Lrを10μHとし、デッドタイムTdを250nsecにしたときのシミュレーション結果を示す。図18は入力電圧Vinが160V、出力電流Ioutが85Aの時のシミュレーション結果を示し、図19は入力電圧Vinが480V、出力電流Ioutが65Aの時のシミュレーション結果を示している。図18、図19において、参照符号は図16、図17と同様である。参照符号U1〜U4はスイッチ素子11、12、13、14のゲートに供給される信号で、論理値「1」がスイッチ素子11、12、13、14をオンにする信号に該当し、論理値「0」がスイッチ素子11、12、13、14をオフにする信号に該当する。また、スイッチ素子11について、参照符号ID1は、スイッチ素子11とダイオード21とコンデンサ31との並列接続回路に流れる電流であり、参照符号VDS1は、スイッチ素子11のドレインソース間に印加される電圧である。他のスイッチ素子12〜14について、参照符号ID2〜ID4及び参照符号VDS2〜VDS4も同様である。
図18、図19に示すように、入力電圧Vin及び出力電流Ioutが、160V及び85Aのときも、408V及び65Aのときも、問題なくZVSが行われており、かつ、定格出力電圧を出力することができる。
所定の入力電圧Vin(V)及び定格出力電流Iout(A)で、第1、第2、第3、第4のスイッチ素子11、12、13、14がZVSで動作するための共振インダクタンス値Lr(H)の条件、及び、デッドタイムTd(秒)の期間中に再び共振が起こらないようにするための条件は、式(9)、(11)に示した通りである。
次に具体例を挙げて説明する。入力電圧Vin=200V、定格出力電流Iout=80Aのときに、ZVSを実現するために必要なインダクタンス値の最小値を求めると、式(9)より、Lr=0.8μHとなる。
更に、デッドタイムTdの期間中に再び共振が起こらないことを考慮すると、式(11)よりLr=4.6μHが導かれる。
このインダクタンス値を基にして、出力電流(負荷電流)が下がっていった場合に必要な共振インダクタンス値Lrを下記の式(12)を用いて計算すると、図20のような関係となる。
Figure 0003682773
ここで、
Lr(I):任意の出力電流時の共振回路のインダクタンス値(H)
Lr(Io):定格出力電流時の共振回路のインダクタンス値(H)
I:任意の出力電流(A)
Io:定格出力電流(A)
インダクタ41は、図20に示したようなインダクタンス変化特性が得られるように構成する。具体的には、図2に示したように、コア形状によって、可変インダクタンス変化特性を得る場合、傾斜部201の形状を、図20に示すインダクタンス変化特性が得られるようにする。また、図3に示す外部信号制御方式を採用した場合は、制御回路85により、可変インダクタ41のインダクタンス値を、図2に示すインダクタンス変化特性が得られるように制御する。本発明において、共振インダクタンス値Lrが満たすべき領域は、インダクタンス変化特性Q1よりも上方の斜線領域である。
図21〜23はスイッチング電源装置のシミュレーション結果を示す図である。図21はインダクタ41のインダクタンス値を4.6μHに固定し、入力電圧Vin=200V、出力電流Iout=20Aとしたときのスイッチングシミュレーション結果を示す図である。図21(a)は第2のスイッチ素子12のスイッチング波形、図21(b)は第4のスイッチ素子14のスイッチング波形を示す。図21(c)は共振回路に流れる電流Ir(I)、共振回路を構成するインダクタ41に印可される電圧Lr(V)及びトランス51の第1の巻線53に印可される電圧MT(V)の波形を示している。図21(d)はダイオード63に流れる電流DI(I)及びダイオード63に印可される電圧D1(V)の波形を示している。図21(e)は第1、第2、第3、第4のスイッチ素子11、12、13、14に供給される駆動信号U1〜U4の波形を示している。
図22はインダクタ41のインダクタンス値を、式(1)、(2)より求めた4.6μHに固定し、入力電圧Vin=200V、出力電流Iout=80Aとしたときのスイッチングシミュレーション結果を示す図である。図22(a)〜(e)に図示された波形は、図21(a)〜(e)と同じ波形を表している。
図23は図1に示した本発明に係るスイッチング電源装置のシミュレーション結果を示す図で、入力電圧Vin=200V、出力電流Iout=20Aとしたときの第2及び第4のスイッチ素子12、14のスイッチング波形を示す図である。インダクタ41のインダクタンス値は、出力電流20Aの共振インダクタを式(3)を用いて計算された値73.6μHとした。図23(a)〜(e)に図示された波形は、図14(a)〜(e)と同じ波形を表している。
図21において、第2及び第4のスイッチ素子12、14のドレイン.ソース間印可電圧VDSの波形、及び、ドレイン電流IDの波形を見ると、ドレイン電流IDが20AのときはZVSが達成できていない。
図22において、第2及び第4のスイッチ素子12、14のドレイン.ソース間印可電圧VDSの波形、及び、ドレイン電流IDの波形を見ると、ドレイン電流IDが80AのときはZVSが達成できている。
インダクタ41のインダクタンス値を、出力電流20Aのときに対応する73.6μHにした場合は、図23に示すように、ZVSが達成されている。
図24は出力電流と効率との関係を示す図である。曲線Q21はインダクタ41の値を出力電流に応じて変化させたスイッチング電源装置の特性、曲線Q22はインダクタ41のインダクタンス値を固定したスイッチング電源装置の特性である。図示するように、インダクタ41のインダクタンス値を負荷電流の大きさによって可変することにより、効率を改善することができる。
以上述べたように、本発明によれば、次のような有利な結果をもたらすことができる。
(a)共振回路のインダクタンス値を調整し得るスイッチング電源装置を提供することができる。
(b)入力電圧変動及び負荷変動に関わらず定格出力電圧を出力し得るスイッチング電源装置を提供することができる。
(c)入力電圧変動及び負荷変動に関わらずZVSを実現する基礎を与え得るスイッチング電源装置を提供することができる。

Claims (4)

  1. 各々が対をなす主電極を有する第1、第2、第3、第4のスイッチ素子を含み、前記第1及び第2のスイッチ素子は、それぞれの主電極の一方が互いに接続されて第1の接続点を構成し、前記第3及び第4のスイッチ素子は、それぞれの主電極の一方が互いに接続されて第2の接続点を構成し、前記第1のスイッチ素子の主電極の他方と、前記第3のスイッチ素子の主電極の他方とが互いに接続されて第3の接続点を構成し、前記第2のスイッチ素子の主電極の他方と、前記第4のスイッチ素子の主電極の他方とが互いに接続されて第4の接続点を構成するスイッチ回路、
    前記スイッチ素子の各々において、前記対をなす主電極間に一方向の極性で直流電極が印加されるように、前記第3及び第4の接続点に接続された対の直流電圧入力端、
    前記第1、第2、第3、第4のスイッチ素子の各々に並列に、前記極性とは逆の極性になるように前記主電極間に配置されたダイオード、 前記第1、第2、第3、第4のスイッチ素子の各々に並列に、前記主電極間に配置されたコンデンサ、
    第1の巻線と第2の巻線とを含み、前記第1の巻線が前記第1及び第2の接続点の間に接続され、前記スイッチ回路における前記スイッチ素子のスイッチ動作に応じて前記第2の巻線にスイッチング出力を発生するトランス、
    前記トランスの前記第2の巻線に生じるスイッチング出力を整流し、平滑化して出力電圧を発生する出力回路、
    前記スイッチ素子にスイッチ動作を行わせて前記トランスの前記第2の巻線にスイッチング出力を発生させ、前記第1及び第4のスイッチ素子の間のスイッチング位相差又は前記第2及び第3のスイッチ素子の間のスイッチング位相差を制御して、前記出力回路の前記出力電圧を安定化させる位相制御回路、及び、
    前記第1の接続点から前記第1の巻線を経由して前記第2の接続点に至る経路内に挿入され、前記コンデンサと共に共振回路を構成するインダクタ、を備え、
    前記インダクタのインダクタンス値は、前記トランスのリーケージインダクタンス及び前記インダクタのインダクタンス値を含む共振インダクタンス値をLr(H)とし、前記コンデンサの値をC(F)とし、前記トンランスの巻数比をnとし、入力電圧をVin(V)とし、出力電流をIout(A)としたとき、
    Figure 0003682773
    を満たすようになった、スイッチング電源装置。
  2. 請求項に記載されたスイッチング電源装置であって、前記共振回路を構成する前記インダクタを、出力電流に応じてそのインダクタンス値が変化するような可変インダクタとした、スイッチング電源装置。
  3. 請求項に記載されたスイッチング電源装置であって、前記インダクタンス及び前記コンデンサを含む共振回路において、共振周波数foのときの角周波数をω(rad/秒)とし、特性インピーダンスをZ(Ω)とし、共振インダクタのエネルギーを入力電源側に回生する直前において、スイッチ素子に電圧が印加されてからその電圧が入力電圧Vinにクランプされるまでの時間をT4(秒)とし、前記スイッチ素子のスイッチング動作による前記直流入力端間の短絡を回避するために、スイッチング動作上設定された時間をデッドタイムTdとしたとき、
    Figure 0003682773
    を満たすようになった、スイッチング電源装置。
  4. 請求項に記載されたスイッチング電源装置であって、前記インダクタは、外部から供給される信号によって、インダクタンス値が前記出力電流に応じて変化するように制御される、スイッチング電源装置。
JP2001569958A 2000-03-23 2001-03-22 スイッチング電源装置 Expired - Fee Related JP3682773B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000082891 2000-03-23
JP2000087674 2000-03-27
PCT/JP2001/002256 WO2001071896A1 (fr) 2000-03-23 2001-03-22 Alimentation a decoupage

Publications (1)

Publication Number Publication Date
JP3682773B2 true JP3682773B2 (ja) 2005-08-10

Family

ID=26588200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001569958A Expired - Fee Related JP3682773B2 (ja) 2000-03-23 2001-03-22 スイッチング電源装置

Country Status (3)

Country Link
US (1) US6567285B2 (ja)
JP (1) JP3682773B2 (ja)
WO (1) WO2001071896A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016038967A1 (ja) * 2014-09-11 2017-05-25 株式会社村田製作所 電力変換装置

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212414B2 (en) 1999-06-21 2007-05-01 Access Business Group International, Llc Adaptive inductive power supply
US7522878B2 (en) 1999-06-21 2009-04-21 Access Business Group International Llc Adaptive inductive power supply with communication
WO2003088467A2 (en) * 2002-04-12 2003-10-23 Delta Energy Systems (Switzerland) Ag Soft switching converter using current shaping
TWI279070B (en) * 2004-02-10 2007-04-11 O2Micro Int Ltd Power converter, electronic device, and method of controlling a power converter
US7304866B2 (en) * 2004-02-10 2007-12-04 O2Micro International Limited System and method for power converter switch control
JP4635584B2 (ja) * 2004-11-30 2011-02-23 Tdk株式会社 スイッチング電源装置
JP4619769B2 (ja) * 2004-12-21 2011-01-26 株式会社東芝 電源装置
JP4534786B2 (ja) * 2005-02-16 2010-09-01 株式会社豊田自動織機 スイッチング電源回路
US20070040471A1 (en) * 2005-08-17 2007-02-22 Nokia Corporation Load adaptive class de driving amplifier for piezoelectric actuators
WO2008029343A2 (en) * 2006-09-08 2008-03-13 Bobinados De Transformadores S.L. Resonant power converter
CN101202160B (zh) * 2006-12-11 2010-05-19 王金 一种用于逆变器轻载零电压零电流开关的辅助变压器电路
JP4935499B2 (ja) * 2007-05-18 2012-05-23 サンケン電気株式会社 直流変換装置
US7796405B2 (en) * 2008-04-07 2010-09-14 Dell Products, Lp Phase shifted DC-DC converter with improved efficiency at light load
US8040695B2 (en) * 2009-03-13 2011-10-18 American Power Conversion Corporation Method for portioning output current of a DC-DC converter
JP2013523068A (ja) * 2010-03-16 2013-06-13 ドゥビアル スイッチ化電源
US8981589B2 (en) * 2010-08-24 2015-03-17 GM Global Technology Operations LLC Switched battery and capacitor arrangement and related operating methods
KR101240746B1 (ko) * 2010-12-16 2013-03-11 한국과학기술원 플라이백 컨버터가 통합된 전력 컨버터
JP5558631B2 (ja) * 2011-04-18 2014-07-23 三菱電機株式会社 電力変換装置およびそれを備えた車載電源装置
JPWO2013132726A1 (ja) * 2012-03-05 2015-07-30 富士電機株式会社 直流−直流変換装置
CN104115387A (zh) * 2012-03-05 2014-10-22 富士电机株式会社 直流-直流转换装置
FR2988232B1 (fr) * 2012-03-14 2015-01-16 Renault Sa Dispositif de recharge sans contact pour batterie de vehicule automobile et procede de commande associe
WO2014040170A1 (en) * 2012-09-14 2014-03-20 Queen's University At Kingston Interleaved resonant converter
KR101397728B1 (ko) * 2012-12-21 2014-05-20 한국과학기술원 전원 공급 장치
JP2014176226A (ja) * 2013-03-11 2014-09-22 Sumitomo Electric Ind Ltd Dc/dc変換装置及び分散電源システム
US9178441B2 (en) * 2013-05-17 2015-11-03 Analog Devices, Inc. Power converter control to avoid imbalance and transformer saturation
JP5812040B2 (ja) * 2013-05-21 2015-11-11 トヨタ自動車株式会社 電力変換装置
US20150055374A1 (en) * 2013-08-22 2015-02-26 Fujitsu Telecom Networks Limited Switching power supply apparatus corresponding to zero voltage switching system
US9525364B2 (en) * 2013-10-07 2016-12-20 Garrity Power Services Llc Smart grid power converter
FR3025949B1 (fr) * 2014-09-11 2016-08-26 Renault Sa Procede de commande d'un chargeur de batterie a convertisseur courant-continu - courant continu a resonance serie
DE112015004164T5 (de) * 2014-09-11 2017-06-14 Murata Manufacturing Co., Ltd. Leistungsumwandlungsvorrichtung
US9705409B2 (en) * 2014-12-15 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Equations for an LLC converter having increased power output capabilities
CN106067738B (zh) * 2015-04-23 2020-04-14 松下知识产权经营株式会社 电力变换装置
US9325247B1 (en) * 2015-10-02 2016-04-26 Vlt, Inc. Clamped capacitor resonant power converter
CN108736726B (zh) * 2017-04-14 2021-03-19 台达电子工业股份有限公司 转换器
CN109217674B (zh) * 2017-06-29 2021-09-10 Tdk株式会社 开关电源装置和开关控制电路
EP3422549A1 (en) * 2017-06-30 2019-01-02 TDK Corporation Switching power supply device and switching control circuit
JP6924103B2 (ja) * 2017-08-30 2021-08-25 株式会社Soken 電力変換装置
US10601332B2 (en) * 2017-09-19 2020-03-24 Texas Instruments Incorporated Isolated DC-DC converter
US10432102B2 (en) 2017-09-22 2019-10-01 Texas Instruments Incorporated Isolated phase shifted DC to DC converter with secondary side regulation and sense coil to reconstruct primary phase
CN107985038A (zh) * 2017-11-30 2018-05-04 南通联科汽车零部件股份有限公司 一种带有消除冲击电流的电动车窗开关
KR20210127495A (ko) * 2020-04-14 2021-10-22 엘지이노텍 주식회사 영 전압 스위칭 회로 및 이를 포함하는 컨버터
JP2022066980A (ja) * 2020-10-19 2022-05-02 株式会社オートネットワーク技術研究所 絶縁型dcdcコンバータ、及び絶縁型dcdcコンバータの製造方法
TWI748772B (zh) * 2020-11-30 2021-12-01 陞達科技股份有限公司 電流判斷電路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244071A (ja) * 1985-08-20 1987-02-26 Hitachi Metals Ltd 磁気制御型dc−dcコンバ−タ
US4864479A (en) * 1988-03-07 1989-09-05 General Electric Company Full-bridge lossless switching converter
US5291384A (en) * 1991-06-20 1994-03-01 Unitrode Corporation Phase shifted switching controller
US5245520A (en) * 1991-10-10 1993-09-14 Paul Imbertson Asymmetrical duty cycle power converter
US5373432A (en) * 1992-12-10 1994-12-13 Hughes Aircraft Company Fixed frequency DC to DC converter with a variable inductance controller
US5438498A (en) * 1993-12-21 1995-08-01 Raytheon Company Series resonant converter having a resonant snubber
JP3690822B2 (ja) * 1994-02-01 2005-08-31 株式会社日立メディコ Dc−dcコンバータ
US5875103A (en) * 1995-12-22 1999-02-23 Electronic Measurements, Inc. Full range soft-switching DC-DC converter
JP3604505B2 (ja) 1996-06-11 2004-12-22 東北リコー株式会社 多出力スイッチング電源装置
US5864471A (en) * 1997-03-28 1999-01-26 Kammiller; Neil A. Energy recovery circuit for use in a converter
DE69940902D1 (de) * 1998-12-08 2009-07-02 Panasonic Corp Schaltnetzteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016038967A1 (ja) * 2014-09-11 2017-05-25 株式会社村田製作所 電力変換装置

Also Published As

Publication number Publication date
US6567285B2 (en) 2003-05-20
US20020054498A1 (en) 2002-05-09
WO2001071896A1 (fr) 2001-09-27

Similar Documents

Publication Publication Date Title
JP3682773B2 (ja) スイッチング電源装置
US6549436B1 (en) Integrated magnetic converter circuit and method with improved filtering
JP4910525B2 (ja) 共振型スイッチング電源装置
JP4849070B2 (ja) 多出力スイッチング電源装置
US8824170B2 (en) Power factor correct current resonance converter
JP5434371B2 (ja) 共振型スイッチング電源装置
JP4671020B2 (ja) 多出力共振型dc−dcコンバータ
US7113411B2 (en) Switching power supply
JP2007020391A (ja) 高効率ハーフブリッジdc/dcコンバータ及びその制御方法
KR20060083162A (ko) 다출력형 dc-dc 컨버터
JP2002101655A (ja) スイッチング電源装置
JP2008131793A (ja) 直流変換装置
JP4816908B2 (ja) 多出力スイッチング電源装置
JP2020182367A (ja) Dc−dcコンバータ
JP2001309646A (ja) スイッチング電源装置
JP4649729B2 (ja) 電源装置及び放電灯点灯装置
CN114825975A (zh) 电源供应器及驱动方法
JP2006042435A (ja) スイッチング電源装置
KR100577472B1 (ko) 승압 기능을 갖는 직렬 공진형 dc/dc 컨버터
JPH11275860A (ja) Dcーdcコンバータ
JP2010068701A (ja) Dc−dcコンバータ
JP3010903B2 (ja) 電圧共振型スイッチング電源
JP2007295745A (ja) 直流変換装置
JP4352950B2 (ja) スイッチング電源装置
JP3090540B2 (ja) 定電流入力型電圧共振コンバータ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3682773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100603

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110603

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120603

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130603

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees