JP2019054678A - 同期整流回路及びスイッチング電源装置 - Google Patents

同期整流回路及びスイッチング電源装置 Download PDF

Info

Publication number
JP2019054678A
JP2019054678A JP2017178614A JP2017178614A JP2019054678A JP 2019054678 A JP2019054678 A JP 2019054678A JP 2017178614 A JP2017178614 A JP 2017178614A JP 2017178614 A JP2017178614 A JP 2017178614A JP 2019054678 A JP2019054678 A JP 2019054678A
Authority
JP
Japan
Prior art keywords
voltage
transistor
control
control voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017178614A
Other languages
English (en)
Other versions
JP6951631B2 (ja
Inventor
達哉 廣瀬
Tatsuya Hirose
達哉 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017178614A priority Critical patent/JP6951631B2/ja
Priority to US16/059,416 priority patent/US10734907B2/en
Publication of JP2019054678A publication Critical patent/JP2019054678A/ja
Application granted granted Critical
Publication of JP6951631B2 publication Critical patent/JP6951631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/285Single converters with a plurality of output stages connected in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】絶縁型同期整流方式のスイッチング電源装置の電流連続モードにおける電力損失を削減する。【解決手段】同期整流回路14の制御電圧生成回路14cは、トランス13の1次巻き線13aに接続されたドレイン端子を有しゲート電圧Vg1に基づいてスイッチング動作を行うトランジスタ12のドレイン電圧Vd1と、2次側制御IC14bが出力する制御電圧Vg2aとに基づいて、トランジスタ14aのゲート電圧Vg2を生成するとともに、ドレイン電圧Vd1が第1の値から第2の値に下がるタイミングでは、制御電圧Vg2aによらずトランジスタ14aをオフにするゲート電圧Vg2を生成する。【選択図】図1

Description

本発明は、同期整流回路及びスイッチング電源装置に関する。
スイッチング電源装置は、AC(Alternating Current)/DC(Direct Current)コンバータまたは、DC/DCコンバータとして用いられている。従来、1次側回路部(AC/DCコンバータではAC電源から電力を受ける側の回路部)と、2次側回路部(AC/DCコンバータではDC電圧を出力する側の回路部)とを、トランスを用いて電気的に絶縁し磁気的に接続する絶縁型のスイッチング電源装置がある。絶縁型のスイッチング電源装置では、1次側または2次側の一方で電気的な短絡が生じた場合、その影響が他方へ伝わることを防止できる。たとえば、1次側回路部に落雷などにより過電圧が生じた場合でも、2次側回路部に接続されている機器を保護できる。
また、トランスの2次巻き線に生じる電圧波形を整流する回路として、2次巻き線に接続されたトランジスタを用い、電圧波形に基づいたタイミングでそのトランジスタをオンまたはオフして整流を行う同期整流回路がある。ダイオードとキャパシタによる整流回路を用いた場合、ダイオードのオン電圧とそこに流れる電流による大きな電力損失により、コンバータの変換効率が制約を受けるが、同期整流回路は、トランジスタのオン電圧が低く、電力損失を抑えられる。
なお、従来、トランスの2次側に補助巻き線を設け、補助巻き線に誘起される電圧に基づいて、同期整流回路のトランジスタを制御する技術があった(たとえば、特許文献1−3参照)。しかし、近年では、同期整流回路のトランジスタの制御を精度よく行い、より変換効率を向上させるために、専用の制御IC(Integrated Circuit)などの制御回路が用いられることが多い。
ところで、スイッチング電源装置の動作モードには、電流不連続モード、電流臨界モード及び電流連続モードがある。電流不連続モードは、1次側回路部と同期整流回路に含まれるスイッチング用のトランジスタに流れる電流が、電流波形の各周期における一定期間、両方同時に0Aになるように、各トランジスタを制御する動作モードである。電流臨界モードは、上記各トランジスタに流れる電流が、電流波形の各周期における一点のタイミングで両方同時に0Aになるように、各トランジスタを制御する動作モードである。電流連続モードは、上記各トランジスタに流れる電流が両方同時に0Aになる期間やタイミングが存在しないように、各トランジスタを制御する動作モードである。電流連続モードでは、他のモードよりも大きな出力電流が得られる。
特開平8−223906号公報 特開平8−331842号公報 特開平11−136934号公報
上記のような制御回路を用いて同期整流回路のトランジスタを制御するスイッチング電源装置で、電流連続モードを実現する場合、そのトランジスタがオフする前に、2次巻き線に接続されるトランジスタの端子の電圧が大きな正の値になる可能性があった。その端子の電圧が大きな正の値になると、トランジスタを介して基準電位側に大きな電流が流れ、大きな電力損失が生じる。このため、絶縁型同期整流方式のスイッチング電源装置では、電流連続モードを用いて大出力化を実現することが困難であった。
1つの側面では、本発明は、絶縁型同期整流方式のスイッチング電源装置の電流連続モードにおける電力損失を削減する同期整流回路、及びスイッチング電源装置を提供することを目的とする。
1つの実施態様では、絶縁型同期整流方式のスイッチング電源装置に含まれるトランスの2次巻き線に接続された第1の端子と、第1の制御電圧が印加される第2の端子とを有し、前記第1の制御電圧に基づいてスイッチング動作を行う第1のトランジスタと、前記第1の端子の第1の電圧を検出し、前記第1の電圧に基づいて、前記第1のトランジスタのスイッチング動作を制御する第2の制御電圧を出力する制御回路と、前記トランスの1次巻き線に接続された第3の端子を有し第3の制御電圧に基づいてスイッチング動作を行う第2のトランジスタの、前記第3の端子の第2の電圧、または前記第2の電圧と同じタイミングで変化する第3の電圧と、前記第2の制御電圧とに基づいて、前記第1の制御電圧を生成するとともに、前記第2の電圧が第1の値から第2の値に下がるタイミングでは、前記第2の制御電圧によらず前記第1のトランジスタをオフにする前記第1の制御電圧を生成する制御電圧生成回路と、を有する同期整流回路が提供される。
また、1つの実施態様では、スイッチング電源装置が提供される。
1つの側面では、絶縁型同期整流方式のスイッチング電源装置の電流連続モードにおける電力損失を削減できる。
第1の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 3つの動作モードの電流波形の一例を示す図である。 電流不連続モード時のスイッチング電源装置の動作を説明する図である。 電流連続モード時に逆方向電流が生じる理由を説明する図である。 第2の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 電流不連続モードの動作シミュレーション結果の一例を示す図である。 電流連続モードの動作シミュレーション結果の一例を示す図である(比較例)。 図7の一部の期間を拡大した図である。 第2の実施の形態のスイッチング電源装置における電流連続モードの動作シミュレーション結果の一例を示す図である。 図9の一部の期間を拡大した図である。 第3の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。 第4の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
(第1の実施の形態)
図1は、第1の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。
絶縁型同期整流方式のスイッチング電源装置10は、AC/DCコンバータまたは、DC/DCコンバータである。
スイッチング電源装置10は、1次側回路部に含まれる1次側制御回路(以下1次側制御ICという)11と、トランジスタ12とを有する。なお、図1では、スイッチング電源装置10の1次側回路部については、1次側制御IC11とトランジスタ12以外、図示が省略されている。スイッチング電源装置10がAC/DCコンバータである場合には、交流電圧を整流する整流部などが1次側回路部に含まれる。
さらに、スイッチング電源装置10は、1次側回路部と2次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス13を有する。2次側回路部には、同期整流回路14、キャパシタ15が含まれる。また、スイッチング電源装置10は、非接触結合部16を有する。
なお、以下では、トランジスタ12は、nチャネル型のFET(Field effect transistor)であるものとする。FETには、たとえば、Si(シリコン)−MOS(metal-oxide-semiconductor)FETや、GaN(窒化ガリウム)を用いたFET、GaAs(ガリウムヒ素)を用いたFETなどがある。
1次側制御IC11は、電源電圧(図示が省略されている)を受け、所定の周波数(以下スイッチング周波数という)でトランジスタ12をオンまたはオフするための制御電圧(以下ゲート電圧Vg1という)を出力する。たとえば、1次側制御IC11は、スイッチング電源装置10を電流不連続モード、電流臨界モードまたは電流連続モードの何れで動作させるかによって、1周期におけるトランジスタ12のオン時間の割合(以下デューティ比という)を変える。デューティ比はゲート電圧Vg1のパルス幅を変えることで変更できる。
また、1次側制御IC11は、スイッチング電源装置10の出力電圧(直流電圧)とその期待値との誤差を示す誤差信号を非接触結合部16から受ける。そして、1次側制御IC11は、その誤差信号に基づいて、デューティ比を適切な値へ調整する。
なお、1次側制御IC11は、基準電位(以下では0Vとするが、特に0Vに限定されない)となる端子(以下GNDという)に接続される。
トランジスタ12は、トランス13の1次巻き線13aに接続されたドレイン端子と、GNDに接続されたソース端子と、1次側制御IC11に接続されたゲート端子とを有する。トランジスタ12は、1次側制御IC11から供給されるゲート電圧Vg1に基づいてスイッチング動作を行う。
トランス13は、1次巻き線13a、2次巻き線13b、補助巻き線13c、コア13dを有する。図1では模式的に図示されているが、1次巻き線13a、2次巻き線13b、補助巻き線13cは、コア13dに巻き付けられている。なお、各巻き線の一端の近傍に示されている黒丸は各巻き線の巻き始めの位置を示している。
1次巻き線13aの一端は、図示を省略しているが、スイッチング電源装置10がAC/DCコンバータの場合、交流電圧を整流する整流部に接続され、スイッチング電源装置10がDC/DCコンバータの場合には、DC電源に接続される。1次巻き線13aの他端はトランジスタ12のドレイン端子に接続される。2次巻き線13bの一端は、キャパシタ15の一端及び、スイッチング電源装置10の出力端子OUTに接続される。2次巻き線13bの他端は、同期整流回路14に接続される。補助巻き線13cの一端は、GNDに接続され、他端は同期整流回路14に接続される。
同期整流回路14は、トランジスタ14a、2次側制御回路(以下2次側制御ICという)14b、制御電圧生成回路14c、ダイオード14d,14e、抵抗素子14f、キャパシタ14g、抵抗素子14hを有する。なお、トランジスタ12と同様、以下では、トランジスタ14aは、nチャネル型のFETであるものとする。
トランジスタ14aは、2次巻き線13bに接続されたドレイン端子と、GNDに接続されたソース端子と、制御電圧生成回路14cから供給される制御電圧(以下ゲート電圧Vg2という)が印加されるゲート端子を有する。トランジスタ14aは、ゲート電圧Vg2に基づいて、スイッチング動作を行う。
2次側制御IC14bは、抵抗素子14hを介してトランジスタ14aのドレイン端子に接続されており、ドレイン電流Id2の変化に応じて変化するドレイン電圧Vd2を検出する。そして、2次側制御IC14bは、ドレイン電圧Vd2に基づいて、トランジスタ14aのスイッチング動作を制御する制御電圧Vg2aを出力する。
なお、2次側制御IC14bは、ダイオード14e、抵抗素子14f、キャパシタ14gによって生成される電源電圧で動作する。また、2次側制御IC14bは、GNDに接続される。
制御電圧生成回路14cは、トランジスタ12のドレイン電圧Vd1と、制御電圧Vg2aとに基づいて、ゲート電圧Vg2を生成する。第1の実施の形態のスイッチング電源装置10では、制御電圧生成回路14cは、ドレイン電圧Vd1に比例した電圧を補助巻き線13cから受ける。つまり、制御電圧生成回路14cは、補助巻き線13cを介して、ドレイン電圧Vd1の変化を検出する。
制御電圧生成回路14cは、たとえば、図1に示すようにAND(論理積)回路14c1、減衰器14c2,14c3、増幅器14c4を有する。
AND回路14c1は、減衰器14c2,14c3の各出力電圧の論理積を演算する。
減衰器14c2は、補助巻き線13cにより得られた電圧を、AND回路14c1の入力に適した値に減衰する。
減衰器14c3は、2次側制御IC14bが出力する制御電圧Vg2aを、AND回路14c1の入力に適した値に減衰する。
減衰器14c2,14c3は、たとえば、抵抗素子を用いて実現できる。
増幅器14c4は、AND回路14c1の出力電圧を、トランジスタ14aを駆動するために適した値に増幅することでゲート電圧Vg2を生成して出力する。
なお、減衰器14c2,14c3は、補助巻き線13cによって得られる電圧(1次巻き線13aと補助巻き線13cとの巻き数比によって調整可能)の大きさや、制御電圧Vg2aの大きさによっては、設けなくてもよい。増幅器14c4も、AND回路14c1の出力電圧が、トランジスタ14aを駆動するために適した値(トランジスタ14aの種類によってこの値は異なる)であれば、設けなくてもよい。
このような制御電圧生成回路14cは、ゲート電圧Vg1がH(High)レベルとなりトランジスタ12がオンし、ドレイン電圧Vd1がある値から0Vに立ち下がるタイミングでは、AND回路14c1の出力電圧がL(Low)レベルとなる。これによりゲート電圧Vg2もLレベルとなる。このため、制御電圧Vg2aによらず、トランジスタ14aがオフする。
なお、Hレベルの電圧は、トランジスタ12,14aがオンする閾値電圧よりも高い電圧であり、Lレベルの電圧は、トランジスタ12,14aがオフする閾値電圧よりも低い電圧(たとえば、0V)である。トランジスタ12,14aが異なる閾値電圧をもつ場合には、トランジスタ12,14aのそれぞれにおいて、Hレベルの電圧やLレベルの電圧はそれぞれ異なっていてもよい。
ダイオード14dは、トランジスタ14aのスイッチング動作による同期整流が開始するまでの期間、整流を行う機能を有する。ダイオード14dのアノードは、トランジスタ14aのソース端子に接続され、カソードはトランジスタ14aのドレイン端子に接続される。なお、トランジスタ14aが、Si−MOSFETである場合には、Si−MOSFET内に形成されるボディダイオードが、ダイオード14dと同様の機能を実現するため、ダイオード14dはなくてもよい。
ダイオード14e、抵抗素子14f、キャパシタ14gは、2次側制御IC14bを動作させるための直流電圧である電源電圧を生成する。
ダイオード14eのアノードは2次巻き線13bに接続され、カソードは抵抗素子14fの一端に接続される。抵抗素子14fの他端は、キャパシタ14gの一端及び2次側制御IC14bの電源端子に接続される。キャパシタ14gの他端はGNDに接続される。
スイッチング電源装置10のキャパシタ15は、リップル電圧を低減するために設けられている。キャパシタ15の一端は出力端子OUTに接続され、他端はGNDに接続される。
非接触結合部16は、スイッチング電源装置10の出力電圧とその期待値との誤差を示す誤差信号を生成するとともに、たとえば、フォトカプラにより、その誤差信号を、1次側制御IC11に伝送する。
ところで、図1には、電流連続モード時のスイッチング電源装置10の動作波形の例が示されているが、まずは、その説明の前にスイッチング電源装置の3つの動作モードについて説明する。
スイッチング電源装置10の動作モードは、前述のように電流不連続モード、電流臨界モード、電流連続モードがある。
図2は、3つの動作モードの電流波形の一例を示す図である。
波形20aは、電流不連続モードにおける、1次側回路部のトランジスタ12のドレイン電流Id1の波形であり、波形21aは、電流不連続モードにおける、2次側回路部の同期整流回路14のトランジスタ14aのドレイン電流Id2の波形を示している。波形20bは、電流臨界モードにおける、トランジスタ12のドレイン電流Id1の波形であり、波形21bは、電流臨界モードにおける、トランジスタ14aのドレイン電流Id2の波形を示している。波形20cは、電流連続モードにおける、トランジスタ12のドレイン電流Id1の波形であり、波形21cは、電流連続モードにおける、トランジスタ14aのドレイン電流Id2の波形を示している。
ただし、図2では、電流連続モードの波形21cは、図1に示した制御電圧生成回路14cを用いず、制御電圧Vg2aにより直接トランジスタ14aを駆動した場合のドレイン電流Id2の波形を示している。制御電圧生成回路14cを用いた場合の動作波形と比較するためである。
なお、以下の説明では、トランジスタ12のドレイン端子からソース端子(GNDに接続されている端子)の方向に流れるドレイン電流Id1を正の値とする。一方、トランジスタ14aのソース端子からドレイン端子の方向に流れる(出力端子OUTの方向に向かって流れる)ドレイン電流Id2を正の値とする。
電流不連続モードでは、トランジスタ12,14aのドレイン電流Id1,Id2が両方同時に0Aになる期間ti0aがあり、電流臨界モードでは、トランジスタ12,14aのドレイン電流Id1,Id2が両方同時に0Aになるタイミングti0bがある。これに対し電流連続モードでは、トランジスタ12,14aのドレイン電流Id1,Id2が両方同時に0Aになる期間がない。
また、図2に示すように、1周期において、トランジスタ14aがオンする期間tona,tonb,toncは、電流不連続モードの場合が最も短く、電流連続モードの場合が最も長い。
制御電圧Vg2aにより直接トランジスタ14aを駆動した場合、図2に示すように、期間toncの直後に逆方向電流(ドレイン端子からソース端子方向に流れる電流)が流れる可能性がある(その理由については後述する)。
図3は、電流不連続モード時のスイッチング電源装置の動作を説明する図である。
図3には、図1に示したスイッチング電源装置10の一部が示されており、他の部分については図示が省略されている。なお、図3には出力端子OUTに接続される負荷17が示されている。
波形22aは、電流不連続モード時のトランジスタ12のドレイン電圧Vd1の波形、波形23aは、電流不連続モード時のトランジスタ14aのドレイン電圧Vd2の波形を示している。また、波形24aは、電流不連続モード時のトランジスタ12のゲート電圧Vg1の波形、波形25aは、電流不連続モード時のトランジスタ14aのゲート電圧Vg2の波形を示している。
トランジスタ12のゲート電圧Vg1がLレベルからHレベルに立ち上がると、トランジスタ12がオンし、波形20aに示すようにドレイン端子からソース端子の方向にドレイン電流Id1が流れ、トランス13に磁気エネルギーが蓄えられる。このとき波形22aに示すように、ドレイン電圧Vd1は0Vである。ゲート電圧Vg1がHレベルからLレベルに立ち下がると、トランジスタ12がオフし、波形20aに示すようにドレイン電流Id1は0Aになる。このとき波形22aに示すように、ドレイン電圧Vd1が0Vから上昇する。
また、トランジスタ12がオフすると、トランス13に蓄えられた磁気エネルギーにより、まず、トランジスタ14aのボディダイオードまたは図1に示したダイオード14dを介して、ソース端子からドレイン端子の方向にドレイン電流Id2が流れる。このときドレイン電圧Vd2は、波形23aに示すように負の値に変化する。その変化を図1に示した2次側制御IC14bが検出したとき、2次側制御IC14bは、制御電圧Vg2aをLレベルからHレベルに立ち上げる。このとき1次側のドレイン電圧Vd1は立ち上がっているため、図1の制御電圧生成回路14cのAND回路14c1の出力電圧はHレベルとなり、ゲート電圧Vg2も、波形25aに示すようにHレベルとなる。これによりトランジスタ14aがオンする。
波形21a,23aに示すように、蓄えられた磁気エネルギーが減少することによるドレイン電流Id2の減少に伴い、ドレイン電圧Vd2が上昇し、ある閾値を超えたとき、2次側制御IC14bは、制御電圧Vg2aをHレベルからLレベルに立ち下げる。これにより図1の制御電圧生成回路14cのAND回路14c1の出力電圧はLレベルとなり、波形25aに示すように、ゲート電圧Vg2もLレベルとなり、トランジスタ14aはオフする。トランジスタ12,14aが共にオフしている間、ドレイン電圧Vd1,Vd2は、共振により振動し、トランジスタ12が再度オンすると、ドレイン電圧Vd2は一定値になる。その後、トランジスタ12がオフすると、ドレイン電圧Vd2は、再び、負の値に変化する。
なお、閾値は、蓄えられた磁気エネルギーが消滅しきったとみなせる値に設定される。たとえば、閾値は、0Vから所定のオフセット値を引いた負の値である。
電流不連続モード時には、2次側制御IC14bが、制御電圧Vg2aにより直接トランジスタ14aを駆動しても、図3と同様の動作波形となる。しかし、電流連続モード時には、2次側制御IC14bが、制御電圧Vg2aにより直接トランジスタ14aを駆動した場合、前述のように逆方向電流が流れる可能性がある。以下その理由を説明する。
図4は、電流連続モード時に逆方向電流が生じる理由を説明する図である。
図4には、図3に示したスイッチング電源装置10の一部が示されている。ただし、図4では、図1に示した制御電圧生成回路14cを用いず、制御電圧Vg2aにより直接トランジスタ14aが駆動される場合の動作例が示されている。
波形22cは、電流連続モード時のトランジスタ12のドレイン電圧Vd1の波形、波形23cは、電流連続モード時のトランジスタ14aのドレイン電圧Vd2の波形を示している。また、波形24cは、電流連続モード時のトランジスタ12のゲート電圧Vg1の波形、波形25cは、電流連続モード時の制御電圧Vg2aの波形を示している。
トランジスタ12のゲート電圧Vg1がLレベルからHレベルに立ち上がると、トランジスタ12がオンし、波形20cに示すようにドレイン端子からソース端子の方向にドレイン電流Id1が流れ、トランス13に磁気エネルギーが蓄えられる。このとき波形22cに示すように、ドレイン電圧は0Vである。ゲート電圧Vg1がHレベルからLレベルに立ち下がると、トランジスタ12がオフし、波形20cに示すようにドレイン電流Id1は0Aになる。このとき波形22cに示すように、ドレイン電圧Vd1が0Vから上昇する。
また、トランジスタ12がオフすると、トランス13に蓄えられた磁気エネルギーにより、まず、トランジスタ14aのボディダイオードまたは図1に示したダイオード14dを介して、ソース端子からドレイン端子の方向にドレイン電流Id2が流れる。このときドレイン電圧Vd2は、波形23cに示すように負の値に変化し、その変化を図1に示した2次側制御IC14bが検出したとき、2次側制御IC14bは、波形25cに示すように、制御電圧Vg2aをLレベルからHレベルに立ち上げる。
前述のように2次側制御IC14bは、ドレイン電流Id2の減少に伴いドレイン電圧Vd2が上昇し、ある閾値を超えたとき、制御電圧Vg2aをHレベルからLレベルに立ち下げる。しかし、図4の例では、ドレイン電圧Vd2がその閾値を超える前に(蓄えられた磁気エネルギーが消滅しきらないうちに)、トランジスタ12がオンすることによりドレイン電圧Vd1が0Vに下がる。これにより、2次側回路部では、制御電圧Vg2aがHレベルであるにもかかわらず(トランジスタ14aがオン状態であるにもかかわらず)、ドレイン電圧Vd2が大きな正の値に上昇する。このため、波形21cに示すように、トランジスタ14aのドレイン端子からソース端子の方向に、大きな逆方向電流が流れる。つまり、負荷17側から、トランジスタ14a側に大きく電流を引き込む状態となり、高いドレイン電圧と大きな逆方向電流により、大きな電力損失が生じることになる。
このような問題を解決するために、第1の実施の形態のスイッチング電源装置10の同期整流回路14は、制御電圧Vg2aを直接、トランジスタ14aのゲート端子に供給する代わりに、制御電圧Vg2aと、ドレイン電圧Vd1に基づいてトランジスタ14aのゲート端子に供給するゲート電圧Vg2を生成する。
図1に、制御電圧生成回路14cを用いてゲート電圧Vg2を生成するスイッチング電源装置10の、電流連続モード時の動作波形の一部の例が示されている。
ゲート電圧Vg1がLレベルからHレベルに立ち上がり、トランジスタ12がオンすると(タイミングta)、ドレイン電流Id1(図1では波形は省略されている)が流れ、ドレイン電圧Vd1が0Vになる。これにより、2次側回路部のトランジスタ14aのドレイン電圧Vd2が、強制的に正の値に立ち上がる。制御電圧Vg2aは、所定時間遅れたタイミングtbで立ち下がる。図4に示したように、この制御電圧Vg2aにより直接、トランジスタ14aが駆動される場合には、トランジスタ14aがオンの状態で、ドレイン電圧Vd2が正の値になるため、負のドレイン電流Id2、つまり逆方向電流が流れる。
しかし、第1の実施の形態のスイッチング電源装置10において、ドレイン電圧Vd1が0Vに下がると、制御電圧生成回路14cのAND回路14c1の出力電圧がLレベルとなる。これによりゲート電圧Vg2もLレベルとなる。このため、制御電圧Vg2aによらず、トランジスタ14aがオフする。したがって、ドレイン電流Id2が0Aになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。
以上のことから、従来の同期整流方式のスイッチング電源装置では、大きな電力損失の発生により実質的に使用できなかった電流連続モードが使用可能となり、大出力化を実現できる。
なお、上記の例では、制御電圧生成回路14cは、ドレイン電圧Vd1と、制御電圧Vg2aとに基づいて、ゲート電圧Vg2を生成するものとしたが、これに限定されない。ドレイン電圧Vd1の代わりに、ドレイン電圧Vd1と同じタイミングで変化する電圧を用いてもよい。そのような電圧として、図1に示すように、たとえば、ゲート電圧Vg1やドレイン電圧Vd2がある。
(第2の実施の形態)
図5は、第2の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。
第2の実施の形態のスイッチング電源装置30は、DC/DCコンバータである。
スイッチング電源装置30の1次側回路部には、1次側制御IC31、トランジスタ32、抵抗素子33a,33b、キャパシタ34、抵抗素子35,36、キャパシタ37,38、抵抗素子39,40が含まれる。また、スイッチング電源装置30は、1次側回路部と2次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス41を有する。2次側回路部には、同期整流回路42、キャパシタ43、抵抗素子44a,44bが含まれる。
なお、以下では、トランジスタ32は、nチャネル型のFETであるものとする。FETには、FETには、たとえば、Si−MOSFETや、GaNを用いたFET、GaAsを用いたFETなどがある。
1次側制御IC31は、トランジスタ32を所定のスイッチング周波数及びデューティ比でオンまたはオフするためのゲート電圧VG1を出力する。たとえば、1次側制御IC31は、スイッチング電源装置30を電流不連続モード、電流臨界モードまたは電流連続モードの何れで動作させるかによって、1周期におけるトランジスタ32のデューティ比を変える。
1次側制御IC31として、たとえば、リニアテクノロジー社のLT(登録商標)3805が用いられるが、同様の機能を有するものであればこれに限定されない。1次側制御IC31は、“Run”、“SSFLT”、“FS”、“Ith”、“Vcc”、“Gate”、“OC”、“Isense”、“FB”、“GND”と表記された複数の端子を有する。
“Run”には、1次側制御IC31の動作の可否を決定するための判定電圧を1次側制御IC31に供給するための抵抗素子33a,33bの一端が接続される。抵抗素子33aの他端はスイッチング電源装置30の入力端子INに接続され、抵抗素子33bの他端はGNDに接続される。
“SSFLT”には、入力端子INに入力電圧の印加が開始されたときに、出力端子OUTの出力電圧の上昇を制御するためのキャパシタ34の一端が接続される。キャパシタ34の他端はGNDに接続される。
“FS”には、スイッチング周波数を決定するための抵抗素子35の一端が接続される。抵抗素子35の他端はGNDに接続される。
“Ith”には2次側回路からの帰還電圧と内部参照電圧との差電圧の時間的応答速度を調整するための、抵抗素子36とキャパシタ37による直列回路が接続される。抵抗素子36の一端は“Ith”に接続され、抵抗素子36の他端はキャパシタ37の一端に接続される。キャパシタ37の他端はGNDに接続される。
“Vcc”には、1次側制御IC31に電源電圧を供給するための抵抗素子39の一端と、トランジスタ32に電荷を供給するためのキャパシタ38の一端が接続される。抵抗素子39の他端は入力端子INに接続され、キャパシタ38の他端はGNDに接続される。
“Gate”には、トランジスタ32のゲート端子及び同期整流回路42が接続される。
“OC”、“Isense”は、トランジスタ32のソース端子に流れる電流をモニタするための端子であり、トランジスタ32のソース端子と抵抗素子40の一端に接続される。抵抗素子40の他端はGNDに接続される。1次側制御IC31は検出した電流が異常値であるときには、たとえば、トランジスタ32のスイッチング動作を停止する。
“FB”は、出力端子OUTの出力電圧が抵抗素子44a,44bにより分圧されることで生成される帰還電圧を受ける。1次側制御IC31は、この帰還電圧に基づいて、出力電圧が一定に保たれるように、デューティ比を適切な値へ調整する。
“GND”は、GNDに接続される。
トランジスタ32は、トランス41の1次巻き線41aに接続されたドレイン端子と、抵抗素子40を介してGNDに接続されたソース端子と、1次側制御IC31に接続されたゲート端子を有する。トランジスタ32は、1次側制御IC31から供給されるゲート電圧VG1に応じてオンまたはオフする。
トランス41は、1次巻き線41a、2次巻き線41b、コア41cを有する。図5では模式的に図示されているが、1次巻き線41a、2次巻き線41bは、コア41cに巻き付けられている。なお、各巻き線の一端の近傍に示されている黒丸は各巻き線の巻き始めの位置を示している。
1次巻き線41aの一端は、入力端子INに接続される。2次巻き線41bの一端は、キャパシタ43の一端及び、スイッチング電源装置30の出力端子OUTに接続される。2次巻き線41bの他端は、同期整流回路42に接続される。
同期整流回路42は、トランジスタ42a、2次側制御IC42b、制御電圧生成回路42c、ダイオード42d,42e、抵抗素子42f、キャパシタ42g、抵抗素子42h、キャパシタ42iを有する。なお、トランジスタ32と同様、以下では、トランジスタ42aは、nチャネル型のFETであるものとする。
トランジスタ42aは、2次巻き線41bの一端に接続されたドレイン端子と、GNDに接続されたソース端子と、制御電圧生成回路42cから供給されるゲート電圧VG2が印加されるゲート端子を有する。トランジスタ42aは、ゲート電圧VG2に基づいて、スイッチング動作を行う。
2次側制御IC42bは、トランジスタ42aのドレイン電圧VD2に基づいて、トランジスタ42aのスイッチング動作を制御するための制御電圧VG2aを出力する。
2次側制御IC42bとして、たとえば、リニアテクノロジー社のLT8309が用いられるが、同様の機能を有するものであればこれに限定されない。2次側制御IC42bは、“Vcc”、“Drain”、“Gate”、“INTVcc”、“GND”と表記された複数の端子を有する。
“Vcc”には、ダイオード42e、抵抗素子42f、キャパシタ42gによって生成される電源電圧が供給され、2次側制御IC42bは、その電源電圧によって動作する。
“Drain”には、トランジスタ42aのドレイン電圧VD2を検出するために設けられた抵抗素子42hを介して、2次巻き線41bの一端及びトランジスタ42aのドレイン端子が接続される。
“Gate”には、制御電圧生成回路42cが接続される。“Gate”から制御電圧VG2aが出力される。
“INTVcc”には、トランジスタ42aのゲート端子へ電荷を供給するためのキャパシタ42iの一端が接続される。キャパシタ42iの他端はGNDに接続される。
“GND”には、GNDが接続される。
制御電圧生成回路42cは、トランジスタ32のゲート電圧VG1の論理レベルを反転した電圧と、制御電圧VG2aとに基づいて、ゲート電圧VG2を生成する。
制御電圧生成回路42cは、たとえば、図5に示すように反転増幅器(インバータ)42c1と、AND回路42c2、増幅器42c3を有する。なお、図示を省略しているが、これらの各素子は、たとえば、出力端子OUTに接続されており、出力端子OUTにおける出力電圧を電源電圧として用いることができる。
反転増幅器42c1の入力端子は、トランジスタ32のゲート端子に接続されており、ゲート電圧VG1の論理レベルを反転した電圧を出力する。
AND回路42c2は、ゲート電圧VG1の論理レベルを反転した電圧と、制御電圧VG2aとの論理積を演算する。
増幅器42c3は、AND回路42c2の出力電圧を、トランジスタ42aを駆動するために適した値に増幅することでゲート電圧VG2を生成して出力する。
なお、増幅器42c3は、AND回路42c2の出力電圧が、トランジスタ42aを駆動するために適した値(トランジスタ42aの種類によってこの値は異なる)であれば、設けなくてもよい。
このような制御電圧生成回路42cは、ゲート電圧VG1がHレベルとなるタイミング(トランジスタ32がオンし、ドレイン電圧VD1がある値から0Vに立ち下がるタイミングに等しい)では、反転増幅器42c1の出力電圧はLレベルになる。したがって、AND回路42c2の出力電圧もLレベルとなる。これによりゲート電圧VG2もLレベルとなる。このため、制御電圧VG2aによらず、トランジスタ42aがオフする。
なお、Hレベルのゲート電圧VG1,VG2は、トランジスタ32,42aがオンする閾値電圧よりも高い電圧であり、Lレベルのゲート電圧VG1,VG2は、トランジスタ32,42aがオフする閾値電圧よりも低い電圧(たとえば、0V)である。トランジスタ32,42aが異なる閾値電圧をもつ場合には、トランジスタ32,42aのそれぞれにおいて、Hレベルのゲート電圧VG1,VG2やLレベルのゲート電圧VG1,VG2はそれぞれ異なっていてもよい。
ダイオード42dは、トランジスタ42aのスイッチング動作による同期整流が開始するまでの期間、整流を行う機能を有する。ダイオード42dのアノードは、トランジスタ42aのソース端子に接続され、カソードはトランジスタ42aのドレイン端子に接続される。なお、トランジスタ42aが、Si−MOSFETである場合には、Si−MOSFET内に形成されるボディダイオードが、ダイオード42dと同様の機能を実現するため、ダイオード42dはなくてもよい。
ダイオード42e、抵抗素子42f、キャパシタ42gは、2次側制御IC42bを動作させるための直流電圧である電源電圧を生成する。
ダイオード42eのアノードは、2次巻き線41bの一端に接続され、カソードは、抵抗素子42fの一端に接続される。抵抗素子42fの他端は、キャパシタ42gの一端及び2次側制御IC42bの端子の1つである“Vcc”に接続される。キャパシタ42gの他端はGNDに接続される。
スイッチング電源装置30のキャパシタ43は、リップル電圧を低減するために設けられている。キャパシタ43の一端は、出力端子OUTに接続され、他端は、GNDに接続される。
抵抗素子44a,44bによる直列回路は、抵抗分圧回路であり、出力端子OUTの出力電圧を抵抗素子44a,44bの抵抗値の比に基づいて分圧することで、帰還電圧を生成し、1次側制御IC31に供給する。
なお、スイッチング電源装置30は、DC/DCコンバータであるため、入力端子INには直流電源46が接続される。
(比較例)
以下、第2の実施の形態のスイッチング電源装置30の動作を説明する前に、比較例として2次側制御IC42bが出力する制御電圧VG2aで、直接トランジスタ42aを駆動する場合の動作についてのシミュレーション結果の例を示す。
なお、シミュレーション条件として、たとえば、以下の条件が用いられる。
直流電源46は、48Vの直流電圧を出力する。トランス41の1次巻き線41aのインダクタンス値として28.5μH、2次巻き線41bのインダクタンス値として0.8μHが用いられる。抵抗素子33aの抵抗値として100kΩ、抵抗素子33bの抵抗値として10kΩ、キャパシタ34のキャパシタンス値として0.01μF、抵抗素子35の抵抗値として140kΩが用いられる。また、抵抗素子36の抵抗値として56kΩ、キャパシタ37のキャパシタンス値として0.0047μF、キャパシタ38のキャパシタンス値として10μF、抵抗素子39の抵抗値として6.8kΩ、抵抗素子40の抵抗値として0.021Ωが用いられる。さらに、抵抗素子42fの抵抗値として10Ω、キャパシタ42gのキャパシタンス値として1μF、抵抗素子42hの抵抗値として2.3kΩ、キャパシタ42iのキャパシタンス値として4.7μFが用いられる。また、キャパシタ43のキャパシタンス値として330μF、抵抗素子44aの抵抗値として10kΩ、抵抗素子44bの抵抗値として、1.905kΩが用いられる。その他の条件については説明を省略する。
図6は、電流不連続モードの動作シミュレーション結果の一例を示す図である。
上から、ゲート電圧VG1、ドレイン電圧VD1、ドレイン電圧VD2、制御電圧VG2a、ドレイン電流ID2の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。
トランジスタ32のゲート電圧VG1がLレベル(図6の例では0.0V)からHレベル(図6の例では8.8V程度)に立ち上がると(タイミングt1)、トランジスタ32がオンする。これにより、ドレイン端子からソース端子の方向にドレイン電流ID1が流れ、トランス41に磁気エネルギーが蓄えられる。このとき、ドレイン電圧VD1は0Vである。ゲート電圧VG1がHレベルからLレベルに立ち下がると(タイミングt2)、トランジスタ32がオフし、ドレイン電圧VD1が0Vから上昇する。
また、タイミングt2では、トランス41に蓄えられた磁気エネルギーにより、トランジスタ42aのボディダイオードまたはダイオード42dを介して、ソース端子からドレイン端子の方向にドレイン電流ID2が流れる。このときドレイン電圧VD2は、正の値から負の値に変化し、その変化を2次側制御IC42bが検出したとき、2次側制御IC42bは、制御電圧VG2aをLレベル(図6の例では0.0V)からHレベル(図6の例では7.0V)に立ち上げる。これによりトランジスタ42aがオンする。
ドレイン電流ID2の減少に伴い、ドレイン電圧VD2が上昇し、ある閾値を超えたとき(タイミングt3)、2次側制御IC42bは、制御電圧VG2aをHレベルからLレベルに立ち下げる。これにより、トランジスタ42aはオフする。トランジスタ32,42aが共にオフしている間、ドレイン電圧VD1,VD2は、共振により振動し、トランジスタ32が再度オンすると(タイミングt4)、ドレイン電圧VD2は一定値(図6の例では13V程度)になる。
このように電流不連続モードの場合には、2次側制御IC42bが出力する制御電圧VG2aで直接トランジスタ42aを駆動するようにしても、ドレイン電流ID2が負の値にはならず、大きな電流損失は生じない。
図7は、電流連続モードの動作シミュレーション結果の一例を示す図である(比較例)。
また、図8は、図7の一部の期間を拡大した図である。
図7、図8では、上から、ゲート電圧VG1、ドレイン電圧VD1、ドレイン電圧VD2、制御電圧VG2a、ドレイン電流ID2の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。
トランジスタ32のゲート電圧VG1がHレベルからLレベルに立ち下がると(タイミングt5)、トランジスタ32がオフし、ドレイン電圧VD1が0Vから上昇する。
また、トランジスタ32がオフすると、トランス41に蓄えられた磁気エネルギーにより、トランジスタ42aのボディダイオードまたはダイオード42dを介して、ソース端子からドレイン端子の方向にドレイン電流ID2が流れる。このときドレイン電圧VD2は、負の値に変化し、その変化を2次側制御IC42bが検出したとき、2次側制御IC42bは、制御電圧VG2aをLレベルからHレベルに立ち上げる。
前述のように2次側制御IC42bは、ドレイン電流ID2の減少に伴いドレイン電圧VD2が上昇し、ある閾値を超えたとき、制御電圧VG2aをHレベルからLレベルに立ち下げる。しかし、図7の例では、ドレイン電圧VD2がその閾値を超える前に(蓄えられた磁気エネルギーが消滅しきらないうちに)、トランジスタ32がオンすることによりドレイン電圧VD1が0Vに下がる(タイミングt6)。
図8では、タイミングt6を含む期間の上記電圧波形及び電流波形が拡大されている。ドレイン電圧VD1が0Vに下がるタイミングt6aでは、制御電圧VG2aがHレベルであるにもかかわらず(トランジスタ42aがオン状態であるにもかかわらず)、ドレイン電圧VD2が大きな正の値に上昇する。このため、制御電圧VG2aがLレベルになりトランジスタ42aがオフするタイミングt6bまで、トランジスタ42aのドレイン端子からソース端子の方向に、大きな逆方向電流が流れる。つまり、出力端子OUT側から、トランジスタ42a側に大きく電流を引き込む状態となり、高いドレイン電圧と大きな逆方向電流により、大きな電力損失が生じることになる。
(第2の実施の形態のスイッチング電源装置30の電流連続モード時における動作例)
第2の実施の形態のスイッチング電源装置30の同期整流回路42は、制御電圧VG2aでトランジスタ42aを駆動する代わりに、制御電圧VG2aとゲート電圧VG1とに基づいてゲート電圧VG2を生成し、ゲート電圧VG2でトランジスタ42aを駆動する。ゲート電圧VG1は、ドレイン電圧VD1と同じタイミングで変化し、ドレイン電圧VD1が0Vに立ち下がるときは、LレベルからHレベルに立ち上がる。このため、ゲート電圧VG1の論理レベルを反転させた電圧と、制御電圧VG2aとの論理積に基づいてゲート電圧VG2を生成することで、ドレイン電圧Vd1の変化を利用した第1の実施の形態のスイッチング電源装置10と同様の効果が得られる。
図9は、第2の実施の形態のスイッチング電源装置における電流連続モードの動作シミュレーション結果の一例を示す図である。
また、図10は、図9の一部の期間を拡大した図である。
図9、図10では、上から、ゲート電圧VG1、ドレイン電圧VD1、ドレイン電圧VD2、ゲート電圧VG2、ドレイン電流ID2の波形を示している。横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。なお、シミュレーション条件は、制御電圧生成回路42cを用いる以外は、前述した条件と同じである。
トランジスタ32のゲート電圧VG1がHレベルからLレベルに立ち下がると(タイミングt7)、トランジスタ32がオフし、ドレイン電圧VD1が0Vから上昇する。
また、トランジスタ32がオフすると、トランス41に蓄えられた磁気エネルギーにより、トランジスタ42aのボディダイオードまたはダイオード42dを介して、ソース端子からドレイン端子の方向にドレイン電流ID2が流れる。このときドレイン電圧VD2は、負の値に変化し、その変化を2次側制御IC42bが検出すると、2次側制御IC42bは、制御電圧VG2aをLレベルからHレベルに立ち上げる。
前述のように2次側制御IC42bは、ドレイン電流ID2の減少に伴いドレイン電圧VD2が上昇し、ある閾値を超えたとき、制御電圧VG2aをHレベルからLレベルに立ち下げる。しかし、図9の例では、ドレイン電圧VD2がその閾値を超える前に(蓄えられた磁気エネルギーが消滅しきらないうちに)、トランジスタ32がオンすることによりドレイン電圧VD1が0Vに下がる(タイミングt8)。
第2の実施の形態のスイッチング電源装置30の同期整流回路42において、制御電圧生成回路42cは、ゲート電圧VG1がLレベルからHレベルに立ち上がると、AND回路42c2の出力電圧がLレベルとなる。これにより、図10に示すように、ゲート電圧VG2もLレベルとなる。このため、制御電圧VG2aによらず、トランジスタ42aがオフする。したがって、ドレイン電流ID2が0Aになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。
以上のように、第2の実施の形態のスイッチング電源装置30においても、第1の実施の形態のスイッチング電源装置10と同様の効果が得られる。
なお、第2の実施の形態のスイッチング電源装置30では、図5に示すように、トランジスタ32のゲート端子と同期整流回路42に直接接続するようにしたが、これに限定されない。トランジスタ32のゲート端子に接続された巻き線と、制御電圧生成回路42cに接続された巻き線とを有するトランスを別に設けて、制御電圧生成回路42cが、そのトランスを介して、トランジスタ32のゲート電圧に比例した電圧を受けてもよい。
(第3の実施の形態)
図11は、第3の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。なお、図11において、図5に示した要素と同じ要素については、同一符号が付されている。
第3の実施の形態のスイッチング電源装置50は、AC/DCコンバータである。
スイッチング電源装置50の1次側回路部には、整流部51、電圧分圧器52、整流器53、1次側制御IC54、トランジスタ55、抵抗素子56、ダイオード57,58,59、電流検出器60、スナバ回路61が含まれる。また、スイッチング電源装置50は、1次側回路部と2次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス62を有する。2次側回路部には、スナバ回路63、同期整流回路64、キャパシタ43が含まれる。また、スイッチング電源装置50は、非接触結合部65を有する。
なお、以下では、トランジスタ55は、nチャネル型のFETであるものとする。FETには、たとえば、Si−MOSFETや、GaNを用いたFET、GaAsを用いたFETなどがある。
整流部51は、交流電圧を整流し、整流信号を出力する。整流部51は、たとえば、交流電源51aにヒューズを介して接続されたコモンモードチョークフィルタ、コモンモードチョークフィルタが出力する交流電圧を整流するダイオードブリッジ、ダイオードブリッジが出力する整流信号を平滑化するキャパシタを有する。また、整流部51は、整流信号に含まれる高周波信号をブロックするためのコイルを有していてもよい。
電圧分圧器52は、整流部51が出力する整流信号を分圧して、1次側制御IC54の電源電圧の一部を生成する。
整流器53は、トランス62により変圧されたパルス波の交流信号の一部を整流して、1次側制御IC54の電源電圧の一部を生成する。
1次側制御IC54は、電源電圧が動作可能な電圧に達すると、トランジスタ55のスイッチング動作を制御するゲート電圧を出力する。
また、1次側制御IC54は、スイッチング電源装置50の出力電圧(直流電圧)とその期待値との誤差を示す誤差信号を非接触結合部65から受ける。1次側制御IC54は、その誤差信号に基づいて、デューティ比を適切な値へ調整する。さらに、1次側制御IC54は、電流検出器60が検出した電流が異常値であるときには、たとえば、トランジスタ55のスイッチング動作を停止する。
トランジスタ55は、トランス62の1次巻き線62aに接続されたドレイン端子と、電流検出器60を介してGNDに接続されたソース端子と、ゲート電圧を受けるゲート端子を有する。トランジスタ55は、1次側制御IC54から供給されるゲート電圧に応じてオンまたはオフする。
なお、図11の例では、トランジスタ55のゲート端子と、1次側制御IC54の間には、ゲート電圧の立ち下がりと立ち上がりの傾斜を調整するための抵抗素子56、ダイオード57,58が接続されている。抵抗素子56の一端は、トランジスタ55のゲート端子に接続され、抵抗素子56の他端は、ダイオード57のカソードに接続され、ダイオード57のアノードは1次側制御IC54に接続される。ダイオード58のアノードは、トランジスタ55のゲート端子に接続され、ダイオード58のカソードは、1次側制御IC54に接続される。
さらに、図11の例では、トランジスタ55のゲート端子と、1次側制御IC54の間に、アノードを接続し、カソードをGNDに接続されたダイオード59が設けられている。ダイオード59は、トランジスタ55を過大なゲート電圧から保護する。
電流検出器60は、トランジスタ55のソース端子に流れる電流の値を検出する。
スナバ回路61は、トランス62の1次巻き線62aに並列に接続されており、トランジスタ55のドレイン端子に生じるサージ電圧のエネルギーを吸収する。
トランス62は、1次巻き線62a、2次巻き線62b、補助巻き線62c,62d、コア62eを有する。
1次巻き線62aの一端は、整流部51に接続され、他端はトランジスタ55のドレイン端子に接続される。2次巻き線62bの一端は、キャパシタ43の一端及び、スイッチング電源装置50の出力端子OUTに接続される。2次巻き線62bの他端は、同期整流回路64に接続される。補助巻き線62cの一端は、整流器53に接続され、他端はGNDに接続される。補助巻き線62dの一端は、GNDに接続され、他端は同期整流回路64に接続される。
1次巻き線62aと2次巻き線62bの巻き数比は、出力電圧の値に応じて決定される。たとえば、100Vの交流電圧から、整流部51により擬似的な直流電圧として141Vの電圧が得られた場合、出力端子OUTから出力される出力電圧を5Vにするには、1次巻き線62aと2次巻き線62bの巻き数比を、141:5とすればよい。
スナバ回路63は、トランス62の2次巻き線62bに並列に接続されており、同期整流回路64のトランジスタ42aのドレイン端子に生じるサージ電圧のエネルギーを吸収する。
同期整流回路64は、第2の実施の形態の同期整流回路42の制御電圧生成回路42cとは異なる制御電圧生成回路64aを有する。
制御電圧生成回路64aは、AND回路64a1と、増幅器64a2を有する。
AND回路64a1の2つの入力端子のうち、一方の入力端子には、補助巻き線62dにより、トランジスタ55のドレイン電圧に比例した電圧が供給され、他方の入力端子には2次側制御IC42bが出力する制御電圧VG2aが供給される。AND回路64a1は、各入力端子に供給される電圧の論理積を演算する。
なお、第1の実施の形態の同期整流回路14の制御電圧生成回路14cと同様に、AND回路64a1の各入力端子に減衰器を接続してもよい。
増幅器64a2は、AND回路64a1の出力電圧を、トランジスタ42aを駆動するために適した値に増幅することでゲート電圧VG2を生成して出力する。
なお、増幅器64a2は、AND回路64a1の出力電圧が、トランジスタ42aを駆動するために適した値であれば、設けなくてもよい。また、制御電圧生成回路64aが出力するゲート電圧VG2を、トランジスタ42aにより適した値に調整するドライバICが別に設けられていてもよい。
非接触結合部65は、スイッチング電源装置50の出力電圧とその期待値との誤差を示す誤差信号を生成するとともに、たとえば、フォトカプラにより、その誤差信号を、1次側制御IC54に伝送する。
このようなスイッチング電源装置50は、第1の実施の形態のスイッチング電源装置10と同様に、トランジスタ55のドレイン電圧が0Vに下がると、制御電圧生成回路64aのAND回路64a1の出力電圧がLレベルとなる。これによりゲート電圧VG2もLレベルとなる。このため、制御電圧VG2aによらず、トランジスタ42aがオフする。したがって、トランジスタ42aのドレイン電流が0Aになり、逆方向電流の発生が抑制される。つまり、電力損失の発生を抑制できる。
以上のことから、第3の実施の形態のスイッチング電源装置50においても、第1の実施の形態のスイッチング電源装置10と同様の効果が得られる。
(第4の実施の形態)
図12は、第4の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。なお、図12において、図5に示した要素と同じ要素については、同一符号が付されている。
第4の実施の形態のスイッチング電源装置70において、同期整流回路71の制御電圧生成回路42cには、ゲート電圧VG1の代わりに、ドレイン電圧VD2が供給される。ドレイン電圧VD2は、図9、図10に示したように、ドレイン電圧VD1と同じタイミングで変化し、ドレイン電圧VD1が0Vに立ち下がるときは、正の値に立ち上がる。このため、ドレイン電圧VD2の論理レベルを反転させた電圧と、制御電圧VG2aとの論理積に基づいてゲート電圧VG2を生成することで、ゲート電圧VG1の変化を利用した第2の実施の形態のスイッチング電源装置50と同様の効果が得られる。
以上、実施の形態に基づき、本発明の同期整流回路及びスイッチング電源装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
たとえば、図1のトランジスタ12,14aなどはnチャネル型のFETであるものとして説明したが、pチャネル型のFETであってもよい。
10 スイッチング電源装置
11 1次側制御回路(制御IC)
12,14a トランジスタ
13 トランス
13a 1次巻き線
13b 2次巻き線
13c 補助巻き線
13d コア
14 同期整流回路
14b 2次側制御回路(制御IC)
14c 制御電圧生成回路
14c1 AND回路
14c2,14c3 減衰器
14c4 増幅器
14d,14e ダイオード
14f,14h 抵抗素子
14g,15 キャパシタ
16 非接触結合部
Id1,Id2 ドレイン電流
OUT 出力端子
Vd1,Vd2 ドレイン電圧
Vg1,Vg2 ゲート電圧
Vg2a 制御電圧

Claims (8)

  1. 絶縁型同期整流方式のスイッチング電源装置に含まれるトランスの2次巻き線に接続された第1の端子と、第1の制御電圧が印加される第2の端子とを有し、前記第1の制御電圧に基づいてスイッチング動作を行う第1のトランジスタと、
    前記第1の端子の第1の電圧を検出し、前記第1の電圧に基づいて、前記第1のトランジスタのスイッチング動作を制御する第2の制御電圧を出力する制御回路と、
    前記トランスの1次巻き線に接続された第3の端子を有し第3の制御電圧に基づいてスイッチング動作を行う第2のトランジスタの、前記第3の端子の第2の電圧、または前記第2の電圧と同じタイミングで変化する第3の電圧と、前記第2の制御電圧とに基づいて、前記第1の制御電圧を生成するとともに、前記第2の電圧が第1の値から第2の値に下がるタイミングでは、前記第2の制御電圧によらず前記第1のトランジスタをオフにする前記第1の制御電圧を生成する制御電圧生成回路と、
    を有する同期整流回路。
  2. 前記スイッチング電源装置が電流連続モードで動作しているときに、前記第2の電圧が前記第1の値から前記第2の値に下がるタイミングでは、前記制御電圧生成回路は、前記第2の制御電圧が変化するよりも早く、前記第1の制御電圧を変化させる、
    請求項1に記載の同期整流回路。
  3. 前記制御電圧生成回路は、前記第3の電圧の論理レベルを反転した第4の電圧、または前記第2の電圧と、前記第2の制御電圧との論理積に基づいて、前記第1の制御電圧を生成する、
    請求項1または2に記載の同期整流回路。
  4. 前記第3の電圧は、前記第3の制御電圧である、請求項1乃至3の何れか一項に記載の同期整流回路。
  5. 前記第3の電圧は、前記第1の電圧である、請求項1乃至3の何れか一項に記載の同期整流回路。
  6. 前記制御電圧生成回路は、前記トランスに設けられた補助巻き線に接続され、前記補助巻き線を介して、前記第2の電圧の変化を検出する、請求項1乃至3の何れか一項に記載の同期整流回路。
  7. 前記制御電圧生成回路は、前記補助巻き線の一端に第1の入力端子が接続された第1の減衰器と、
    前記第2の制御電圧を出力する前記制御回路の出力端子に第2の入力端子が接続された第2の減衰器と、
    前記第1の減衰器の第1の出力電圧と、前記第2の減衰器の第2の出力電圧との論理積を演算する論理積回路と、
    前記論理積回路の出力電圧を増幅することで前記第1の制御電圧を生成する増幅器と、
    を有する請求項6に記載の同期整流回路。
  8. 1次巻き線と2次巻き線とを含むトランスと、
    前記1次巻き線に接続された第1の端子を有し、第1の制御電圧に基づいてスイッチング動作を行う第1のトランジスタと、
    前記2次巻き線に接続された第2の端子と、第2の制御電圧が印加される第3の端子とを有し、前記第2の制御電圧に基づいてスイッチング動作を行う第2のトランジスタと、
    前記第2の端子の第1の電圧を検出し、前記第1の電圧に基づいて、前記第2のトランジスタのスイッチング動作を制御する第3の制御電圧を出力する制御回路と、
    前記第1のトランジスタの、前記第1の端子の第2の電圧、または前記第2の電圧と同じタイミングで変化する第3の電圧と、前記第3の制御電圧とに基づいて、前記第2の制御電圧を生成するとともに、前記第2の電圧が第1の値から第2の値に下がるタイミングでは、前記第3の制御電圧によらず前記第2のトランジスタをオフにする前記第2の制御電圧を生成する制御電圧生成回路と、
    を有する絶縁型同期整流方式のスイッチング電源装置。
JP2017178614A 2017-09-19 2017-09-19 同期整流回路及びスイッチング電源装置 Active JP6951631B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017178614A JP6951631B2 (ja) 2017-09-19 2017-09-19 同期整流回路及びスイッチング電源装置
US16/059,416 US10734907B2 (en) 2017-09-19 2018-08-09 Synchronous rectifier circuit and switching power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178614A JP6951631B2 (ja) 2017-09-19 2017-09-19 同期整流回路及びスイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2019054678A true JP2019054678A (ja) 2019-04-04
JP6951631B2 JP6951631B2 (ja) 2021-10-20

Family

ID=65719447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178614A Active JP6951631B2 (ja) 2017-09-19 2017-09-19 同期整流回路及びスイッチング電源装置

Country Status (2)

Country Link
US (1) US10734907B2 (ja)
JP (1) JP6951631B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205704A (ja) * 2019-06-18 2020-12-24 ローム株式会社 同期整流コントローラ、および絶縁同期整流型dc/dcコンバータ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6908849B2 (ja) * 2017-10-25 2021-07-28 富士通株式会社 同期整流回路及びスイッチング電源装置
KR102579294B1 (ko) * 2018-03-02 2023-09-18 현대자동차주식회사 차량용 저전압 직류 변환장치 및 그 제어방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060013022A1 (en) * 2002-04-12 2006-01-19 Jitaru Ionel D High efficiency flyback converter
JP2009284667A (ja) * 2008-05-22 2009-12-03 Kawasaki Microelectronics Inc 電源装置、および、その制御方法ならびに半導体装置
US20100027298A1 (en) * 2008-07-31 2010-02-04 Texas Instruments Incorporated System and method for synchronous rectifier drive that enables converters to operate in transition and discontinuous mode
JP2016163461A (ja) * 2015-03-03 2016-09-05 ローム株式会社 絶縁同期整流型dc/dcコンバータ、2次側コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223906A (ja) 1995-02-10 1996-08-30 Fujitsu Ltd 同期整流型スイッチングレギュレータ
JP2795217B2 (ja) 1995-06-01 1998-09-10 日本電気株式会社 同期整流方式コンバータ
JP3505068B2 (ja) 1997-10-24 2004-03-08 富士通株式会社 同期整流式dc−dcコンバータ
US6961253B1 (en) * 1999-10-08 2005-11-01 Lambda Electronics Drive circuits for synchronous rectifiers
US6961256B2 (en) * 2004-02-13 2005-11-01 Niko Semiconductor Co., Ltd. Synchronous rectifier with dead time adjusting function
TWI314808B (en) * 2006-09-06 2009-09-11 Delta Electronics Inc Resonance converter and driving method for synchronous rectifier thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060013022A1 (en) * 2002-04-12 2006-01-19 Jitaru Ionel D High efficiency flyback converter
JP2009284667A (ja) * 2008-05-22 2009-12-03 Kawasaki Microelectronics Inc 電源装置、および、その制御方法ならびに半導体装置
US20100027298A1 (en) * 2008-07-31 2010-02-04 Texas Instruments Incorporated System and method for synchronous rectifier drive that enables converters to operate in transition and discontinuous mode
JP2016163461A (ja) * 2015-03-03 2016-09-05 ローム株式会社 絶縁同期整流型dc/dcコンバータ、2次側コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205704A (ja) * 2019-06-18 2020-12-24 ローム株式会社 同期整流コントローラ、および絶縁同期整流型dc/dcコンバータ
JP7307599B2 (ja) 2019-06-18 2023-07-12 ローム株式会社 同期整流コントローラ、および絶縁同期整流型dc/dcコンバータ

Also Published As

Publication number Publication date
US10734907B2 (en) 2020-08-04
JP6951631B2 (ja) 2021-10-20
US20190089264A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
TWI608690B (zh) 操作於邊界導通模式之無橋式升壓功因修正轉換器所用之升壓電感器去磁化偵測
US7894223B2 (en) Switching power supply circuit
US8755203B2 (en) Valley-mode switching schemes for switching power converters
US6366476B1 (en) Switching power supply apparatus with active clamp circuit
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US10020744B2 (en) Circuits and methods for reducing output voltage overshoot of switch mode power supply
US9490714B1 (en) Switching power supply
JP2007295761A (ja) スイッチング電源装置
JP2009273329A (ja) スイッチング電源装置
US9912241B2 (en) System and method for a cascode switch
JP7000014B2 (ja) Ac/dcコンバータ、駆動回路
US9318961B2 (en) Switching power-supply device
JP5117980B2 (ja) エネルギー伝達装置およびエネルギー伝達制御用半導体装置
KR20080008037A (ko) 스위칭 모드 파워 서플라이 및 그 구동 방법
JP6951631B2 (ja) 同期整流回路及びスイッチング電源装置
JP6908849B2 (ja) 同期整流回路及びスイッチング電源装置
US9627988B2 (en) Switch control circuit and resonant converter including the same
JP2003299354A (ja) フライバックコンバータの同期整流回路
US9564819B2 (en) Switching power supply circuit
US11716010B2 (en) Driving control circuit, method and device for gallium nitride (GaN) transistor, and medium
JP2005277088A (ja) 横型トランス
TW202135453A (zh) 用於返馳式電力轉換器之部分零電壓切換(zvs)及其方法
US11342857B2 (en) Synchronous rectification controller and isolated synchronous rectification type dc/dc converter
JPH118974A (ja) 並列運転スイッチング電源装置
JP3419343B2 (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6951631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150