JP3593643B2 - 同期整流回路のｆｅｔ駆動方式 - Google Patents
同期整流回路のｆｅｔ駆動方式 Download PDFInfo
- Publication number
- JP3593643B2 JP3593643B2 JP29605396A JP29605396A JP3593643B2 JP 3593643 B2 JP3593643 B2 JP 3593643B2 JP 29605396 A JP29605396 A JP 29605396A JP 29605396 A JP29605396 A JP 29605396A JP 3593643 B2 JP3593643 B2 JP 3593643B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- driving
- rectifying
- transformer
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流−直流変換を行うための同期整流回路に関し、特に、同期整流回路における整流用ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）を高速駆動するための、同期整流回路のＦＥＴ駆動方式に関するものである。
【０００２】
同期整流回路は、伝送装置や交換機等の通信装置の電源部として、広く用いられている。近年における通信装置のシステム小型化に伴って、これらの通信装置に内蔵される電源部としての、同期整流回路に対する小型化の要求が強くなっている。
【０００３】
電源の小型化のためには、電源部での発生損失を低減することが必要であり、そのため、同期整流回路においては、整流回路の損失低減のため、整流素子としてＦＥＴを用いるとともに、これを高速駆動することによって、より低損失化し高効率化することが要求されている。
【０００４】
【従来の技術】
従来、直流−直流変換を行うＤＣ−ＤＣコンバータにおいて発生する損失は、整流回路中におけるものが約４〜５割を占め、全体の損失に対する比率が高い。そこで、整流回路における損失低減のため、従来から用いられているショットキーバリアダイオードを、Ｍ０Ｓ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）に置き換えて整流素子における損失を低減させた、同期整流回路が開発されている。
【０００５】
図９は、従来の同期整流回路の構成を示したものである。図中において、１は直流電源、２は直流電源１の電流を断続するスイッチング用ＦＥＴであって、ｎｃｈ ＭＯＳ−ＦＥＴからなっている。３は交流成分の分離と電圧変換を行うトランスであって、３１ は一次巻線、３２ は二次巻線である。４はトランス３の二次巻線出力を整流する整流用ＦＥＴ、５は転流作用を行う転流用ＦＥＴであって、ともにｎｃｈ ＭＯＳ−ＦＥＴからなっている。６は平滑コイル，７は出力平滑コンデンサであって、これらは出力の平滑回路を構成する。
【０００６】
スイッチング用ＦＥＴ２のゲートに駆動パルスを与えることによって、トランス３の一次側において直流電源１からの電流をスイッチングする。そしてトランス３の二次側に直列に接続された整流用ＦＥＴ４を、一次電流のオンに同期して駆動して、トランス３の二次側に誘起される電圧によって、平滑コイル６を経て出力平滑コンデンサ７を充電する。さらに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を、一次電流のオフに同期して駆動することによって、一次電流のオフ時、平滑コイル６に発生した逆起電力によって、出力平滑コンデンサ７を充電する。このようにして出力平滑コンデンサ７に充電された電圧によって、図示されない負荷に直流出力を供給する。
【０００７】
図９の場合、整流用ＦＥＴ４の駆動用電圧は、トランス３の二次巻線の正極側からゲート抵抗８を介して与えられ、転流用ＦＥＴ５の駆動用電圧は、トランス３の二次巻線の負極側からゲート抵抗９を介して与えられるようになっている。
【０００８】
【発明が解決しようとする課題】
図９に示された従来技術における整流用ＦＥＴ４のゲートは、トランス３の二次巻線の正極側に接続され、ここに生じる誘起電圧によって駆動電圧を供給されることによって、整流用ＦＥＴ４がオンになる。この場合、ＦＥＴ４が実際にオンになるのは、ＦＥＴ４のゲート−ソース間に存在する寄生コンデンサの充電が完了した時点であり、オフになるのは、この寄生コンデンサの放電が終了した時点である。
【０００９】
同期整流回路の駆動周波数が高い場合、整流用ＦＥＴ４のオンの遅れによって導通期間が短くなり、整流効率が低下するので、このような動作遅れを少なくすることが必要である。整流用ＦＥＴ４の動作遅れを改善するためには、ＦＥＴ４に存在する寄生容量を急速に充電しなければならない。ＦＥＴ４の寄生容量に対して急速に充電を行うためには、充電電流を大きくすることが必要であるが、これによってＦＥＴ４のオン時に、瞬間的にトランス３の二次コイル−ＦＥＴ４のゲート−ＦＥＴ４のドレイン間の閉回路において電流の跳ね上がりが生じ、さらには、トランス３の一次側にも誘起されることによって、入力電流に跳ね上がりが生じるという現象があった。
【００１０】
図１０は、従来回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示したものである。従来回路の場合、ゲート電流ｉｇ に跳ね上がりＡを生じるため、ゲート−ソース間電圧ｖｇｓにも跳ね上がりＢを生じることが示されている。
【００１１】
このような現象があると、ピーク電流によって整流用ＦＥＴを損傷したり、または入力側に雑音障害を発生したりする恐れがあるので好ましくない。そこで、ＦＥＴ４のゲートと、トランス３の二次巻線との間にゲート抵抗８を挿入して、駆動電流の大きさを制限することによって、ＦＥＴ４のターンオン時における、トランス二次電流の跳ね上がりの発生を防止している。この場合、ゲート抵抗８を大きくするにつれて、二次電流の跳ね上がりは小さくなるが、ＦＥＴ４の駆動時間は長くなる。逆に、ゲート抵抗８を小さくするにつれて、ＦＥＴ４の駆動時間は短縮されるが、二次電流の跳ね上がりが大きくなる。
【００１２】
図９に示された従来技術においては、ゲート抵抗８の値を可能なかぎり小さくすることによって、ＦＥＴ４の駆動遅れを防止するとともに、二次電流の跳ね上がりもなるべく小さく抑えるようにしていた。しかしながら、ＦＥＴ４の駆動時間と跳ね上がり電流の大きさとは、ゲート抵抗値を介して相反する方向に変化するため、ＦＥＴ４の駆動遅れを十分小さく保ちながら、二次電流の跳ね上がりを抑えることは困難であった。
【００１３】
本発明は、このような従来技術の課題を解決しようとするものであって、同期整流回路において、整流用ＦＥＴの駆動時間を短縮するとともに、整流用ＦＥＴの駆動電流に基づいてトランスの二次側に生じる電流の跳ね上がりを防止することが可能な、同期整流回路のＦＥＴ駆動方式を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明の同期整流回路のＦＥＴ駆動方式においては、整流用ＦＥＴの駆動電流を、トランスの二次側の電流に影響を与えないような部分から供給することによって、整流用ＦＥＴの駆動電流に基づいてトランスの二次側に生じる電流の跳ね上がりを防止する。
【００１５】
このようにすることによって、トランスの誘起電圧に基づいて、整流用ＦＥＴに対する駆動電流の供給が開始されるが、この場合の駆動電流は、トランスの二次側の電流に影響を与えないような部分から供給されるので、整流用ＦＥＴの駆動電流に基づいて、トランスの二次側に電流の跳ね上がりが生じないようにすることができる。
【００１６】
以下、本発明の課題を解決するための具体的手段とその作用を記述する。
【００１７】
（１） トランス３の一次側において入力をスイッチングし、トランスの二次側に直列に接続された整流用ＦＥＴ４を一次電流のオンに同期して駆動して、トランスの二次側に誘起される電圧によって平滑コイル６を経て出力平滑コンデンサ７を充電するとともに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を一次電流のオフに同期して駆動して、平滑コイル６の逆起電力によって出力平滑コンデンサ７を充電するようにした同期整流回路において、平滑コイル６の出力側と整流用ＦＥＴ４のゲート間に駆動電流供給用ＦＥＴ１１を接続して、一次電流のオンに同期して駆動することによって、整流用ＦＥＴ４を駆動する。
【００１８】
このように、整流用ＦＥＴ４の駆動電源を平滑コイル６の出力側から供給するようにしたので、整流用ＦＥＴ４のオン時の駆動電流の変化が妨げられる。従って、整流用ＦＥＴ４の寄生容量のチャージのために過大な電流が流れず、トランス３の二次電流において跳ね上がりが生じることが抑制される。
【００１９】
（２） （１） の場合に、平滑コイル６に二次巻線を設け、この二次巻線の出力側と整流用ＦＥＴ４のゲート間に駆動電流供給用ＦＥＴ１１を接続して、トランス３の一次電流のオンに同期して駆動することによって、整流用ＦＥＴ４を駆動する。
【００２０】
このように、平滑コイル６の一次巻線を平滑コイルとして使用し、二次巻線の出力側の電圧によって、整流用ＦＥＴ４をトランス３の一次電流のオンに同期して駆動するようにしたので、平滑コイルの巻線比に応じて、整流用ＦＥＴ４に対する駆動電圧の大きさを任意に設定することができる。
【００２１】
（３） （１） または（２） の場合に、駆動電流供給用ＦＥＴ１１に代えて駆動電流供給用トランジスタ１３を、平滑コイル６の出力側または平滑コイル６の二次巻線の出力側と整流用ＦＥＴ４のゲート間に接続して、一次電流のオンに同期して駆動する。
【００２２】
整流用ＦＥＴ４に対する駆動用素子は、スピードの速いものであれば、ＦＥＴに限らず、トランジスタを使用することも可能であり、これによってコストダウンを図ることができる。
【００２３】
（４） （３） の場合に、駆動電流供給用トランジスタ１３のベースと駆動源との間に抵抗１４とコンデンサ１５の並列回路からなるスピードアップ回路を設ける。
【００２４】
このようにすることによって、駆動電流供給用トランジスタ１３の動作を、より高速化することができる。
【００２５】
（５） （１） 〜（４） の場合に、整流用ＦＥＴ４の駆動電圧をＮＯＴ回路１７を介して反転して与えることによって、転流用ＦＥＴ５を駆動する。
【００２６】
これによって、整流用ＦＥＴ４に対して、転流用ＦＥＴ５を、より正確に逆相に駆動することができ、同期整流回路の効率を向上することができる。
【００２７】
（６） トランス３の一次側において入力をスイッチングし、トランスの二次側に直列に接続された整流用ＦＥＴ４を一次電流のオンに同期して駆動して、トランスの二次側に誘起される電圧によって平滑コイル６を経て出力平滑コンデンサ７を充電するとともに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を一次電流のオフに同期して駆動して、平滑コイル６の逆起電力によって出力平滑コンデンサ７を充電するようにした同期整流回路において、トランス３に三次巻線を設け、この三次巻線の電圧を可飽和リアクトル１８を介して整流用ＦＥＴ４に駆動電圧として供給するとともに、この電圧をＮＯＴ回路１７を介して反転して転流用ＦＥＴ５に駆動電圧として与える。
【００２８】
このように、トランス３の三次巻線から整流用ＦＥＴ４と転流用ＦＥＴ５の駆動用電源を得るようにしたので、同期整流回路の出力の損失を低減することができるとともに、トランスの巻線比に応じて、駆動電圧の大きさを任意に設定することができる。
【００２９】
（７） （６） の場合に、整流用ＦＥＴ４に代えて逆極性の整流用ＦＥＴ２０を設け、三次巻線の反転電圧を整流用ＦＥＴ２０に駆動電圧として供給するとともに、この電圧を転流用ＦＥＴ５に駆動電圧として与える。
【００３０】
このようにすることによって、（６） の場合と比較して、回路構成が簡単になるとともに、転流用ＦＥＴ５に対する駆動電圧供給用のＮＯＴ回路が不要になり、コストダウンを図ることができる。
【００３１】
【発明の実施の形態】
図１は、本発明の実施形態（１） を示したものであって、図９の場合と同じものを同じ番号で示し、整流用ＦＥＴ４の駆動電圧を平滑コイル６の出力側からとる例を示している。１０は本実施形態における整流用ＦＥＴ４に対する駆動電圧供給部であって、平滑コイル６およびｎｃｈ Ｍ０Ｓ−ＦＥＴからなる駆動電流供給用ＦＥＴ１１とダイオード１２とからなっている。
【００３２】
ＦＥＴ１１は、トランス３の二次側の正極側の誘起電圧をゲートに与えられることによってオンして、平滑コイル６の出力側における出力平滑コンデンサ７の電圧を、駆動用電源として整流用ＦＥＴ４のゲートに与えて、ＦＥＴ４をオンさせる。トランス３の電圧の極性が反転するとＦＥＴ１１はオフとなるので、整流用ＦＥＴ４は駆動用電源が遮断されてオフとなる。このとき、ＦＥＴ４がオンの期間にそのゲート−ソース間の寄生容量にチャージされた電荷は、ダイオード１２を経て放電される。
【００３３】
実施形態（１） においては、整流用ＦＥＴ４の駆動用電源を、平滑コイル６の出力側からとるようにしたので、ＦＥＴ４のオン時の駆動電流の変化が妨げられて、ＦＥＴ４の寄生容量のチャージのために過大な電流が流れることがなく、従ってトランス３の二次電流に跳ね上がりが生じることが防止される。
【００３４】
図２は、本発明回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示したものである。本発明回路の場合、ゲート電流ｉｇ における跳ね上がりＡが小さくなり、そのため、ゲート−ソース間電圧ｖｇｓにおける跳ね上がりＢも小さいことが示されている。
【００３５】
図３は、本発明の実施形態（２） を示したものであって、駆動電流供給用としてトランジスタを使用した例を示している。図１の場合と同じものを同じ番号で示し、１３は駆動電流供給用トランジスタ、１４は抵抗、１５はコンデンサである。
【００３６】
実施形態（１） における、駆動電流供給用ＦＥＴ１１はスピードの速いスイッチング素子であればよいので、実施形態（２） においては、ＦＥＴ１１に代えて駆動電流供給用トランジスタ１３を使用する。トランジスタ１３のベース回路に挿入された抵抗１４，コンデンサ１５の並列回路は、トランス３の二次巻線の正極側からトランジスタ１３のベースに供給される駆動電流に対するスピードアップ回路を構成し、トランジスタ１３の駆動時間を短縮する作用を行う。
【００３７】
駆動電流供給用としてトランジスタを用いた場合、トランジスタは、ＦＥＴに比較して安価であるとともに、動作速度の点でも、ＦＥＴより有利である。
【００３８】
図４は、本発明の実施形態（３） を示したものであって、整流出力の平滑用および整流用ＦＥＴの駆動用電源としてトランスを使用した例を示している。図２の場合と同じものを同じ番号で示し、１６はトランスである。
【００３９】
実施形態（３） においては、トランス１６の一次側を整流出力の平滑用として使用し、トランス１６の二次巻線の出力側をトランジスタ１３のコレクタに接続して、整流用ＦＥＴ４の駆動用電源を得るようにしている。
【００４０】
実施形態（３） によれば、整流用ＦＥＴ４に対する駆動電圧の大きさを、トランス１６の巻線比に応じて任意に設定することができる利点がある。
【００４１】
図５は、本発明の実施形態（４） を示したものであって、転流用ＦＥＴの駆動用電源を、整流用ＦＥＴの駆動電圧を反転して得るようにした例を示している。図４の場合と同じものを同じ番号で示し、１７は、整流用ＦＥＴ４の駆動電圧を反転させるＮＯＴ（否定）回路である。
【００４２】
実施形態（４） においては、トランス１６の二次巻線の出力側から駆動電流供給用トランジスタ１３を介して得られた、整流用ＦＥＴ４に対する駆動電圧を、ＮＯＴ回路１７を経て反転させて、転流用ＦＥＴ５の駆動電圧として用いるようにしている。
【００４３】
実施形態（４） によれば、整流用ＦＥＴ４および転流用ＦＥＴ５に対する駆動電圧の大きさを、トランス１６の巻線比に応じて任意に設定することができるとともに、整流用ＦＥＴ４の駆動と転流用ＦＥＴ５の駆動を、正確に逆相にすることができる。
【００４４】
図６は、本発明による同期整流回路の動作を説明するための図であって、（ａ） は回路構成を示し、（ｂ） は各部波形を示している。図６は対比のために示されたものであって、（ａ） に示す回路構成は図９に示された従来の同期整流回路の構成を示し、（ｂ） に示す各部波形は図９に示された従来の同期整流回路の各部波形を示している。
【００４５】
図６（ａ） に示す同期整流回路では、転流用ＦＥＴ５の駆動用電源を、トランス３の二巻線の負側からとっている。このため、図６（ｂ） 中においてＡで示すように、整流用ＦＥＴ４と転流用ＦＥＴ５の電圧がともに零になる期間が存在し、この期間中は、転流ＦＥＴ５に存在する寄生容量を通じて電流が流れるため、同期整流回路の効率が低下する。
【００４６】
このような現象が生じないようにするためには、整流用ＦＥＴ４と転流用ＦＥＴ５の動作が交互に、互いに逆の関係で行われることが望ましい。上述の実施形態（４） においては、整流用ＦＥＴ４ の駆動電圧をＮＯＴ回路１７を経て反転して転流用ＦＥＴ５に与えるようにしているので、整流用ＦＥＴ４と転流用ＦＥＴ５の動作を理想的に逆相の関係に保つことができる。
【００４７】
図７は、本発明の実施形態（５） を示したものであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動用電源を、トランスの三次巻線から得るようにした例を示している。図１および図４の場合と同じものを同じ番号で示し、３３ はトランス３の三次巻線、１８は可飽和リアクトル、１９は逆流防止用ダイオードである。
【００４８】
実施形態（５） においては、トランス３に設けられた三次巻線３３ から、整流用ＦＥＴ４の駆動電圧を供給するとともに、この駆動電圧をＮＯＴ回路１７を経て反転して、転流用ＦＥＴ５に駆動電圧として供給する。この際、三次巻線３３ に直列に可飽和リアクトル１８を挿入することによって、三次巻線３３ における、整流用ＦＥＴ４の寄生容量のチャージに基づく、駆動電流の跳ね上がりを防止する。
【００４９】
また、ダイオード１９は、三次巻線３３ の逆相時における整流用ＦＥＴ４ および転流用ＦＥＴ５の無用な駆動を防止するために設けられている。図６に示すように、スイッチング用ＦＥＴ２のオフ時、電流の変化率に応じてトランス３に逆起電力が発生することによって、スイッチング用ＦＥＴ２のドレイン−ソース間電圧ｖｄｓおよび、トランスの一次電圧ｖｔ１， 二次電圧ｖｔ２に大きな跳ね上がりの電圧Ｂを発生し、これに従ってトランスの三次巻線にも逆相時に、大きな跳ね上がりの電圧が発生する。逆流防止用ダイオード１９は、このような大きな逆電圧を阻止して、整流用ＦＥＴ４ および転流用ＦＥＴ５の無用な駆動を防止する作用を行う。
【００５０】
実施形態（５） によれば、トランス３に三次巻線を設けて、整流用ＦＥＴおよび転流用ＦＥＴの駆動用電源を得るようにしたので、同期整流回路の整流出力を、これらのＦＥＴの駆動のために消費しなくても済むという利点がある。
【００５１】
図８は、本発明の実施形態（６） を示したものであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動電圧を、トランスの三次巻線から得るとともに、整流用ＦＥＴとして逆極性のものを使用して、転流用ＦＥＴの駆動回路におけるＮＯＴ回路を不要にした例を示している。図５の場合と同じものを同じ番号で示し、３４ はトランス３の三次巻線、２０はｐｃｈ ＭＯＳ−ＦＥＴからなる整流用ＦＥＴ、２１は逆流防止用ダイオードである。
【００５２】
実施形態（６） において、トランス３の三次巻線３４ は、実施形態（５） の場合の三次巻線３３ と巻線の極性が逆である。整流用ＦＥＴ２０としてｐｃｈ ＭＯＳ−ＦＥＴを使用することによって、ｎｃｈ ＭＯＳ−ＦＥＴからなる転流用ＦＥＴ５を同一ラインから駆動することができる。なお逆流防止用ダイオード２１は、実施形態（５） の場合と逆方向に挿入されている。
【００５３】
実施形態（６） によれば、実施形態（５） の場合と比較して、転流用ＦＥＴの駆動のためのＮＯＴ回路が不要になるという利点がある。
【００５４】
【発明の効果】
以上説明したように本発明によれば、同期整流回路において整流用ＦＥＴを高速に駆動することができるとともに、駆動時に整流用ＦＥＴのゲートに瞬間的に流れる電流の跳ね上がりを抑制することができるので、動作時の損失を低減することができる。
【００５５】
従って、同期整流回路をＤＣ−ＤＣコンバータ等の電源として用いた場合の効率を向上することができるとともに、素子にかかるストレスを減少させることができるので、電源装置の信頼性を高くすることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態（１） を示す図である。
【図２】本発明回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示す図である。
【図３】本発明の実施形態（２） を示す図である。
【図４】本発明の実施形態（３） を示す図である。
【図５】本発明の実施形態（４） を示す図である。
【図６】本発明による同期整流回路の動作を説明するための図であって、（ａ） は回路構成を示し、（ｂ） は各部波形を示す。
【図７】本発明の実施形態（５） を示す図である。
【図８】本発明の実施形態（６） を示す図である。
【図９】従来の同期整流回路の構成を示す図である。
【図１０】従来回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示す図である。
【符号の説明】
１ 直流電源
２ スイッチング用ＦＥＴ
３ トランス
４ 整流用ＦＥＴ
５ 転流用ＦＥＴ
６ 平滑コイル
７ 出力平滑コンデンサ
１１ 駆動電流供給用ＦＥＴ
１３ 駆動電流供給用トランジスタ
１４ 抵抗
１５ コンデンサ
１７ ＮＯＴ回路
１８ 可飽和リアクトル
２０ 整流用ＦＥＴ
【発明の属する技術分野】
本発明は、直流−直流変換を行うための同期整流回路に関し、特に、同期整流回路における整流用ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）を高速駆動するための、同期整流回路のＦＥＴ駆動方式に関するものである。
【０００２】
同期整流回路は、伝送装置や交換機等の通信装置の電源部として、広く用いられている。近年における通信装置のシステム小型化に伴って、これらの通信装置に内蔵される電源部としての、同期整流回路に対する小型化の要求が強くなっている。
【０００３】
電源の小型化のためには、電源部での発生損失を低減することが必要であり、そのため、同期整流回路においては、整流回路の損失低減のため、整流素子としてＦＥＴを用いるとともに、これを高速駆動することによって、より低損失化し高効率化することが要求されている。
【０００４】
【従来の技術】
従来、直流−直流変換を行うＤＣ−ＤＣコンバータにおいて発生する損失は、整流回路中におけるものが約４〜５割を占め、全体の損失に対する比率が高い。そこで、整流回路における損失低減のため、従来から用いられているショットキーバリアダイオードを、Ｍ０Ｓ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）に置き換えて整流素子における損失を低減させた、同期整流回路が開発されている。
【０００５】
図９は、従来の同期整流回路の構成を示したものである。図中において、１は直流電源、２は直流電源１の電流を断続するスイッチング用ＦＥＴであって、ｎｃｈ ＭＯＳ−ＦＥＴからなっている。３は交流成分の分離と電圧変換を行うトランスであって、３１ は一次巻線、３２ は二次巻線である。４はトランス３の二次巻線出力を整流する整流用ＦＥＴ、５は転流作用を行う転流用ＦＥＴであって、ともにｎｃｈ ＭＯＳ−ＦＥＴからなっている。６は平滑コイル，７は出力平滑コンデンサであって、これらは出力の平滑回路を構成する。
【０００６】
スイッチング用ＦＥＴ２のゲートに駆動パルスを与えることによって、トランス３の一次側において直流電源１からの電流をスイッチングする。そしてトランス３の二次側に直列に接続された整流用ＦＥＴ４を、一次電流のオンに同期して駆動して、トランス３の二次側に誘起される電圧によって、平滑コイル６を経て出力平滑コンデンサ７を充電する。さらに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を、一次電流のオフに同期して駆動することによって、一次電流のオフ時、平滑コイル６に発生した逆起電力によって、出力平滑コンデンサ７を充電する。このようにして出力平滑コンデンサ７に充電された電圧によって、図示されない負荷に直流出力を供給する。
【０００７】
図９の場合、整流用ＦＥＴ４の駆動用電圧は、トランス３の二次巻線の正極側からゲート抵抗８を介して与えられ、転流用ＦＥＴ５の駆動用電圧は、トランス３の二次巻線の負極側からゲート抵抗９を介して与えられるようになっている。
【０００８】
【発明が解決しようとする課題】
図９に示された従来技術における整流用ＦＥＴ４のゲートは、トランス３の二次巻線の正極側に接続され、ここに生じる誘起電圧によって駆動電圧を供給されることによって、整流用ＦＥＴ４がオンになる。この場合、ＦＥＴ４が実際にオンになるのは、ＦＥＴ４のゲート−ソース間に存在する寄生コンデンサの充電が完了した時点であり、オフになるのは、この寄生コンデンサの放電が終了した時点である。
【０００９】
同期整流回路の駆動周波数が高い場合、整流用ＦＥＴ４のオンの遅れによって導通期間が短くなり、整流効率が低下するので、このような動作遅れを少なくすることが必要である。整流用ＦＥＴ４の動作遅れを改善するためには、ＦＥＴ４に存在する寄生容量を急速に充電しなければならない。ＦＥＴ４の寄生容量に対して急速に充電を行うためには、充電電流を大きくすることが必要であるが、これによってＦＥＴ４のオン時に、瞬間的にトランス３の二次コイル−ＦＥＴ４のゲート−ＦＥＴ４のドレイン間の閉回路において電流の跳ね上がりが生じ、さらには、トランス３の一次側にも誘起されることによって、入力電流に跳ね上がりが生じるという現象があった。
【００１０】
図１０は、従来回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示したものである。従来回路の場合、ゲート電流ｉｇ に跳ね上がりＡを生じるため、ゲート−ソース間電圧ｖｇｓにも跳ね上がりＢを生じることが示されている。
【００１１】
このような現象があると、ピーク電流によって整流用ＦＥＴを損傷したり、または入力側に雑音障害を発生したりする恐れがあるので好ましくない。そこで、ＦＥＴ４のゲートと、トランス３の二次巻線との間にゲート抵抗８を挿入して、駆動電流の大きさを制限することによって、ＦＥＴ４のターンオン時における、トランス二次電流の跳ね上がりの発生を防止している。この場合、ゲート抵抗８を大きくするにつれて、二次電流の跳ね上がりは小さくなるが、ＦＥＴ４の駆動時間は長くなる。逆に、ゲート抵抗８を小さくするにつれて、ＦＥＴ４の駆動時間は短縮されるが、二次電流の跳ね上がりが大きくなる。
【００１２】
図９に示された従来技術においては、ゲート抵抗８の値を可能なかぎり小さくすることによって、ＦＥＴ４の駆動遅れを防止するとともに、二次電流の跳ね上がりもなるべく小さく抑えるようにしていた。しかしながら、ＦＥＴ４の駆動時間と跳ね上がり電流の大きさとは、ゲート抵抗値を介して相反する方向に変化するため、ＦＥＴ４の駆動遅れを十分小さく保ちながら、二次電流の跳ね上がりを抑えることは困難であった。
【００１３】
本発明は、このような従来技術の課題を解決しようとするものであって、同期整流回路において、整流用ＦＥＴの駆動時間を短縮するとともに、整流用ＦＥＴの駆動電流に基づいてトランスの二次側に生じる電流の跳ね上がりを防止することが可能な、同期整流回路のＦＥＴ駆動方式を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明の同期整流回路のＦＥＴ駆動方式においては、整流用ＦＥＴの駆動電流を、トランスの二次側の電流に影響を与えないような部分から供給することによって、整流用ＦＥＴの駆動電流に基づいてトランスの二次側に生じる電流の跳ね上がりを防止する。
【００１５】
このようにすることによって、トランスの誘起電圧に基づいて、整流用ＦＥＴに対する駆動電流の供給が開始されるが、この場合の駆動電流は、トランスの二次側の電流に影響を与えないような部分から供給されるので、整流用ＦＥＴの駆動電流に基づいて、トランスの二次側に電流の跳ね上がりが生じないようにすることができる。
【００１６】
以下、本発明の課題を解決するための具体的手段とその作用を記述する。
【００１７】
（１） トランス３の一次側において入力をスイッチングし、トランスの二次側に直列に接続された整流用ＦＥＴ４を一次電流のオンに同期して駆動して、トランスの二次側に誘起される電圧によって平滑コイル６を経て出力平滑コンデンサ７を充電するとともに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を一次電流のオフに同期して駆動して、平滑コイル６の逆起電力によって出力平滑コンデンサ７を充電するようにした同期整流回路において、平滑コイル６の出力側と整流用ＦＥＴ４のゲート間に駆動電流供給用ＦＥＴ１１を接続して、一次電流のオンに同期して駆動することによって、整流用ＦＥＴ４を駆動する。
【００１８】
このように、整流用ＦＥＴ４の駆動電源を平滑コイル６の出力側から供給するようにしたので、整流用ＦＥＴ４のオン時の駆動電流の変化が妨げられる。従って、整流用ＦＥＴ４の寄生容量のチャージのために過大な電流が流れず、トランス３の二次電流において跳ね上がりが生じることが抑制される。
【００１９】
（２） （１） の場合に、平滑コイル６に二次巻線を設け、この二次巻線の出力側と整流用ＦＥＴ４のゲート間に駆動電流供給用ＦＥＴ１１を接続して、トランス３の一次電流のオンに同期して駆動することによって、整流用ＦＥＴ４を駆動する。
【００２０】
このように、平滑コイル６の一次巻線を平滑コイルとして使用し、二次巻線の出力側の電圧によって、整流用ＦＥＴ４をトランス３の一次電流のオンに同期して駆動するようにしたので、平滑コイルの巻線比に応じて、整流用ＦＥＴ４に対する駆動電圧の大きさを任意に設定することができる。
【００２１】
（３） （１） または（２） の場合に、駆動電流供給用ＦＥＴ１１に代えて駆動電流供給用トランジスタ１３を、平滑コイル６の出力側または平滑コイル６の二次巻線の出力側と整流用ＦＥＴ４のゲート間に接続して、一次電流のオンに同期して駆動する。
【００２２】
整流用ＦＥＴ４に対する駆動用素子は、スピードの速いものであれば、ＦＥＴに限らず、トランジスタを使用することも可能であり、これによってコストダウンを図ることができる。
【００２３】
（４） （３） の場合に、駆動電流供給用トランジスタ１３のベースと駆動源との間に抵抗１４とコンデンサ１５の並列回路からなるスピードアップ回路を設ける。
【００２４】
このようにすることによって、駆動電流供給用トランジスタ１３の動作を、より高速化することができる。
【００２５】
（５） （１） 〜（４） の場合に、整流用ＦＥＴ４の駆動電圧をＮＯＴ回路１７を介して反転して与えることによって、転流用ＦＥＴ５を駆動する。
【００２６】
これによって、整流用ＦＥＴ４に対して、転流用ＦＥＴ５を、より正確に逆相に駆動することができ、同期整流回路の効率を向上することができる。
【００２７】
（６） トランス３の一次側において入力をスイッチングし、トランスの二次側に直列に接続された整流用ＦＥＴ４を一次電流のオンに同期して駆動して、トランスの二次側に誘起される電圧によって平滑コイル６を経て出力平滑コンデンサ７を充電するとともに、平滑コイル６の入力側に接続された転流用ＦＥＴ５を一次電流のオフに同期して駆動して、平滑コイル６の逆起電力によって出力平滑コンデンサ７を充電するようにした同期整流回路において、トランス３に三次巻線を設け、この三次巻線の電圧を可飽和リアクトル１８を介して整流用ＦＥＴ４に駆動電圧として供給するとともに、この電圧をＮＯＴ回路１７を介して反転して転流用ＦＥＴ５に駆動電圧として与える。
【００２８】
このように、トランス３の三次巻線から整流用ＦＥＴ４と転流用ＦＥＴ５の駆動用電源を得るようにしたので、同期整流回路の出力の損失を低減することができるとともに、トランスの巻線比に応じて、駆動電圧の大きさを任意に設定することができる。
【００２９】
（７） （６） の場合に、整流用ＦＥＴ４に代えて逆極性の整流用ＦＥＴ２０を設け、三次巻線の反転電圧を整流用ＦＥＴ２０に駆動電圧として供給するとともに、この電圧を転流用ＦＥＴ５に駆動電圧として与える。
【００３０】
このようにすることによって、（６） の場合と比較して、回路構成が簡単になるとともに、転流用ＦＥＴ５に対する駆動電圧供給用のＮＯＴ回路が不要になり、コストダウンを図ることができる。
【００３１】
【発明の実施の形態】
図１は、本発明の実施形態（１） を示したものであって、図９の場合と同じものを同じ番号で示し、整流用ＦＥＴ４の駆動電圧を平滑コイル６の出力側からとる例を示している。１０は本実施形態における整流用ＦＥＴ４に対する駆動電圧供給部であって、平滑コイル６およびｎｃｈ Ｍ０Ｓ−ＦＥＴからなる駆動電流供給用ＦＥＴ１１とダイオード１２とからなっている。
【００３２】
ＦＥＴ１１は、トランス３の二次側の正極側の誘起電圧をゲートに与えられることによってオンして、平滑コイル６の出力側における出力平滑コンデンサ７の電圧を、駆動用電源として整流用ＦＥＴ４のゲートに与えて、ＦＥＴ４をオンさせる。トランス３の電圧の極性が反転するとＦＥＴ１１はオフとなるので、整流用ＦＥＴ４は駆動用電源が遮断されてオフとなる。このとき、ＦＥＴ４がオンの期間にそのゲート−ソース間の寄生容量にチャージされた電荷は、ダイオード１２を経て放電される。
【００３３】
実施形態（１） においては、整流用ＦＥＴ４の駆動用電源を、平滑コイル６の出力側からとるようにしたので、ＦＥＴ４のオン時の駆動電流の変化が妨げられて、ＦＥＴ４の寄生容量のチャージのために過大な電流が流れることがなく、従ってトランス３の二次電流に跳ね上がりが生じることが防止される。
【００３４】
図２は、本発明回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示したものである。本発明回路の場合、ゲート電流ｉｇ における跳ね上がりＡが小さくなり、そのため、ゲート−ソース間電圧ｖｇｓにおける跳ね上がりＢも小さいことが示されている。
【００３５】
図３は、本発明の実施形態（２） を示したものであって、駆動電流供給用としてトランジスタを使用した例を示している。図１の場合と同じものを同じ番号で示し、１３は駆動電流供給用トランジスタ、１４は抵抗、１５はコンデンサである。
【００３６】
実施形態（１） における、駆動電流供給用ＦＥＴ１１はスピードの速いスイッチング素子であればよいので、実施形態（２） においては、ＦＥＴ１１に代えて駆動電流供給用トランジスタ１３を使用する。トランジスタ１３のベース回路に挿入された抵抗１４，コンデンサ１５の並列回路は、トランス３の二次巻線の正極側からトランジスタ１３のベースに供給される駆動電流に対するスピードアップ回路を構成し、トランジスタ１３の駆動時間を短縮する作用を行う。
【００３７】
駆動電流供給用としてトランジスタを用いた場合、トランジスタは、ＦＥＴに比較して安価であるとともに、動作速度の点でも、ＦＥＴより有利である。
【００３８】
図４は、本発明の実施形態（３） を示したものであって、整流出力の平滑用および整流用ＦＥＴの駆動用電源としてトランスを使用した例を示している。図２の場合と同じものを同じ番号で示し、１６はトランスである。
【００３９】
実施形態（３） においては、トランス１６の一次側を整流出力の平滑用として使用し、トランス１６の二次巻線の出力側をトランジスタ１３のコレクタに接続して、整流用ＦＥＴ４の駆動用電源を得るようにしている。
【００４０】
実施形態（３） によれば、整流用ＦＥＴ４に対する駆動電圧の大きさを、トランス１６の巻線比に応じて任意に設定することができる利点がある。
【００４１】
図５は、本発明の実施形態（４） を示したものであって、転流用ＦＥＴの駆動用電源を、整流用ＦＥＴの駆動電圧を反転して得るようにした例を示している。図４の場合と同じものを同じ番号で示し、１７は、整流用ＦＥＴ４の駆動電圧を反転させるＮＯＴ（否定）回路である。
【００４２】
実施形態（４） においては、トランス１６の二次巻線の出力側から駆動電流供給用トランジスタ１３を介して得られた、整流用ＦＥＴ４に対する駆動電圧を、ＮＯＴ回路１７を経て反転させて、転流用ＦＥＴ５の駆動電圧として用いるようにしている。
【００４３】
実施形態（４） によれば、整流用ＦＥＴ４および転流用ＦＥＴ５に対する駆動電圧の大きさを、トランス１６の巻線比に応じて任意に設定することができるとともに、整流用ＦＥＴ４の駆動と転流用ＦＥＴ５の駆動を、正確に逆相にすることができる。
【００４４】
図６は、本発明による同期整流回路の動作を説明するための図であって、（ａ） は回路構成を示し、（ｂ） は各部波形を示している。図６は対比のために示されたものであって、（ａ） に示す回路構成は図９に示された従来の同期整流回路の構成を示し、（ｂ） に示す各部波形は図９に示された従来の同期整流回路の各部波形を示している。
【００４５】
図６（ａ） に示す同期整流回路では、転流用ＦＥＴ５の駆動用電源を、トランス３の二巻線の負側からとっている。このため、図６（ｂ） 中においてＡで示すように、整流用ＦＥＴ４と転流用ＦＥＴ５の電圧がともに零になる期間が存在し、この期間中は、転流ＦＥＴ５に存在する寄生容量を通じて電流が流れるため、同期整流回路の効率が低下する。
【００４６】
このような現象が生じないようにするためには、整流用ＦＥＴ４と転流用ＦＥＴ５の動作が交互に、互いに逆の関係で行われることが望ましい。上述の実施形態（４） においては、整流用ＦＥＴ４ の駆動電圧をＮＯＴ回路１７を経て反転して転流用ＦＥＴ５に与えるようにしているので、整流用ＦＥＴ４と転流用ＦＥＴ５の動作を理想的に逆相の関係に保つことができる。
【００４７】
図７は、本発明の実施形態（５） を示したものであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動用電源を、トランスの三次巻線から得るようにした例を示している。図１および図４の場合と同じものを同じ番号で示し、３３ はトランス３の三次巻線、１８は可飽和リアクトル、１９は逆流防止用ダイオードである。
【００４８】
実施形態（５） においては、トランス３に設けられた三次巻線３３ から、整流用ＦＥＴ４の駆動電圧を供給するとともに、この駆動電圧をＮＯＴ回路１７を経て反転して、転流用ＦＥＴ５に駆動電圧として供給する。この際、三次巻線３３ に直列に可飽和リアクトル１８を挿入することによって、三次巻線３３ における、整流用ＦＥＴ４の寄生容量のチャージに基づく、駆動電流の跳ね上がりを防止する。
【００４９】
また、ダイオード１９は、三次巻線３３ の逆相時における整流用ＦＥＴ４ および転流用ＦＥＴ５の無用な駆動を防止するために設けられている。図６に示すように、スイッチング用ＦＥＴ２のオフ時、電流の変化率に応じてトランス３に逆起電力が発生することによって、スイッチング用ＦＥＴ２のドレイン−ソース間電圧ｖｄｓおよび、トランスの一次電圧ｖｔ１， 二次電圧ｖｔ２に大きな跳ね上がりの電圧Ｂを発生し、これに従ってトランスの三次巻線にも逆相時に、大きな跳ね上がりの電圧が発生する。逆流防止用ダイオード１９は、このような大きな逆電圧を阻止して、整流用ＦＥＴ４ および転流用ＦＥＴ５の無用な駆動を防止する作用を行う。
【００５０】
実施形態（５） によれば、トランス３に三次巻線を設けて、整流用ＦＥＴおよび転流用ＦＥＴの駆動用電源を得るようにしたので、同期整流回路の整流出力を、これらのＦＥＴの駆動のために消費しなくても済むという利点がある。
【００５１】
図８は、本発明の実施形態（６） を示したものであって、整流用ＦＥＴおよび転流用ＦＥＴの駆動電圧を、トランスの三次巻線から得るとともに、整流用ＦＥＴとして逆極性のものを使用して、転流用ＦＥＴの駆動回路におけるＮＯＴ回路を不要にした例を示している。図５の場合と同じものを同じ番号で示し、３４ はトランス３の三次巻線、２０はｐｃｈ ＭＯＳ−ＦＥＴからなる整流用ＦＥＴ、２１は逆流防止用ダイオードである。
【００５２】
実施形態（６） において、トランス３の三次巻線３４ は、実施形態（５） の場合の三次巻線３３ と巻線の極性が逆である。整流用ＦＥＴ２０としてｐｃｈ ＭＯＳ−ＦＥＴを使用することによって、ｎｃｈ ＭＯＳ−ＦＥＴからなる転流用ＦＥＴ５を同一ラインから駆動することができる。なお逆流防止用ダイオード２１は、実施形態（５） の場合と逆方向に挿入されている。
【００５３】
実施形態（６） によれば、実施形態（５） の場合と比較して、転流用ＦＥＴの駆動のためのＮＯＴ回路が不要になるという利点がある。
【００５４】
【発明の効果】
以上説明したように本発明によれば、同期整流回路において整流用ＦＥＴを高速に駆動することができるとともに、駆動時に整流用ＦＥＴのゲートに瞬間的に流れる電流の跳ね上がりを抑制することができるので、動作時の損失を低減することができる。
【００５５】
従って、同期整流回路をＤＣ−ＤＣコンバータ等の電源として用いた場合の効率を向上することができるとともに、素子にかかるストレスを減少させることができるので、電源装置の信頼性を高くすることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態（１） を示す図である。
【図２】本発明回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示す図である。
【図３】本発明の実施形態（２） を示す図である。
【図４】本発明の実施形態（３） を示す図である。
【図５】本発明の実施形態（４） を示す図である。
【図６】本発明による同期整流回路の動作を説明するための図であって、（ａ） は回路構成を示し、（ｂ） は各部波形を示す。
【図７】本発明の実施形態（５） を示す図である。
【図８】本発明の実施形態（６） を示す図である。
【図９】従来の同期整流回路の構成を示す図である。
【図１０】従来回路における整流用ＦＥＴのゲート電流とゲート−ソース間電圧を示す図である。
【符号の説明】
１ 直流電源
２ スイッチング用ＦＥＴ
３ トランス
４ 整流用ＦＥＴ
５ 転流用ＦＥＴ
６ 平滑コイル
７ 出力平滑コンデンサ
１１ 駆動電流供給用ＦＥＴ
１３ 駆動電流供給用トランジスタ
１４ 抵抗
１５ コンデンサ
１７ ＮＯＴ回路
１８ 可飽和リアクトル
２０ 整流用ＦＥＴ
Claims (5)
- トランスの一次側において入力をスイッチングし、該トランスの二次側に直列に接続された整流用ＦＥＴを一次電流のオンに同期して駆動して、該トランスの二次側に誘起される電圧によって平滑コイルを経て出力平滑コンデンサを充電するとともに、該平滑コイルの入力側に接続された転流用ＦＥＴを前記一次電流のオフに同期して駆動して、該平滑コイルの逆起電力によって前記出力平滑コンデンサを充電する同期整流回路において、
該平滑コイルの出力側と整流用ＦＥＴのゲート間に駆動電流供給用ＦＥＴを接続し、該駆動電流供給用ＦＥＴのゲートに前記トランスの二次側の正電極の誘起電圧を与え、該平滑コンデンサの電圧を駆動用電源として整流用ＦＥＴのゲートに与え、前記一次電流のオンに同期して駆動することによって、該整流用ＦＥＴを駆動することを特徴とする同期整流回路のＦＥＴ駆動方式。 - 請求項１に記載の同期整流回路のＦＥＴ駆動方式において、前記平滑コイルに二次巻線を設け、該二次巻線の出力側と前記整流用ＦＥＴのゲート間に前記駆動電流供給用ＦＥＴを接続して前記一次電流のオンに同期して駆動することによって、該整流用ＦＥＴを駆動することを特徴とする同期整流回路のＦＥＴ駆動方式。
- 請求項１または２に記載の同期整流回路のＦＥＴ駆動方式において、前記駆動電流供給用ＦＥＴに代えて駆動電流供給用トランジスタを前記平滑コイルの出力側または平滑コイルの二次巻線の出力側と前記整流用ＦＥＴのゲート間に接続して前記一次電流のオンに同期して駆動するようにしたことを特徴とする同期整流回路のＦＥＴ駆動方式。
- 請求項３に記載の同期整流回路のＦＥＴ駆動方式において、前記駆動電流供給用トランジスタのベースと駆動源との間に抵抗とコンデンサの並列回路からなるスピードアップ回路を設けたことを特徴とする同期整流回路のＦＥＴ駆動方式。
- 請求項１から４までのうちのいずれかに記載の同期整流回路のＦＥＴ駆動方式において、前記整流用ＦＥＴの駆動電圧をＮＯＴ回路を介して反転して与えることによって前記転流用ＦＥＴを駆動するようにしたことを特徴とする同期整流回路のＦＥＴ駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29605396A JP3593643B2 (ja) | 1996-11-08 | 1996-11-08 | 同期整流回路のｆｅｔ駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29605396A JP3593643B2 (ja) | 1996-11-08 | 1996-11-08 | 同期整流回路のｆｅｔ駆動方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10146051A JPH10146051A (ja) | 1998-05-29 |
| JP3593643B2 true JP3593643B2 (ja) | 2004-11-24 |
Family
ID=17828499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29605396A Expired - Fee Related JP3593643B2 (ja) | 1996-11-08 | 1996-11-08 | 同期整流回路のｆｅｔ駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593643B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000078841A (ja) * | 1998-08-28 | 2000-03-14 | Nec Corp | Ｄｃ／ｄｃコンバータの整流回路 |
| WO2007032233A1 (ja) | 2005-09-15 | 2007-03-22 | Murata Manufacturing Co., Ltd. | 同期整流型フォワードコンバータ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0698540A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 同期整流回路 |
| JP2979453B2 (ja) * | 1993-05-11 | 1999-11-15 | 日本電気精器株式会社 | 一石フォワード形多出力コンバータ |
| JPH07111779A (ja) * | 1993-08-17 | 1995-04-25 | Sanyo Electric Co Ltd | スイッチング制御型電源回路 |
| JPH07298610A (ja) * | 1994-04-18 | 1995-11-10 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
| JPH08223906A (ja) * | 1995-02-10 | 1996-08-30 | Fujitsu Ltd | 同期整流型スイッチングレギュレータ |
| JPH08275518A (ja) * | 1995-03-28 | 1996-10-18 | Fujitsu Ltd | 同期整流回路 |
-
1996
- 1996-11-08 JP JP29605396A patent/JP3593643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10146051A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| JP2819932B2 (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| CA2389298C (en) | Externally-driven scheme for synchronous rectification | |
| CN101795076B (zh) | 功率变换器以及控制功率变换器的方法 | |
| US20040264214A1 (en) | Quasi-resonant DC-DC converters with reduced body diode loss | |
| JP2004015886A (ja) | 同期整流の駆動回路 | |
| US7139179B2 (en) | Switching mode power converter having secondary side bias generating and driving circuit to provide synchronous rectification and active clamp | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| JP4542844B2 (ja) | ２トランス型ｄｃ−ｄｃコンバータ | |
| EP0944161B1 (en) | Current-resonant switching power supply | |
| JP4100078B2 (ja) | 電力回生回路および電力変換装置 | |
| JPH11146640A (ja) | スイッチング電源用整流回路およびこの整流回路を用いたスイッチング電源 | |
| JP4175109B2 (ja) | スイッチング電源装置 | |
| US7400519B2 (en) | Switching power supply | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3593643B2 (ja) | 同期整流回路のｆｅｔ駆動方式 | |
| JPH0993917A (ja) | 同期整流回路 | |
| JP3448143B2 (ja) | 同期整流回路 | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JP3066720B2 (ja) | 同期整流回路 | |
| JP3936320B2 (ja) | 同期整流型スイッチング電源装置 | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |