JP2979453B2 - 一石フォワード形多出力コンバータ - Google Patents
一石フォワード形多出力コンバータInfo
- Publication number
- JP2979453B2 JP2979453B2 JP5132887A JP13288793A JP2979453B2 JP 2979453 B2 JP2979453 B2 JP 2979453B2 JP 5132887 A JP5132887 A JP 5132887A JP 13288793 A JP13288793 A JP 13288793A JP 2979453 B2 JP2979453 B2 JP 2979453B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output circuit
- switching element
- semiconductor switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、通信装置や情報処理
装置等に必要な直流電源装置等を構成する多出力コンバ
ータに関するものである。
装置等に必要な直流電源装置等を構成する多出力コンバ
ータに関するものである。
【０００２】
【従来の技術】従来における多出力コンバータは共通の
１次巻線に対して複数の２次巻線を備えたトランスを使
用し、これら２次巻線の出力電圧を安定化させる方法と
して、図２に示す可飽和リアクトルを用いた安定化回路
が用いられている。図２に示す一石フォワード形のトラ
ンス４の２次側には出力回路１と出力回路２とがあり、
出力回路１は出力回路電圧をフィードバックさせ、制御
回路３により１次側の半導体スイッチング素子５をＰＷ
Ｍ制御し、出力電圧を安定化している。出力回路２にお
いては２次巻線と整流ダイオード１９との間に可飽和リ
アクトル２８が挿入されており、出力回路に設けてある
分圧抵抗２０と２１を介して出力電圧を検出し、オペア
ンプ２４に基準電圧２５と比較することによって検出し
た差電圧をｐ型トランジスタ２６からダイオード２７を
介して可飽和リアクトル２８と整流ダイオード１９の接
続点にフィードバックさせている。
１次巻線に対して複数の２次巻線を備えたトランスを使
用し、これら２次巻線の出力電圧を安定化させる方法と
して、図２に示す可飽和リアクトルを用いた安定化回路
が用いられている。図２に示す一石フォワード形のトラ
ンス４の２次側には出力回路１と出力回路２とがあり、
出力回路１は出力回路電圧をフィードバックさせ、制御
回路３により１次側の半導体スイッチング素子５をＰＷ
Ｍ制御し、出力電圧を安定化している。出力回路２にお
いては２次巻線と整流ダイオード１９との間に可飽和リ
アクトル２８が挿入されており、出力回路に設けてある
分圧抵抗２０と２１を介して出力電圧を検出し、オペア
ンプ２４に基準電圧２５と比較することによって検出し
た差電圧をｐ型トランジスタ２６からダイオード２７を
介して可飽和リアクトル２８と整流ダイオード１９の接
続点にフィードバックさせている。
【０００３】１次入力電圧変動が生じたとき、又は出力
回路１および２に負荷変動が生じたときは、２次巻線の
抵抗分や整流ダイオード等の電圧降下によりクロスレギ
ュレーション誤差が発生するので、これを補償するため
に可飽和リアクトル２８を含んだ電圧制御形磁気増幅器
が用いられている。即ち、出力回路２における整流ダイ
オード１９と直列に接続された可飽和リアクトル２８
は、トランス４の１次側に設けてある半導体スイッチン
グ素子５がオフの間にｐ型トランジスタ２６を介して印
加される電流によってリセットされる。この可飽和リア
クトル２８のリセット磁束量の大きさを調整することに
より出力回路２の出力電圧を制御して安定化をはかって
いる。
回路１および２に負荷変動が生じたときは、２次巻線の
抵抗分や整流ダイオード等の電圧降下によりクロスレギ
ュレーション誤差が発生するので、これを補償するため
に可飽和リアクトル２８を含んだ電圧制御形磁気増幅器
が用いられている。即ち、出力回路２における整流ダイ
オード１９と直列に接続された可飽和リアクトル２８
は、トランス４の１次側に設けてある半導体スイッチン
グ素子５がオフの間にｐ型トランジスタ２６を介して印
加される電流によってリセットされる。この可飽和リア
クトル２８のリセット磁束量の大きさを調整することに
より出力回路２の出力電圧を制御して安定化をはかって
いる。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の多出力コンバータにおいては、可飽和リアクトルは出
力回路に直列に挿入されている。従って、大電流出力回
路とするためには可飽和リアクトル容量を増加させなく
てはならず、このため可飽和リアクトルの形状も大きく
なり、必要に応じて複数の可飽和リアクトルを並列接続
して対応しなくてはならなかった。また、大出力の場合
にはそれぞれの出力回路を別々のコンバータで構成する
必要も生ずるので回路構成部品が増加し、一石フォワー
ドコンバータに直流チョッパを加えることを考えると、
フィルタが一段余計に必要となる。この発明は、上述し
た従来方式の多出力コンバータの欠点を解消するために
なされたものであって、可飽和リアクトルは小容量のも
のでよく、一石のコンバータであっても複数の２次出力
回路を構成できるフォワード形多出力コンバータを供給
することを目的とするものである。
の多出力コンバータにおいては、可飽和リアクトルは出
力回路に直列に挿入されている。従って、大電流出力回
路とするためには可飽和リアクトル容量を増加させなく
てはならず、このため可飽和リアクトルの形状も大きく
なり、必要に応じて複数の可飽和リアクトルを並列接続
して対応しなくてはならなかった。また、大出力の場合
にはそれぞれの出力回路を別々のコンバータで構成する
必要も生ずるので回路構成部品が増加し、一石フォワー
ドコンバータに直流チョッパを加えることを考えると、
フィルタが一段余計に必要となる。この発明は、上述し
た従来方式の多出力コンバータの欠点を解消するために
なされたものであって、可飽和リアクトルは小容量のも
のでよく、一石のコンバータであっても複数の２次出力
回路を構成できるフォワード形多出力コンバータを供給
することを目的とするものである。
【０００５】
【課題を解決するための手段】上述したように、この発
明による一石フォワード形多出力コンバータは、トラン
スの１次側に設けた半導体スイッチング素子を２次出力
回路１と２の共用としたフォワード形多出力コンバータ
であり、２次出力回路１は通常のフォワードコンバータ
であって出力電圧をフィードバックさせ制御回路を介し
て１次側の半導体スイッチング素子をＰＷＭ制御する。
また、２次出力回路２は通常のフォワードコンバータに
おける整流ダイオードにＦＥＴを直列に挿入したもので
あって、このＦＥＴのゲート駆動回路を２次出力回路１
の制御回路に設けたパルストランスを介して接続するこ
とによりＦＥＴと１次側の半導体スイッチング素子との
スイッチングを同期させ、さらに、２次出力回路１の出
力回路に設けたシャント・レギュレータとトランジスタ
を介して２次出力電圧の変動分をＦＥＴのゲート駆動回
路にフィードバックさせ、ゲート駆動回路に直列接続し
てある可飽和リアクトルをリセットすることによってＦ
ＥＴのオン幅を制御して２次出力回路２の出力電圧を制
御するものである。
明による一石フォワード形多出力コンバータは、トラン
スの１次側に設けた半導体スイッチング素子を２次出力
回路１と２の共用としたフォワード形多出力コンバータ
であり、２次出力回路１は通常のフォワードコンバータ
であって出力電圧をフィードバックさせ制御回路を介し
て１次側の半導体スイッチング素子をＰＷＭ制御する。
また、２次出力回路２は通常のフォワードコンバータに
おける整流ダイオードにＦＥＴを直列に挿入したもので
あって、このＦＥＴのゲート駆動回路を２次出力回路１
の制御回路に設けたパルストランスを介して接続するこ
とによりＦＥＴと１次側の半導体スイッチング素子との
スイッチングを同期させ、さらに、２次出力回路１の出
力回路に設けたシャント・レギュレータとトランジスタ
を介して２次出力電圧の変動分をＦＥＴのゲート駆動回
路にフィードバックさせ、ゲート駆動回路に直列接続し
てある可飽和リアクトルをリセットすることによってＦ
ＥＴのオン幅を制御して２次出力回路２の出力電圧を制
御するものである。
【０００６】
【作用】２次出力回路２の出力電圧が基準電圧より変化
するとその差分に対応する電流がシャント・レギュレー
タとｐ型トランジスタを介してＦＥＴのゲート駆動回路
へフィードバックされる。この結果、可飽和リアクトル
のリセット量も変化するのでゲート駆動回路を介してＦ
ＥＴはＰＷＭ制御され、２次出力回路２の出力電圧を調
整する。従って、２次出力回路１のＰＷＭ制御に同期し
て２次出力回路２もＰＷＭ制御される。
するとその差分に対応する電流がシャント・レギュレー
タとｐ型トランジスタを介してＦＥＴのゲート駆動回路
へフィードバックされる。この結果、可飽和リアクトル
のリセット量も変化するのでゲート駆動回路を介してＦ
ＥＴはＰＷＭ制御され、２次出力回路２の出力電圧を調
整する。従って、２次出力回路１のＰＷＭ制御に同期し
て２次出力回路２もＰＷＭ制御される。
【０００７】
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図１は、この発明による一石フォワード形
多出力コンバータであって、１次側回路と２次出力回路
１は通常のフォワードコンバータを構成しており、従来
技術におけるものと同一であるので説明は省略し、異な
る部分についてのみ説明する。
ら説明する。図１は、この発明による一石フォワード形
多出力コンバータであって、１次側回路と２次出力回路
１は通常のフォワードコンバータを構成しており、従来
技術におけるものと同一であるので説明は省略し、異な
る部分についてのみ説明する。
【０００８】２次出力回路２は、通常のフォワードコン
バータにおけるトランス４の２次巻線と整流ダイオード
１９の間にＦＥＴ２３を直列に接続したものである。こ
のＦＥＴ２３のゲート駆動回路は、２次出力回路１の制
御回路３に設けてあるパルストランス１０の２次回路と
可飽和リアクトル１１，ダイオード１４，ｐ型トランジ
スタ１２を介して接続されている。また、２次出力回路
２の平滑リアクタ１８と平滑コンデンサ２２の間に並列
接続した分圧抵抗２０と２１の接続点をＲＥＦ端子と接
続したシャント・レギュレータ１５のカソード端子はｐ
型トランジスタ１６のベース端子に接続されており、こ
のｐ型トランジスタ１６のコレクタ端子はダイオード１
４のアノード端子と可飽和リアクトル１１の一方の端子
の間に接続されフィードバック回路を構成している。
バータにおけるトランス４の２次巻線と整流ダイオード
１９の間にＦＥＴ２３を直列に接続したものである。こ
のＦＥＴ２３のゲート駆動回路は、２次出力回路１の制
御回路３に設けてあるパルストランス１０の２次回路と
可飽和リアクトル１１，ダイオード１４，ｐ型トランジ
スタ１２を介して接続されている。また、２次出力回路
２の平滑リアクタ１８と平滑コンデンサ２２の間に並列
接続した分圧抵抗２０と２１の接続点をＲＥＦ端子と接
続したシャント・レギュレータ１５のカソード端子はｐ
型トランジスタ１６のベース端子に接続されており、こ
のｐ型トランジスタ１６のコレクタ端子はダイオード１
４のアノード端子と可飽和リアクトル１１の一方の端子
の間に接続されフィードバック回路を構成している。
【０００９】２次出力回路１は通常のＰＷＭ制御によっ
て出力電圧の安定をはかっているものであるので、２次
出力回路２の電圧制御方法について説明する。２次出力
回路２のＦＥＴ２３のゲート駆動回路は、２次出力回路
１の制御回路３に設けてあるパルストランス１０の２次
巻線と接続されているので、１次側の半導体スイッチン
グ素子５とＦＥＴ２３は制御回路３によって同期制御さ
れる。また、２次出力回路２の出力電圧は分圧抵抗２０
と２１を介してシャント・レギュレータ１５のＲＥＦ端
子に入力され、基準電圧との差に対応してシャント・レ
ギュレータ１５のカソード電流が変化する。このカソー
ド電流の変化はｐ型トランジスタ１６によって増幅され
ＦＥＴ２３のゲート駆動回路へフィードバックされる。
可飽和リアクトル１１とダイオード１４は直列接続され
ており、この接続点にフィードバック電流が流入するの
で可飽和リアクトル１１は一方向にのみリセットされ、
そのリセット量はフィードバック電流によって変化す
る。従って、１次側の半導体スイッチング素子５がオン
となっても、可飽和リアクトル１１によるリセット磁束
量に相当する磁束変化が生ずるまでは可飽和リアクトル
１１は大きなインダクタンスを持っているので、ＦＥＴ
２３のゲート駆動回路には電流が流れない。即ち、２次
出力回路２の出力電圧に対応してフィードバックされる
可飽和リアクトル１１のリセット量によりＦＥＴ２３の
オン・オフは制御されることになり、２次出力回路１と
同期しながらも２次出力回路２の出力電圧は独自に１次
側の半導体スイッチング素子５によってＰＷＭ制御され
る。
て出力電圧の安定をはかっているものであるので、２次
出力回路２の電圧制御方法について説明する。２次出力
回路２のＦＥＴ２３のゲート駆動回路は、２次出力回路
１の制御回路３に設けてあるパルストランス１０の２次
巻線と接続されているので、１次側の半導体スイッチン
グ素子５とＦＥＴ２３は制御回路３によって同期制御さ
れる。また、２次出力回路２の出力電圧は分圧抵抗２０
と２１を介してシャント・レギュレータ１５のＲＥＦ端
子に入力され、基準電圧との差に対応してシャント・レ
ギュレータ１５のカソード電流が変化する。このカソー
ド電流の変化はｐ型トランジスタ１６によって増幅され
ＦＥＴ２３のゲート駆動回路へフィードバックされる。
可飽和リアクトル１１とダイオード１４は直列接続され
ており、この接続点にフィードバック電流が流入するの
で可飽和リアクトル１１は一方向にのみリセットされ、
そのリセット量はフィードバック電流によって変化す
る。従って、１次側の半導体スイッチング素子５がオン
となっても、可飽和リアクトル１１によるリセット磁束
量に相当する磁束変化が生ずるまでは可飽和リアクトル
１１は大きなインダクタンスを持っているので、ＦＥＴ
２３のゲート駆動回路には電流が流れない。即ち、２次
出力回路２の出力電圧に対応してフィードバックされる
可飽和リアクトル１１のリセット量によりＦＥＴ２３の
オン・オフは制御されることになり、２次出力回路１と
同期しながらも２次出力回路２の出力電圧は独自に１次
側の半導体スイッチング素子５によってＰＷＭ制御され
る。
【００１０】
【発明の効果】以上説明したように、この発明による一
石フォワード形多出力コンバータは、１次側に設けた半
導体スイッチング素子によって２次出力回路１と２を同
期させてＰＷＭ制御するものである。２次出力回路１は
通常のフォワード形コンバータであるが、２次出力回路
２には整流ダイオードと直列接続したＦＥＴが設けてあ
り、このＦＥＴのゲート駆動回路を２次出力回路１の制
御回路に設けたパルストランスを介して同期制御すると
共に、このゲート駆動回路に挿入されている可飽和リア
クトルによってＦＥＴのオン・オフを制御する。この可
飽和リアクトルは２次出力回路２のＦＥＴのゲートパル
スを制御するだけであるから大容量の２次出力回路であ
っても小さい可飽和リアクタで構成できる。従って、数
百Ｗの多出力であっても１コンバータ構成でき、従来方
式による２コンバータとする必要はなく回路構成も簡略
化できる効果がある。
石フォワード形多出力コンバータは、１次側に設けた半
導体スイッチング素子によって２次出力回路１と２を同
期させてＰＷＭ制御するものである。２次出力回路１は
通常のフォワード形コンバータであるが、２次出力回路
２には整流ダイオードと直列接続したＦＥＴが設けてあ
り、このＦＥＴのゲート駆動回路を２次出力回路１の制
御回路に設けたパルストランスを介して同期制御すると
共に、このゲート駆動回路に挿入されている可飽和リア
クトルによってＦＥＴのオン・オフを制御する。この可
飽和リアクトルは２次出力回路２のＦＥＴのゲートパル
スを制御するだけであるから大容量の２次出力回路であ
っても小さい可飽和リアクタで構成できる。従って、数
百Ｗの多出力であっても１コンバータ構成でき、従来方
式による２コンバータとする必要はなく回路構成も簡略
化できる効果がある。
【図１】この発明による一石フォワード形多出力コンバ
ータのブロック図。
ータのブロック図。
【図２】従来の一石フォワード形多出力コンバータのブ
ロック図。
ロック図。
３ 制御回路 ４ トランス ５ 半導体スイッチング素子 １１ 可飽和リアクトル １２，１６ ｐ型トランジスタ １５ シャント・レギュレータ ２３ ＦＥＴ
Claims (1)
- 【請求項１】 トランスの１次側に設けた半導体スイッ
チング素子を２次出力回路（１）と（２）の共用とした
フォワード形多出力コンバータであって、 前記２次出力回路（１）を構成する２つのダイオード，
コンデンサ，リアクトルより成るフォワード形コンバー
タにおける出力回路電圧をフィードバックさせ、制御回
路を介して前記１次側の半導体スイッチング素子をＰＷ
Ｍ制御することにより２次出力回路（１）の出力電圧を
制御し、 さらに、前記２次出力回路（２）におけるフォワード形
コンバータを構成する整流ダイオードのアノード側に直
列接続した半導体スイッチング素子を設け、この半導体
スイッチング素子のゲート駆動回路を前記２次出力回路
（１）の制御回路に設けたパルストランスの２次回路を
介して接続することにより前記半導体スイッチング素子
と前記１次側の半導体スイッチング素子のスイッチング
を同期させ、 かつ、前記パルストランスの２次回路と前記半導体スイ
ッチング素子のゲート駆動回路の間に直列接続された可
飽和リアクトルのリセット電流を前記２次出力回路
（２）における平滑リアクタと平滑コンデンサの間に設
けたシャント・レギュレータとトランジスタを介して調
整することによって前記ＦＥＴのオン幅を制御し、２次
出力回路（２）の出力電圧を定電圧制御することを特徴
とする一石フォワード形多出力コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132887A JP2979453B2 (ja) | 1993-05-11 | 1993-05-11 | 一石フォワード形多出力コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5132887A JP2979453B2 (ja) | 1993-05-11 | 1993-05-11 | 一石フォワード形多出力コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327248A JPH06327248A (ja) | 1994-11-25 |
| JP2979453B2 true JP2979453B2 (ja) | 1999-11-15 |
Family
ID=15091879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5132887A Expired - Fee Related JP2979453B2 (ja) | 1993-05-11 | 1993-05-11 | 一石フォワード形多出力コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979453B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3593643B2 (ja) * | 1996-11-08 | 2004-11-24 | 富士通株式会社 | 同期整流回路のｆｅｔ駆動方式 |
| US6456511B1 (en) | 2000-02-17 | 2002-09-24 | Tyco Electronics Corporation | Start-up circuit for flyback converter having secondary pulse width modulation |
| US6369525B1 (en) * | 2000-11-21 | 2002-04-09 | Philips Electronics North America | White light-emitting-diode lamp driver based on multiple output converter with output current mode control |
| JP4545988B2 (ja) * | 2001-05-30 | 2010-09-15 | 富士通株式会社 | 同期整流型コンバータ |
| US6775164B2 (en) | 2002-03-14 | 2004-08-10 | Tyco Electronics Corporation | Three-terminal, low voltage pulse width modulation controller IC |
| CN103560675B (zh) * | 2013-10-21 | 2017-01-04 | 广州金升阳科技有限公司 | 一种电源输出控制电路及多层电源供电系统 |
| EP3185409A1 (en) * | 2015-12-22 | 2017-06-28 | ABB Schweiz AG | Voltage regulator with an adjustable shunt regulator circuit |
-
1993
- 1993-05-11 JP JP5132887A patent/JP2979453B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06327248A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593724B1 (en) | Polyphase PWM converter with high efficiency at light loads | |
| US4628426A (en) | Dual output DC-DC converter with independently controllable output voltages | |
| US7787261B2 (en) | Intermediate bus architecture with a quasi-regulated bus converter | |
| US4447866A (en) | Supplement to cross regulation in DC to DC converters | |
| US20030086279A1 (en) | System and method for regulating multiple outputs in a dc-dc converter | |
| US20040136207A1 (en) | Switched mode power converter having synchronous rectification and secondary side post regulation | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| EP1998429A2 (en) | Method and apparatus to control two regulated outputs of a flyback power supply | |
| JPH028549B2 (ja) | ||
| JPH1169814A (ja) | 電源装置およびその並列運転制御回路 | |
| US6445597B1 (en) | Local loop control system for a multiple output power converter | |
| JPH07118918B2 (ja) | Ｄｃ／ｄｃ電源装置 | |
| US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
| JP2979453B2 (ja) | 一石フォワード形多出力コンバータ | |
| US5521808A (en) | Method and circuitry for controlling start-up characteristics of a magnetic amplifier control circuit | |
| CN212627697U (zh) | 一种多路输出供电系统 | |
| EP1225680B1 (en) | Switched mode power supply | |
| JP2990482B2 (ja) | マグアンプ回路を備えた同期整流ｐｗｍコンバータ | |
| JP2001103755A (ja) | 位相制御型ポストレギュレータ、その動作方法及びそれを用いたパワーコンバータ | |
| JPS60197162A (ja) | スイツチング電源 | |
| JP3001057B1 (ja) | スイッチング電源装置及びその制御方法 | |
| JPH03256560A (ja) | マグアンプ回路 | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
| JPH01318552A (ja) | 多出力直流安定化電源装置 | |
| JP2003037977A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |