JP4545988B2 - 同期整流型コンバータ - Google Patents
同期整流型コンバータ Download PDFInfo
- Publication number
- JP4545988B2 JP4545988B2 JP2001162514A JP2001162514A JP4545988B2 JP 4545988 B2 JP4545988 B2 JP 4545988B2 JP 2001162514 A JP2001162514 A JP 2001162514A JP 2001162514 A JP2001162514 A JP 2001162514A JP 4545988 B2 JP4545988 B2 JP 4545988B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- circuit
- switch
- main
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は同期整流型コンバータに関し、他の直流電源に並列接続する電源において、本電源の同期整流回路用FETの誤動作防止に関する。
【0002】
複数の電源を並列接続する場合において、FETを用いた同期整流回路方式は高効率型コンバータを実現しているが、同期整流回路を用いた電源回路は他電源からの逆電流により、本電源の入力回路側の電力が回生され、電源が破壊されることがあることから、対策が必要となる。
【0003】
【従来の技術】
図4は、従来回路の構成例を示す図である。入力電源E1は主トランスT1の1次巻線に接続されている。主トランスT1の1次巻線N1、2次巻線N2に示す●はトランスの極性を示す(以下、同じ)。C1は入力電源E1に接続された平滑用コンデンサである。主トランスT1の1次側には、主スイッチング用FETであるTR1とチョークコイルL2が直列に接続されている。コンデンサC1の両端にかかる電圧をEc1とする。
【0004】
主スイッチング用FET(電界効果トランジスタ)であるTR1はスイッチングレギュレータ回路1内のスイッチ(トランジスタ。以下同じ)TR4によりオン/オフ駆動される。即ち、スイッチTR4のエミッタは主スイッチTR1のゲートに接続されている。該スイッチングレギュレータ回路1は、補助電源E2によりパワーが供給される。主スイッチTR1がスイッチングレギュレータ回路1によりオン/オフ駆動されると、主トランスT1の2次側には高周波交流が発生する。
【0005】
主トランス2次側の整流用FETであるTR2と、転流用FETであるTR3は交互にオン/オフを繰り返し、チョークコイルL1と平滑用コンデンサC2で構成される平滑回路の出力として直流電圧が生成される。この直流電圧の出力Eoは、抵抗R1とR2よりなる直列回路で分圧されて入力/出力絶縁型出力電圧検出回路2に入る。該入力/出力絶縁型出力電圧検出回路2の出力は、スイッチングレギュレータ1に入力される。この結果、スイッチングレギュレータ1は、出力電圧Eoが一定となるように、主スイッチTR1の導通時間を制御する(PWM制御)。
【0006】
主スイッチTR1がオンの時、主トランスT1の2次側に設けられたスイッチTR2がオンとなり、チョークコイルL1→コンデンサC2→TR2の閉ループが形成され、負荷にパワーを供給する。主スイッチTR1がオフの時、転流用スイッチTR3がオンになる。この時、チョークコイルL1に蓄えられたエネルギーを放出し、コイルL1→抵抗R1+R2→TR3の閉ループが形成され負荷にパワーを供給する。
【0007】
【発明が解決しようとする課題】
このような従来回路では、他の直流電源と出力端子同士を並列接続して用いる場合、他の電源の出力電圧が本電源の平滑用コンデンサ(出力コンデンサ)C2に印加され、チョークコイルL1を介して整流用スイッチTR2、転流用スイッチTR3が交互にオン/オフを繰り返し、主トランスT1を経由して入力回路側に逆流する場合(電力回生する場合)があり、電源を破壊するおそれがあった。
並列運転時、一方の電源が異常時、同期整流用FET(TR2、TR3)が動作して入力側に電力回生があった時の特性を図5に示す。
【0008】
図5は従来回路の特性を示す図であり、横軸は出力電圧Eo、縦軸は入力電圧Ec1である。A点は正常に動作しているポイントである。一方の電源が異常時(出力電圧が徐々に上昇した時)、正常動作している電源側のTR2、TR3の自励動作により電力が入力側回路に回生され、入力電圧Ec1がB点方向に高くなる。
【0009】
本発明はこのような課題に鑑みてなされたものであって、逆流(電力回生)を抑え、安定した出力電圧を供給できる同期整流型コンバータを提供することを目的としている。
【0010】
【課題を解決するための手段】
図1は本発明の原理回路図である。図4と同一のものは、同一の符号を付して示す。主トランスT1の1次側回路において、E1は入力電源、L2は入力電源E1と直列に接続されるチョークコイル、C1は入力電源E1と並列に接続される平滑用コンデンサ、N1は主トランスT1の1次巻線、TR1は1次巻線N1と直列接続される主スイッチである。主スイッチTR1としては、例えばFETが用いられる。
【0011】
主トランスT1の2次側回路において、N2は主トランスT1の2次巻線、TR2は2次巻線N2と直列に接続されたFETで構成される整流用スイッチ、TR3は2次巻線N2に並列に接続されたFETで構成される転流用スイッチ、L1は2次巻線N2に直列に接続されたチョークコイル、C2は転流用スイッチTR3と並列に接続された平滑用コンデンサ、R1+R2は出力電圧モニタ用の抵抗回路である。同期整流用スイッチTR2、TR3としては、例えばFETが用いられる。
【0012】
1は前述したスイッチTR1〜TR3を駆動するためのスイッチングレギュレータ回路、3はその内部にトランスを含み、スイッチングレギュレータ回路1の出力により駆動されるドライブトランス駆動回路である。該ドライブトランス駆動回路3は、ドライブトランスの2次巻線により、前記したスイッチTR1〜TR3が駆動されるようになっている。
【0013】
このように構成すれば、整流用スイッチTR2と転流用スイッチTR3のゲートが主トランスT1に対し、分離していることから自励発振動作(誤動作)は発生しない。従って、逆流(電力回生)を抑え、安定した出力電圧を供給できる同期整流型コンバータを提供することができる。
【0014】
この場合において、前記ドライブトランス駆動回路は、第1のドライブトランスと第2のドライブトランスより構成され、前記第1のドライブトランスの2次巻線に主スイッチング用FETのゲート、ソースを接続し、該第1のドライブトランスの2次巻線に整流用FETのゲート、ソースを接続し、第2のドライブトランスの2次巻線に転流用のゲート、ソースを接続し、第1のドライブトランスの1次巻線にスイッチングレギュレータの導通時間Dのスイッチング素子を接続し、第2のドライブトランスの1次巻線にスイッチングレギュレータの非導通時間(1−D)のスイッチング素子を接続することを特徴とする。
【0015】
このように構成すれば、整流用スイッチTR2と転流用スイッチTR3のゲートが主トランスT1に対し、分離していることから自励発振動作(誤動作)は発生しない。従って、逆流(電力回生)を抑え、安定した出力電圧を供給できる同期整流型コンバータを提供することができる。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図2は本発明の一実施の形態例を示す回路図である。図1、図4と同一のものは、同一の符号を付して示す。図において、主トランスT1の1次側回路において、E1は入力電源、L2は入力電源E1と直列に接続されるチョークコイル、C1は入力電源E1と並列に接続される平滑用コンデンサ、N1は主トランスT1の1次巻線、TR1は1次巻線N1と直列接続される主スイッチである。主スイッチTR1としては、例えばFETが用いられる。
【0017】
主トランスT1の2次側回路において、N2は主トランスT1の2次巻線、TR2は2次巻線N2と直列に接続された整流用スイッチ、TR3は2次巻線N2に並列に接続された転流用スイッチ、L1は2次巻線N2に直列に接続されたチョークコイル、C2は転流用スイッチTR3と並列に接続された平滑用コンデンサ、R1+R2は出力電圧モニタ用の抵抗回路である。同期整流用スイッチTR2、TR3としては、例えばFETが用いられる。
【0018】
1は前述したスイッチTR1〜TR3を駆動するためのスイッチングレギュレータ回路、3はその内部にトランスを含み、スイッチングレギュレータ回路1の出力により駆動されるドライブトランス駆動回路である。該ドライブトランス駆動回路3は、ドライブトランスの2次巻線により、前記したスイッチTR1〜TR3が駆動されるようになっている。2は出力電圧Eoが抵抗分圧回路R1+R2により分圧され、この分圧出力を出力電圧として検出してスイッチングレギュレータ1に与える入力/出力絶縁型の出力電圧検出回路である。
【0019】
スイッチングレギュレータ1において、E2は回路を動作させる補助電源である。TR4は導通時間Dの間オンになるスイッチング素子、TR5は導通時間(1−D)の間オンになるスイッチング素子である。これらスイッチング素子TR4、TR5としては、例えばFET(電界効果トランジスタ)が用いられる。
【0020】
ドライブトランス駆動回路3において、T2は第1のドライブトランス、T3は第2のドライブトランスである。ドライブトランスT2の1次側はスイッチTR4のコレクタに接続され、ドライブトランスT3の1次側はスイッチTR5のコレクタに接続されている。ドライブトランスT2の2次側には第1巻線N2と第2巻線N3が設けられている。そして、第1巻線N2は主スイッチTR1のゲート、ソース間に接続され、第2巻線N3は整流用スイッチTR2のゲート、ソース間に接続されている。ドライブトランスT3の2次巻線N2は転流用スイッチTR3のゲート、ソース間に接続されている。このように構成された回路の動作を説明すれば、以下の通りである。
(TR1オン時)
導通時間Dの間だけスイッチTR4がオンに、スイッチTR5がオフになる。
この結果、ドライブトランスT2の第1の2次巻線N2に電圧(●側が正)が発生する。この結果、主スイッチTR1のゲート、ソース間には順方向の電圧が印加され、該スイッチTR1はオンになる。一方、ドライブトランスT2の第2の2次巻線N3にも電圧が発生し、主トランスT1の2次側の整流用スイッチTR2のゲート、ソース間には順方向の電圧が印加され、該スイッチTR2はオンになる。この時、転流用スイッチTR3はオフ状態である。
【0021】
この結果、主トランスT1の2次巻線N2の一端(●印:正の電圧)からチョークコイルL1→平滑用コンデンサC2→TR2のループ(閉回路)に電流が流れ、負荷抵抗に平滑された直流電圧が印加される。
(TR1オフ時)
非導通時間(1−D)の期間では、スイッチTR5がオンに、TR4はオフになる。この結果、第2のドライブトランスT3の1次巻線N1がオンになり、その2次巻線N2に電圧(●側が正)が発生する。この電圧が転流用スイッチTR3のゲート、ソース間に印加されるので、スイッチTR3はオンになる。この時、整流用スイッチTR2はオフ状態である。
【0022】
この結果、チョークコイルL1に蓄積されたエネルギーが放出され、チョークコイルL1→平滑用コンデンサC2→TR3のループ(閉回路)に電流が流れ、負荷抵抗に平滑された直流電圧が流れる。
【0023】
この時、出力電圧Eoを抵抗R1+R2の分圧抵抗により検出して、入力/出力絶縁型出力電圧検出回路2に与える。入力/出力絶縁型出力電圧検出回路2は検出電圧をスイッチングレギュレータ回路1に与える。これにより、スイッチTR4は主スイッチTR1の導通時間を制御し、出力電圧の安定化を図っている。
【0024】
本発明回路では、複数の電源の出力端子を共通接続する並列運転時においても、主トランスT1に対して、同期整流用スイッチTR2、TR3のドライブ回路のゲートが分離していることから、自励発振動作は起こらない。この結果、整流用スイッチTR2と転流用スイッチTR3のゲートが主トランスT1に対して分離していることから、自励発振動作(誤動作)は発生せず、逆流(電力回生)を防止し、安定した出力電圧を供給することができる。
【0025】
図3は本発明の特性を示す図である。横軸は出力電圧Eo、縦軸は入力電圧Ec1である。A点は正常に動作しているポイントである。一方の電源が異常時(出力電圧が徐々に上昇した時)でも、自励発振しないため、入力電源Ec1は一定である。
【0026】
上述の実施の形態例では、出力電圧を絶縁してスイッチングレギュレータ回路1に与える場合について説明したが、本発明はこれに限るものではなく、出力電圧を絶縁しないで、スイッチングレギュレータ回路1に与えるようにしてもよい。
【0027】
【発明の効果】
以上説明したように、本発明によれば整流用スイッチと転流用スイッチのゲートが主トランスに対し、分離していることから自励発振動作(誤動作)は発生しない。従って、逆流(電力回生)を防止し、安定した出力電圧を供給できる同期整流型コンバータを提供することができる。
【図面の簡単な説明】
【図1】本発明の原理回路図である。
【図2】本発明の一実施の形態例を示す回路図である。
【図3】本発明の特性を示す図である。
【図4】従来回路の構成例を示す図である。
【図5】従来回路の特性を示す図である。
【符号の説明】
1 スイッチングレギュレータ回路
3 ドライブトランス駆動回路
TR1 主スイッチ用FET
TR2 整流用FET
TR3 転流用FET
C1,C2 平滑用コンデンサ
L1,L2 チョークコイル
R1,R2 抵抗
Claims (1)
- 主トランスと、1次側主スイッチング用FETと、2次側整流用FETと転流用FETを用いた同期整流型コンバータにおいて、
前記2次側整流用FETと転流用FETの駆動回路を主トランスではなく、主トランスとは独立に設けられたドライブトランス駆動回路で駆動するように構成し、
前記ドライブトランス駆動回路は、第1のドライブトランスと第2のドライブトランスより構成され、前記第1のドライブトランスの2次巻線に主スイッチング用FETのゲート、ソースを接続し、該第1のドライブトランスの2次巻線に整流用FETのゲート、ソースを接続し、第2のドライブトランスの2次巻線に転流用のゲート、ソースを接続し、第1のドライブトランスの1次巻線にスイッチングレギュレータの導通時間Dのスイッチング素子を接続し、第2のドライブトランスの1次巻線にスイッチングレギュレータの非導通時間(1−D)のスイッチング素子を接続することを特徴とする同期整流型コンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162514A JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162514A JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002354800A JP2002354800A (ja) | 2002-12-06 |
JP4545988B2 true JP4545988B2 (ja) | 2010-09-15 |
Family
ID=19005621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001162514A Expired - Fee Related JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4545988B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007020388A (ja) * | 2005-06-08 | 2007-01-25 | Tamura Seisakusho Co Ltd | 電圧変換回路およびスイッチング電源装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用fetの駆動回路 |
JPH06327248A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | 一石フォワード形多出力コンバータ |
JPH11313479A (ja) * | 1998-04-28 | 1999-11-09 | Nagano Japan Radio Co | スイッチング電源装置 |
JP2000023455A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 共振型スイッチング電源 |
JP2001069756A (ja) * | 1999-08-26 | 2001-03-16 | Tdk Corp | スイッチング電源装置 |
-
2001
- 2001-05-30 JP JP2001162514A patent/JP4545988B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用fetの駆動回路 |
JPH06327248A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | 一石フォワード形多出力コンバータ |
JPH11313479A (ja) * | 1998-04-28 | 1999-11-09 | Nagano Japan Radio Co | スイッチング電源装置 |
JP2000023455A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 共振型スイッチング電源 |
JP2001069756A (ja) * | 1999-08-26 | 2001-03-16 | Tdk Corp | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002354800A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100734715B1 (ko) | 외부 구동의 동기식 정류기 회로 및 정류 방법 | |
US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
JPH07101987B2 (ja) | 電源供給装置 | |
KR19990077936A (ko) | 전류공진형스위칭전원 | |
JP2002272112A (ja) | パワートランジスタの駆動用電源回路 | |
JP4545988B2 (ja) | 同期整流型コンバータ | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
JPH1118426A (ja) | スイッチング電源回路 | |
JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
JPH0993917A (ja) | 同期整流回路 | |
JPH10309078A (ja) | スイッチング型直流電源装置 | |
JP2882472B2 (ja) | パワー絶縁ゲート形fetを用いた電源回路 | |
JPH10136646A (ja) | 同期整流器 | |
JP3066720B2 (ja) | 同期整流回路 | |
JPH1066336A (ja) | 同期整流器の駆動回路 | |
JP3483501B2 (ja) | 同期整流回路のドライブ回路 | |
JPH0412665A (ja) | スイッチング電源装置 | |
JP2999905B2 (ja) | スイッチング電源 | |
JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
JP3164201B2 (ja) | 直流電源装置 | |
JP2001204171A (ja) | 同期整流型コンバータ | |
JP2002199713A (ja) | 同期整流型フォワードコンバータ | |
JP2599288Y2 (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |