JP2002354800A - 同期整流型コンバータ - Google Patents
同期整流型コンバータInfo
- Publication number
- JP2002354800A JP2002354800A JP2001162514A JP2001162514A JP2002354800A JP 2002354800 A JP2002354800 A JP 2002354800A JP 2001162514 A JP2001162514 A JP 2001162514A JP 2001162514 A JP2001162514 A JP 2001162514A JP 2002354800 A JP2002354800 A JP 2002354800A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- fet
- circuit
- switch
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 本発明は同期整流型コンバータに関し、逆流
（電力回生）を抑え、安定した出力電圧を供給できる同
期整流型コンバータを提供することを目的としている。 【解決手段】 主トランスＴ１と、１次側主スイッチン
グ用ＦＥＴと、２次側整流用ＦＥＴ（ＴＲ２）と転流用
ＦＥＴ（ＴＲ３）を用いた同期整流型コンバータにおい
て、前記２次側整流用ＦＥＴ（ＴＲ２）と転流用ＦＥＴ
（ＴＲ３）の駆動回路を主トランスＴ１ではなく、主ト
ランスＴ１とは独立に設けられたドライブトランス駆動
回路３で駆動するように構成される。
（電力回生）を抑え、安定した出力電圧を供給できる同
期整流型コンバータを提供することを目的としている。 【解決手段】 主トランスＴ１と、１次側主スイッチン
グ用ＦＥＴと、２次側整流用ＦＥＴ（ＴＲ２）と転流用
ＦＥＴ（ＴＲ３）を用いた同期整流型コンバータにおい
て、前記２次側整流用ＦＥＴ（ＴＲ２）と転流用ＦＥＴ
（ＴＲ３）の駆動回路を主トランスＴ１ではなく、主ト
ランスＴ１とは独立に設けられたドライブトランス駆動
回路３で駆動するように構成される。
Description
【０００１】
【発明の属する技術分野】本発明は同期整流型コンバー
タに関し、他の直流電源に並列接続する電源において、
本電源の同期整流回路用ＦＥＴの誤動作防止に関する。
タに関し、他の直流電源に並列接続する電源において、
本電源の同期整流回路用ＦＥＴの誤動作防止に関する。
【０００２】複数の電源を並列接続する場合において、
ＦＥＴを用いた同期整流回路方式は高効率型コンバータ
を実現しているが、同期整流回路を用いた電源回路は他
電源からの逆電流により、本電源の入力回路側の電力が
回生され、電源が破壊されることがあることから、対策
が必要となる。
ＦＥＴを用いた同期整流回路方式は高効率型コンバータ
を実現しているが、同期整流回路を用いた電源回路は他
電源からの逆電流により、本電源の入力回路側の電力が
回生され、電源が破壊されることがあることから、対策
が必要となる。
【０００３】
【従来の技術】図４は、従来回路の構成例を示す図であ
る。入力電源Ｅ１は主トランスＴ１の１次巻線に接続さ
れている。主トランスＴ１の１次巻線Ｎ１、２次巻線Ｎ
２に示す●はトランスの極性を示す（以下、同じ）。Ｃ
１は入力電源Ｅ１に接続された平滑用コンデンサであ
る。主トランスＴ１の１次側には、主スイッチング用Ｆ
ＥＴであるＴＲ１とチョークコイルＬ２が直列に接続さ
れている。コンデンサＣ１の両端にかかる電圧をＥｃ１
とする。
る。入力電源Ｅ１は主トランスＴ１の１次巻線に接続さ
れている。主トランスＴ１の１次巻線Ｎ１、２次巻線Ｎ
２に示す●はトランスの極性を示す（以下、同じ）。Ｃ
１は入力電源Ｅ１に接続された平滑用コンデンサであ
る。主トランスＴ１の１次側には、主スイッチング用Ｆ
ＥＴであるＴＲ１とチョークコイルＬ２が直列に接続さ
れている。コンデンサＣ１の両端にかかる電圧をＥｃ１
とする。
【０００４】主スイッチング用ＦＥＴ（電界効果トラン
ジスタ）であるＴＲ１はスイッチングレギュレータ回路
１内のスイッチ（トランジスタ。以下同じ）ＴＲ４によ
りオン／オフ駆動される。即ち、スイッチＴＲ４のエミ
ッタは主スイッチＴＲ１のゲートに接続されている。該
スイッチングレギュレータ回路１は、補助電源Ｅ２によ
りパワーが供給される。主スイッチＴＲ１がスイッチン
グレギュレータ回路１によりオン／オフ駆動されると、
主トランスＴ１の２次側には高周波交流が発生する。
ジスタ）であるＴＲ１はスイッチングレギュレータ回路
１内のスイッチ（トランジスタ。以下同じ）ＴＲ４によ
りオン／オフ駆動される。即ち、スイッチＴＲ４のエミ
ッタは主スイッチＴＲ１のゲートに接続されている。該
スイッチングレギュレータ回路１は、補助電源Ｅ２によ
りパワーが供給される。主スイッチＴＲ１がスイッチン
グレギュレータ回路１によりオン／オフ駆動されると、
主トランスＴ１の２次側には高周波交流が発生する。
【０００５】主トランス２次側の整流用ＦＥＴであるＴ
Ｒ２と、転流用ＦＥＴであるＴＲ３は交互にオン／オフ
を繰り返し、チョークコイルＬ１と平滑用コンデンサＣ
２で構成される平滑回路の出力として直流電圧が生成さ
れる。この直流電圧の出力Ｅｏは、抵抗Ｒ１とＲ２より
なる直列回路で分圧されて入力／出力絶縁型出力電圧検
出回路２に入る。該入力／出力絶縁型出力電圧検出回路
２の出力は、スイッチングレギュレータ１に入力され
る。この結果、スイッチングレギュレータ１は、出力電
圧Ｅｏが一定となるように、主スイッチＴＲ１の導通時
間を制御する（ＰＷＭ制御）。
Ｒ２と、転流用ＦＥＴであるＴＲ３は交互にオン／オフ
を繰り返し、チョークコイルＬ１と平滑用コンデンサＣ
２で構成される平滑回路の出力として直流電圧が生成さ
れる。この直流電圧の出力Ｅｏは、抵抗Ｒ１とＲ２より
なる直列回路で分圧されて入力／出力絶縁型出力電圧検
出回路２に入る。該入力／出力絶縁型出力電圧検出回路
２の出力は、スイッチングレギュレータ１に入力され
る。この結果、スイッチングレギュレータ１は、出力電
圧Ｅｏが一定となるように、主スイッチＴＲ１の導通時
間を制御する（ＰＷＭ制御）。
【０００６】主スイッチＴＲ１がオンの時、主トランス
Ｔ１の２次側に設けられたスイッチＴＲ２がオンとな
り、チョークコイルＬ１→コンデンサＣ２→ＴＲ２の閉
ループが形成され、負荷にパワーを供給する。主スイッ
チＴＲ１がオフの時、転流用スイッチＴＲ３がオンにな
る。この時、チョークコイルＬ１に蓄えられたエネルギ
ーを放出し、コイルＬ１→抵抗Ｒ１＋Ｒ２→ＴＲ３の閉
ループが形成され負荷にパワーを供給する。
Ｔ１の２次側に設けられたスイッチＴＲ２がオンとな
り、チョークコイルＬ１→コンデンサＣ２→ＴＲ２の閉
ループが形成され、負荷にパワーを供給する。主スイッ
チＴＲ１がオフの時、転流用スイッチＴＲ３がオンにな
る。この時、チョークコイルＬ１に蓄えられたエネルギ
ーを放出し、コイルＬ１→抵抗Ｒ１＋Ｒ２→ＴＲ３の閉
ループが形成され負荷にパワーを供給する。
【０００７】
【発明が解決しようとする課題】このような従来回路で
は、他の直流電源と出力端子同士を並列接続して用いる
場合、他の電源の出力電圧が本電源の平滑用コンデンサ
（出力コンデンサ）Ｃ２に印加され、チョークコイルＬ
１を介して整流用スイッチＴＲ２、転流用スイッチＴＲ
３が交互にオン／オフを繰り返し、主トランスＴ１を経
由して入力回路側に逆流する場合（電力回生する場合）
があり、電源を破壊するおそれがあった。並列運転時、
一方の電源が異常時、同期整流用ＦＥＴ（ＴＲ２、ＴＲ
３）が動作して入力側に電力回生があった時の特性を図
５に示す。
は、他の直流電源と出力端子同士を並列接続して用いる
場合、他の電源の出力電圧が本電源の平滑用コンデンサ
（出力コンデンサ）Ｃ２に印加され、チョークコイルＬ
１を介して整流用スイッチＴＲ２、転流用スイッチＴＲ
３が交互にオン／オフを繰り返し、主トランスＴ１を経
由して入力回路側に逆流する場合（電力回生する場合）
があり、電源を破壊するおそれがあった。並列運転時、
一方の電源が異常時、同期整流用ＦＥＴ（ＴＲ２、ＴＲ
３）が動作して入力側に電力回生があった時の特性を図
５に示す。
【０００８】図５は従来回路の特性を示す図であり、横
軸は出力電圧Ｅｏ、縦軸は入力電圧Ｅｃ１である。Ａ点
は正常に動作しているポイントである。一方の電源が異
常時（出力電圧が徐々に上昇した時）、正常動作してい
る電源側のＴＲ２、ＴＲ３の自励動作により電力が入力
側回路に回生され、入力電圧Ｅｃ１がＢ点方向に高くな
る。
軸は出力電圧Ｅｏ、縦軸は入力電圧Ｅｃ１である。Ａ点
は正常に動作しているポイントである。一方の電源が異
常時（出力電圧が徐々に上昇した時）、正常動作してい
る電源側のＴＲ２、ＴＲ３の自励動作により電力が入力
側回路に回生され、入力電圧Ｅｃ１がＢ点方向に高くな
る。
【０００９】本発明はこのような課題に鑑みてなされた
ものであって、逆流（電力回生）を抑え、安定した出力
電圧を供給できる同期整流型コンバータを提供すること
を目的としている。
ものであって、逆流（電力回生）を抑え、安定した出力
電圧を供給できる同期整流型コンバータを提供すること
を目的としている。
【００１０】
【課題を解決するための手段】図１は本発明の原理回路
図である。図４と同一のものは、同一の符号を付して示
す。主トランスＴ１の１次側回路において、Ｅ１は入力
電源、Ｌ２は入力電源Ｅ１と直列に接続されるチョーク
コイル、Ｃ１は入力電源Ｅ１と並列に接続される平滑用
コンデンサ、Ｎ１は主トランスＴ１の１次巻線、ＴＲ１
は１次巻線Ｎ１と直列接続される主スイッチである。主
スイッチＴＲ１としては、例えばＦＥＴが用いられる。
図である。図４と同一のものは、同一の符号を付して示
す。主トランスＴ１の１次側回路において、Ｅ１は入力
電源、Ｌ２は入力電源Ｅ１と直列に接続されるチョーク
コイル、Ｃ１は入力電源Ｅ１と並列に接続される平滑用
コンデンサ、Ｎ１は主トランスＴ１の１次巻線、ＴＲ１
は１次巻線Ｎ１と直列接続される主スイッチである。主
スイッチＴＲ１としては、例えばＦＥＴが用いられる。
【００１１】主トランスＴ１の２次側回路において、Ｎ
２は主トランスＴ１の２次巻線、ＴＲ２は２次巻線Ｎ２
と直列に接続されたＦＥＴで構成される整流用スイッ
チ、ＴＲ３は２次巻線Ｎ２に並列に接続されたＦＥＴで
構成される転流用スイッチ、Ｌ１は２次巻線Ｎ２に直列
に接続されたチョークコイル、Ｃ２は転流用スイッチＴ
Ｒ３と並列に接続された平滑用コンデンサ、Ｒ１＋Ｒ２
は出力電圧モニタ用の抵抗回路である。同期整流用スイ
ッチＴＲ２、ＴＲ３としては、例えばＦＥＴが用いられ
る。
２は主トランスＴ１の２次巻線、ＴＲ２は２次巻線Ｎ２
と直列に接続されたＦＥＴで構成される整流用スイッ
チ、ＴＲ３は２次巻線Ｎ２に並列に接続されたＦＥＴで
構成される転流用スイッチ、Ｌ１は２次巻線Ｎ２に直列
に接続されたチョークコイル、Ｃ２は転流用スイッチＴ
Ｒ３と並列に接続された平滑用コンデンサ、Ｒ１＋Ｒ２
は出力電圧モニタ用の抵抗回路である。同期整流用スイ
ッチＴＲ２、ＴＲ３としては、例えばＦＥＴが用いられ
る。
【００１２】１は前述したスイッチＴＲ１〜ＴＲ３を駆
動するためのスイッチングレギュレータ回路、３はその
内部にトランスを含み、スイッチングレギュレータ回路
１の出力により駆動されるドライブトランス駆動回路で
ある。該ドライブトランス駆動回路３は、ドライブトラ
ンスの２次巻線により、前記したスイッチＴＲ１〜ＴＲ
３が駆動されるようになっている。
動するためのスイッチングレギュレータ回路、３はその
内部にトランスを含み、スイッチングレギュレータ回路
１の出力により駆動されるドライブトランス駆動回路で
ある。該ドライブトランス駆動回路３は、ドライブトラ
ンスの２次巻線により、前記したスイッチＴＲ１〜ＴＲ
３が駆動されるようになっている。
【００１３】このように構成すれば、整流用スイッチＴ
Ｒ２と転流用スイッチＴＲ３のゲートが主トランスＴ１
に対し、分離していることから自励発振動作（誤動作）
は発生しない。従って、逆流（電力回生）を抑え、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
Ｒ２と転流用スイッチＴＲ３のゲートが主トランスＴ１
に対し、分離していることから自励発振動作（誤動作）
は発生しない。従って、逆流（電力回生）を抑え、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
【００１４】この場合において、前記ドライブトランス
駆動回路は、第１のドライブトランスと第２のドライブ
トランスより構成され、前記第１のドライブトランスの
２次巻線に主スイッチング用ＦＥＴのゲート、ソースを
接続し、該第１のドライブトランスの２次巻線に整流用
ＦＥＴのゲート、ソースを接続し、第２のドライブトラ
ンスの２次巻線に転流用のゲート、ソースを接続し、第
１のドライブトランスの１次巻線にスイッチングレギュ
レータの導通時間Ｄのスイッチング素子を接続し、第２
のドライブトランスの１次巻線にスイッチングレギュレ
ータの非導通時間（１−Ｄ）のスイッチング素子を接続
することを特徴とする。
駆動回路は、第１のドライブトランスと第２のドライブ
トランスより構成され、前記第１のドライブトランスの
２次巻線に主スイッチング用ＦＥＴのゲート、ソースを
接続し、該第１のドライブトランスの２次巻線に整流用
ＦＥＴのゲート、ソースを接続し、第２のドライブトラ
ンスの２次巻線に転流用のゲート、ソースを接続し、第
１のドライブトランスの１次巻線にスイッチングレギュ
レータの導通時間Ｄのスイッチング素子を接続し、第２
のドライブトランスの１次巻線にスイッチングレギュレ
ータの非導通時間（１−Ｄ）のスイッチング素子を接続
することを特徴とする。
【００１５】このように構成すれば、整流用スイッチＴ
Ｒ２と転流用スイッチＴＲ３のゲートが主トランスＴ１
に対し、分離していることから自励発振動作（誤動作）
は発生しない。従って、逆流（電力回生）を抑え、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
Ｒ２と転流用スイッチＴＲ３のゲートが主トランスＴ１
に対し、分離していることから自励発振動作（誤動作）
は発生しない。従って、逆流（電力回生）を抑え、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明の一実施の
形態例を示す回路図である。図１、図４と同一のもの
は、同一の符号を付して示す。図において、主トランス
Ｔ１の１次側回路において、Ｅ１は入力電源、Ｌ２は入
力電源Ｅ１と直列に接続されるチョークコイル、Ｃ１は
入力電源Ｅ１と並列に接続される平滑用コンデンサ、Ｎ
１は主トランスＴ１の１次巻線、ＴＲ１は１次巻線Ｎ１
と直列接続される主スイッチである。主スイッチＴＲ１
としては、例えばＦＥＴが用いられる。
施の形態例を詳細に説明する。図２は本発明の一実施の
形態例を示す回路図である。図１、図４と同一のもの
は、同一の符号を付して示す。図において、主トランス
Ｔ１の１次側回路において、Ｅ１は入力電源、Ｌ２は入
力電源Ｅ１と直列に接続されるチョークコイル、Ｃ１は
入力電源Ｅ１と並列に接続される平滑用コンデンサ、Ｎ
１は主トランスＴ１の１次巻線、ＴＲ１は１次巻線Ｎ１
と直列接続される主スイッチである。主スイッチＴＲ１
としては、例えばＦＥＴが用いられる。
【００１７】主トランスＴ１の２次側回路において、Ｎ
２は主トランスＴ１の２次巻線、ＴＲ２は２次巻線Ｎ２
と直列に接続された整流用スイッチ、ＴＲ３は２次巻線
Ｎ２に並列に接続された転流用スイッチ、Ｌ１は２次巻
線Ｎ２に直列に接続されたチョークコイル、Ｃ２は転流
用スイッチＴＲ３と並列に接続された平滑用コンデン
サ、Ｒ１＋Ｒ２は出力電圧モニタ用の抵抗回路である。
同期整流用スイッチＴＲ２、ＴＲ３としては、例えばＦ
ＥＴが用いられる。
２は主トランスＴ１の２次巻線、ＴＲ２は２次巻線Ｎ２
と直列に接続された整流用スイッチ、ＴＲ３は２次巻線
Ｎ２に並列に接続された転流用スイッチ、Ｌ１は２次巻
線Ｎ２に直列に接続されたチョークコイル、Ｃ２は転流
用スイッチＴＲ３と並列に接続された平滑用コンデン
サ、Ｒ１＋Ｒ２は出力電圧モニタ用の抵抗回路である。
同期整流用スイッチＴＲ２、ＴＲ３としては、例えばＦ
ＥＴが用いられる。
【００１８】１は前述したスイッチＴＲ１〜ＴＲ３を駆
動するためのスイッチングレギュレータ回路、３はその
内部にトランスを含み、スイッチングレギュレータ回路
１の出力により駆動されるドライブトランス駆動回路で
ある。該ドライブトランス駆動回路３は、ドライブトラ
ンスの２次巻線により、前記したスイッチＴＲ１〜ＴＲ
３が駆動されるようになっている。２は出力電圧Ｅｏが
抵抗分圧回路Ｒ１＋Ｒ２により分圧され、この分圧出力
を出力電圧として検出してスイッチングレギュレータ１
に与える入力／出力絶縁型の出力電圧検出回路である。
動するためのスイッチングレギュレータ回路、３はその
内部にトランスを含み、スイッチングレギュレータ回路
１の出力により駆動されるドライブトランス駆動回路で
ある。該ドライブトランス駆動回路３は、ドライブトラ
ンスの２次巻線により、前記したスイッチＴＲ１〜ＴＲ
３が駆動されるようになっている。２は出力電圧Ｅｏが
抵抗分圧回路Ｒ１＋Ｒ２により分圧され、この分圧出力
を出力電圧として検出してスイッチングレギュレータ１
に与える入力／出力絶縁型の出力電圧検出回路である。
【００１９】スイッチングレギュレータ１において、Ｅ
２は回路を動作させる補助電源である。ＴＲ４は導通時
間Ｄの間オンになるスイッチング素子、ＴＲ５は導通時
間（１−Ｄ）の間オンになるスイッチング素子である。
これらスイッチング素子ＴＲ４、ＴＲ５としては、例え
ばＦＥＴ（電界効果トランジスタ）が用いられる。
２は回路を動作させる補助電源である。ＴＲ４は導通時
間Ｄの間オンになるスイッチング素子、ＴＲ５は導通時
間（１−Ｄ）の間オンになるスイッチング素子である。
これらスイッチング素子ＴＲ４、ＴＲ５としては、例え
ばＦＥＴ（電界効果トランジスタ）が用いられる。
【００２０】ドライブトランス駆動回路３において、Ｔ
２は第１のドライブトランス、Ｔ３は第２のドライブト
ランスである。ドライブトランスＴ２の１次側はスイッ
チＴＲ４のコレクタに接続され、ドライブトランスＴ３
の１次側はスイッチＴＲ５のコレクタに接続されてい
る。ドライブトランスＴ２の２次側には第１巻線Ｎ２と
第２巻線Ｎ３が設けられている。そして、第１巻線Ｎ２
は主スイッチＴＲ１のゲート、ソース間に接続され、第
２巻線Ｎ３は整流用スイッチＴＲ２のゲート、ソース間
に接続されている。ドライブトランスＴ３の２次巻線Ｎ
２は転流用スイッチＴＲ３のゲート、ソース間に接続さ
れている。このように構成された回路の動作を説明すれ
ば、以下の通りである。 （ＴＲ１オン時）導通時間Ｄの間だけスイッチＴＲ４が
オンに、スイッチＴＲ５がオフになる。この結果、ドラ
イブトランスＴ２の第１の２次巻線Ｎ２に電圧（●側が
正）が発生する。この結果、主スイッチＴＲ１のゲー
ト、ソース間には順方向の電圧が印加され、該スイッチ
ＴＲ１はオンになる。一方、ドライブトランスＴ２の第
２の２次巻線Ｎ３にも電圧が発生し、主トランスＴ１の
２次側の整流用スイッチＴＲ２のゲート、ソース間には
順方向の電圧が印加され、該スイッチＴＲ２はオンにな
る。この時、転流用スイッチＴＲ３はオフ状態である。
２は第１のドライブトランス、Ｔ３は第２のドライブト
ランスである。ドライブトランスＴ２の１次側はスイッ
チＴＲ４のコレクタに接続され、ドライブトランスＴ３
の１次側はスイッチＴＲ５のコレクタに接続されてい
る。ドライブトランスＴ２の２次側には第１巻線Ｎ２と
第２巻線Ｎ３が設けられている。そして、第１巻線Ｎ２
は主スイッチＴＲ１のゲート、ソース間に接続され、第
２巻線Ｎ３は整流用スイッチＴＲ２のゲート、ソース間
に接続されている。ドライブトランスＴ３の２次巻線Ｎ
２は転流用スイッチＴＲ３のゲート、ソース間に接続さ
れている。このように構成された回路の動作を説明すれ
ば、以下の通りである。 （ＴＲ１オン時）導通時間Ｄの間だけスイッチＴＲ４が
オンに、スイッチＴＲ５がオフになる。この結果、ドラ
イブトランスＴ２の第１の２次巻線Ｎ２に電圧（●側が
正）が発生する。この結果、主スイッチＴＲ１のゲー
ト、ソース間には順方向の電圧が印加され、該スイッチ
ＴＲ１はオンになる。一方、ドライブトランスＴ２の第
２の２次巻線Ｎ３にも電圧が発生し、主トランスＴ１の
２次側の整流用スイッチＴＲ２のゲート、ソース間には
順方向の電圧が印加され、該スイッチＴＲ２はオンにな
る。この時、転流用スイッチＴＲ３はオフ状態である。
【００２１】この結果、主トランスＴ１の２次巻線Ｎ２
の一端（●印:正の電圧）からチョークコイルＬ１→平
滑用コンデンサＣ２→ＴＲ２のループ（閉回路）に電流
が流れ、負荷抵抗に平滑された直流電圧が印加される。 （ＴＲ１オフ時）非導通時間（１−Ｄ）の期間では、ス
イッチＴＲ５がオンに、ＴＲ４はオフになる。この結
果、第２のドライブトランスＴ３の１次巻線Ｎ１がオン
になり、その２次巻線Ｎ２に電圧（●側が正）が発生す
る。この電圧が転流用スイッチＴＲ３のゲート、ソース
間に印加されるので、スイッチＴＲ３はオンになる。こ
の時、整流用スイッチＴＲ２はオフ状態である。
の一端（●印:正の電圧）からチョークコイルＬ１→平
滑用コンデンサＣ２→ＴＲ２のループ（閉回路）に電流
が流れ、負荷抵抗に平滑された直流電圧が印加される。 （ＴＲ１オフ時）非導通時間（１−Ｄ）の期間では、ス
イッチＴＲ５がオンに、ＴＲ４はオフになる。この結
果、第２のドライブトランスＴ３の１次巻線Ｎ１がオン
になり、その２次巻線Ｎ２に電圧（●側が正）が発生す
る。この電圧が転流用スイッチＴＲ３のゲート、ソース
間に印加されるので、スイッチＴＲ３はオンになる。こ
の時、整流用スイッチＴＲ２はオフ状態である。
【００２２】この結果、チョークコイルＬ１に蓄積され
たエネルギーが放出され、チョークコイルＬ１→平滑用
コンデンサＣ２→ＴＲ３のループ（閉回路）に電流が流
れ、負荷抵抗に平滑された直流電圧が流れる。
たエネルギーが放出され、チョークコイルＬ１→平滑用
コンデンサＣ２→ＴＲ３のループ（閉回路）に電流が流
れ、負荷抵抗に平滑された直流電圧が流れる。
【００２３】この時、出力電圧Ｅｏを抵抗Ｒ１＋Ｒ２の
分圧抵抗により検出して、入力／出力絶縁型出力電圧検
出回路２に与える。入力／出力絶縁型出力電圧検出回路
２は検出電圧をスイッチングレギュレータ回路１に与え
る。これにより、スイッチＴＲ４は主スイッチＴＲ１の
導通時間を制御し、出力電圧の安定化を図っている。
分圧抵抗により検出して、入力／出力絶縁型出力電圧検
出回路２に与える。入力／出力絶縁型出力電圧検出回路
２は検出電圧をスイッチングレギュレータ回路１に与え
る。これにより、スイッチＴＲ４は主スイッチＴＲ１の
導通時間を制御し、出力電圧の安定化を図っている。
【００２４】本発明回路では、複数の電源の出力端子を
共通接続する並列運転時においても、主トランスＴ１に
対して、同期整流用スイッチＴＲ２、ＴＲ３のドライブ
回路のゲートが分離していることから、自励発振動作は
起こらない。この結果、整流用スイッチＴＲ２と転流用
スイッチＴＲ３のゲートが主トランスＴ１に対して分離
していることから、自励発振動作（誤動作）は発生せ
ず、逆流（電力回生）を防止し、安定した出力電圧を供
給することができる。
共通接続する並列運転時においても、主トランスＴ１に
対して、同期整流用スイッチＴＲ２、ＴＲ３のドライブ
回路のゲートが分離していることから、自励発振動作は
起こらない。この結果、整流用スイッチＴＲ２と転流用
スイッチＴＲ３のゲートが主トランスＴ１に対して分離
していることから、自励発振動作（誤動作）は発生せ
ず、逆流（電力回生）を防止し、安定した出力電圧を供
給することができる。
【００２５】図３は本発明の特性を示す図である。横軸
は出力電圧Ｅｏ、縦軸は入力電圧Ｅｃ１である。Ａ点は
正常に動作しているポイントである。一方の電源が異常
時（出力電圧が徐々に上昇した時）でも、自励発振しな
いため、入力電源Ｅｃ１は一定である。
は出力電圧Ｅｏ、縦軸は入力電圧Ｅｃ１である。Ａ点は
正常に動作しているポイントである。一方の電源が異常
時（出力電圧が徐々に上昇した時）でも、自励発振しな
いため、入力電源Ｅｃ１は一定である。
【００２６】上述の実施の形態例では、出力電圧を絶縁
してスイッチングレギュレータ回路１に与える場合につ
いて説明したが、本発明はこれに限るものではなく、出
力電圧を絶縁しないで、スイッチングレギュレータ回路
１に与えるようにしてもよい。
してスイッチングレギュレータ回路１に与える場合につ
いて説明したが、本発明はこれに限るものではなく、出
力電圧を絶縁しないで、スイッチングレギュレータ回路
１に与えるようにしてもよい。
【００２７】
【発明の効果】以上説明したように、本発明によれば整
流用スイッチと転流用スイッチのゲートが主トランスに
対し、分離していることから自励発振動作（誤動作）は
発生しない。従って、逆流（電力回生）を防止し、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
流用スイッチと転流用スイッチのゲートが主トランスに
対し、分離していることから自励発振動作（誤動作）は
発生しない。従って、逆流（電力回生）を防止し、安定
した出力電圧を供給できる同期整流型コンバータを提供
することができる。
【図１】本発明の原理回路図である。
【図２】本発明の一実施の形態例を示す回路図である。
【図３】本発明の特性を示す図である。
【図４】従来回路の構成例を示す図である。
【図５】従来回路の特性を示す図である。
１ スイッチングレギュレータ回路 ３ ドライブトランス駆動回路 ＴＲ１ 主スイッチ用ＦＥＴ ＴＲ２ 整流用ＦＥＴ ＴＲ３ 転流用ＦＥＴ Ｃ１,Ｃ２ 平滑用コンデンサ Ｌ１,Ｌ２ チョークコイル Ｒ１,Ｒ２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒木 達男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5H006 AA05 CA02 CB07 DA04 DC05 5H730 AS01 BB23 BB57 BB82 DD04 DD22 EE08 EE10 EE13 EE19 EE59 FD01 FG05 VV01
Claims (1)
- 【請求項１】 主トランスと、１次側主スイッチング用
ＦＥＴと、２次側整流用ＦＥＴと転流用ＦＥＴを用いた
同期整流型コンバータにおいて、 前記２次側整流用ＦＥＴと転流用ＦＥＴの駆動回路を主
トランスではなく、主トランスとは独立に設けられたド
ライブトランス駆動回路で駆動するように構成し、 前記ドライブトランス駆動回路は、第１のドライブトラ
ンスと第２のドライブトランスより構成され、前記第１
のドライブトランスの２次巻線に主スイッチング用ＦＥ
Ｔのゲート、ソースを接続し、該第１のドライブトラン
スの２次巻線に整流用ＦＥＴのゲート、ソースを接続
し、第２のドライブトランスの２次巻線に転流用のゲー
ト、ソースを接続し、第１のドライブトランスの１次巻
線にスイッチングレギュレータの導通時間Ｄのスイッチ
ング素子を接続し、第２のドライブトランスの１次巻線
にスイッチングレギュレータの非導通時間（１−Ｄ）の
スイッチング素子を接続することを特徴とする同期整流
型コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162514A JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162514A JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002354800A true JP2002354800A (ja) | 2002-12-06 |
| JP4545988B2 JP4545988B2 (ja) | 2010-09-15 |
Family
ID=19005621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162514A Expired - Fee Related JP4545988B2 (ja) | 2001-05-30 | 2001-05-30 | 同期整流型コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4545988B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007020388A (ja) * | 2005-06-08 | 2007-01-25 | Tamura Seisakusho Co Ltd | 電圧変換回路およびスイッチング電源装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用ｆｅｔの駆動回路 |
| JPH06327248A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | 一石フォワード形多出力コンバータ |
| JPH11313479A (ja) * | 1998-04-28 | 1999-11-09 | Nagano Japan Radio Co | スイッチング電源装置 |
| JP2000023455A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 共振型スイッチング電源 |
| JP2001069756A (ja) * | 1999-08-26 | 2001-03-16 | Tdk Corp | スイッチング電源装置 |
-
2001
- 2001-05-30 JP JP2001162514A patent/JP4545988B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62104477A (ja) * | 1985-10-30 | 1987-05-14 | Nec Corp | フリ−ホイル用ｆｅｔの駆動回路 |
| JPH06327248A (ja) * | 1993-05-11 | 1994-11-25 | Nippon Electric Ind Co Ltd | 一石フォワード形多出力コンバータ |
| JPH11313479A (ja) * | 1998-04-28 | 1999-11-09 | Nagano Japan Radio Co | スイッチング電源装置 |
| JP2000023455A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 共振型スイッチング電源 |
| JP2001069756A (ja) * | 1999-08-26 | 2001-03-16 | Tdk Corp | スイッチング電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007020388A (ja) * | 2005-06-08 | 2007-01-25 | Tamura Seisakusho Co Ltd | 電圧変換回路およびスイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4545988B2 (ja) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP3041842B2 (ja) | 共振型スイッチング電源 | |
| JP2002272112A (ja) | パワートランジスタの駆動用電源回路 | |
| JP6274348B1 (ja) | 駆動回路および半導体モジュール | |
| JP2001231258A (ja) | 直流−直流変換装置 | |
| JP4545988B2 (ja) | 同期整流型コンバータ | |
| JP3400990B2 (ja) | スイッチングレギュレータ回路 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH10136646A (ja) | 同期整流器 | |
| JP3936320B2 (ja) | 同期整流型スイッチング電源装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3483501B2 (ja) | 同期整流回路のドライブ回路 | |
| JP4324004B2 (ja) | 同期整流式スイッチング電源装置 | |
| JP2999905B2 (ja) | スイッチング電源 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JPH10178781A (ja) | 三相整流器の力率改善回路 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JP2003164147A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |