JP2003164147A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2003164147A JP2003164147A JP2001359218A JP2001359218A JP2003164147A JP 2003164147 A JP2003164147 A JP 2003164147A JP 2001359218 A JP2001359218 A JP 2001359218A JP 2001359218 A JP2001359218 A JP 2001359218A JP 2003164147 A JP2003164147 A JP 2003164147A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- drive pulse
- commutation
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 同期整流回路を備えたスイッチング電源にお
いて、通常動作時の効率を改善し、また並列運転時等の
自己発振時の回生電力を制限し、スイッチング電源の破
損等を改善する新規なスイッチング電源を提供する。 【解決手段】 同期整流回路を用いたスイッチング電源
において、前記同期整流回路を制御する補助スイッチン
グ素子１２の駆動パルス信号を、通常動作時は、主スイ
ッチング素子２の信号より少し前の信号を送出し、整流
スイッチング素子と転流スイッチング素子７との間の短
絡電流を軽減し、また並列運転時、出力電圧設定の違い
により、前記主スイッチング素子２がオフ時であって
も、制御回路から出力される駆動パルス信号を前記転流
スイッチング素子７に出力し続け、自己発振時の回生電
力を制限し、スイッチング電源の破損等を防ぐ事を特徴
とするスイッチング電源。
いて、通常動作時の効率を改善し、また並列運転時等の
自己発振時の回生電力を制限し、スイッチング電源の破
損等を改善する新規なスイッチング電源を提供する。 【解決手段】 同期整流回路を用いたスイッチング電源
において、前記同期整流回路を制御する補助スイッチン
グ素子１２の駆動パルス信号を、通常動作時は、主スイ
ッチング素子２の信号より少し前の信号を送出し、整流
スイッチング素子と転流スイッチング素子７との間の短
絡電流を軽減し、また並列運転時、出力電圧設定の違い
により、前記主スイッチング素子２がオフ時であって
も、制御回路から出力される駆動パルス信号を前記転流
スイッチング素子７に出力し続け、自己発振時の回生電
力を制限し、スイッチング電源の破損等を防ぐ事を特徴
とするスイッチング電源。
Description
【０００１】
【発明の属する技術分野】本発明は整流回路に双方向性
半導体素子を使用した、同期整流型スイッチング電源に
関するものである。
半導体素子を使用した、同期整流型スイッチング電源に
関するものである。
【０００２】
【従来の技術】従来例の回路構成を図１に示し、この要
部を図９に示す。また、その駆動パルス波形を図１０及
び図１１に示す。この従来例のスイッチング電源は、図
１に示すように、同期整流回路を備え、この同期整流回
路は一次−二次間が絶縁されたトランス４を備え、一次
側に主スイッチング素子２を設け、二次側に整流用スイ
ッチング素子５と転流用スイッチング素子７とを設けて
ある。スイッチング素子２，５，７は双方向性のスイッ
チング素子であり、この従来例ではＦＥＴを用いてい
る。主スイッチング素子２に制御回路３を接続し、この
制御回路３にパルス伝達回路１３を接続してある。この
パルス伝達回路１３にＦＥＴからなる補助スイッチング
素子１２を設けてあり、転流用スイッチング素子７のゲ
ート・ソース間にこの補助スイッチング素子１２のドレ
イン・ソースを接続し、この補助スイッチング素子１２
が同期整流回路を制御するようにしてある。また、転流
用スイッチング素子７のゲート・ソース間で、前記補助
スイッチング素子１２と並列にトランス４の三次巻線を
接続し、この三次巻線と転流用スイッチング素子７のゲ
ートの間に駆動抵抗１１と整流用ダイオード１０を設
け、この整流用ダイオード１０のアノードは三次巻線に
接続し、同じくカソードは駆動抵抗１１に接続してあ
る。
部を図９に示す。また、その駆動パルス波形を図１０及
び図１１に示す。この従来例のスイッチング電源は、図
１に示すように、同期整流回路を備え、この同期整流回
路は一次−二次間が絶縁されたトランス４を備え、一次
側に主スイッチング素子２を設け、二次側に整流用スイ
ッチング素子５と転流用スイッチング素子７とを設けて
ある。スイッチング素子２，５，７は双方向性のスイッ
チング素子であり、この従来例ではＦＥＴを用いてい
る。主スイッチング素子２に制御回路３を接続し、この
制御回路３にパルス伝達回路１３を接続してある。この
パルス伝達回路１３にＦＥＴからなる補助スイッチング
素子１２を設けてあり、転流用スイッチング素子７のゲ
ート・ソース間にこの補助スイッチング素子１２のドレ
イン・ソースを接続し、この補助スイッチング素子１２
が同期整流回路を制御するようにしてある。また、転流
用スイッチング素子７のゲート・ソース間で、前記補助
スイッチング素子１２と並列にトランス４の三次巻線を
接続し、この三次巻線と転流用スイッチング素子７のゲ
ートの間に駆動抵抗１１と整流用ダイオード１０を設
け、この整流用ダイオード１０のアノードは三次巻線に
接続し、同じくカソードは駆動抵抗１１に接続してあ
る。
【０００３】図９に示してあるように、制御回路３にパ
ルス発振器１４とＰＷＭ制御回路１５とを備え、パルス
発振器１４はＰＷＭ制御回路１５に接続してあり、ＰＷ
Ｍ制御回路１５は主スイッチング素子２のゲート並びに
パルス伝達回路１３に接続してある。
ルス発振器１４とＰＷＭ制御回路１５とを備え、パルス
発振器１４はＰＷＭ制御回路１５に接続してあり、ＰＷ
Ｍ制御回路１５は主スイッチング素子２のゲート並びに
パルス伝達回路１３に接続してある。
【０００４】以上のように構成してあるスイッチング電
源において、以下のように作用する。主スイッチング素
子２がオンすると、これと略同じタイミングで補助スイ
ッチング素子１２がオンし、主スイッチング素子２の駆
動信号と補助スイッチング素子１２の駆動パルス信号と
が同期する。補助スイッチング素子１２から転流用スイ
ッチング素子７に送出する駆動パルス信号は、主スイッ
チング素子２の駆動回路に同期し、転流用スイッチング
素子７を制御し、補助スイッチング素子１２がオンする
と、駆動パルス信号は転流用スイッチング素子７に送出
され、転流用スイッチング素子７はオフする。
源において、以下のように作用する。主スイッチング素
子２がオンすると、これと略同じタイミングで補助スイ
ッチング素子１２がオンし、主スイッチング素子２の駆
動信号と補助スイッチング素子１２の駆動パルス信号と
が同期する。補助スイッチング素子１２から転流用スイ
ッチング素子７に送出する駆動パルス信号は、主スイッ
チング素子２の駆動回路に同期し、転流用スイッチング
素子７を制御し、補助スイッチング素子１２がオンする
と、駆動パルス信号は転流用スイッチング素子７に送出
され、転流用スイッチング素子７はオフする。
【０００５】主スイッチング素子２がオフすると、これ
と略同じタイミングで駆動パルス信号が発信しなくな
る。パルス伝達回路１３へ送信される駆動パルス信号は
主スイッチング素子２の駆動パルス信号を利用している
ため、主スイッチング素子２がオフすると、パルス伝達
回路１３に駆動パルス信号が発信しなくなり、補助スイ
ッチング素子１２はオフする。
と略同じタイミングで駆動パルス信号が発信しなくな
る。パルス伝達回路１３へ送信される駆動パルス信号は
主スイッチング素子２の駆動パルス信号を利用している
ため、主スイッチング素子２がオフすると、パルス伝達
回路１３に駆動パルス信号が発信しなくなり、補助スイ
ッチング素子１２はオフする。
【０００６】しかし、このような駆動タイミングでは、
転流用スイッチング素子７自身に遅れがある場合、整流
用スイッチング素子５と転流用スイッチング素子７との
短絡回路が出来てしまい、効率の低下、スイッチング素
子２，５，７の発熱、急峻な電流が流れるためノイズの
発生その他多くの問題が生じる。
転流用スイッチング素子７自身に遅れがある場合、整流
用スイッチング素子５と転流用スイッチング素子７との
短絡回路が出来てしまい、効率の低下、スイッチング素
子２，５，７の発熱、急峻な電流が流れるためノイズの
発生その他多くの問題が生じる。
【０００７】また、電源を並列運転しているとき、出力
電圧に差があると、出力電圧の高い電源からもう一方の
低い電源に電流が流れ込み、出力電圧が低い電源におい
て、主スイッチング素子２の駆動パルスのゲート信号が
絞られているにも関わらず出力側の同期整流回路が自己
発振を始める。これについての波形を図１１に示してあ
る。自己発振を始めることで、二次側より一次側に電力
が回生され、出力電圧の差が大きくなると、回生される
電力も多くなり、電力の損失が発生し、電源の破損にも
至る。
電圧に差があると、出力電圧の高い電源からもう一方の
低い電源に電流が流れ込み、出力電圧が低い電源におい
て、主スイッチング素子２の駆動パルスのゲート信号が
絞られているにも関わらず出力側の同期整流回路が自己
発振を始める。これについての波形を図１１に示してあ
る。自己発振を始めることで、二次側より一次側に電力
が回生され、出力電圧の差が大きくなると、回生される
電力も多くなり、電力の損失が発生し、電源の破損にも
至る。
【０００８】そこで従来の回路では、同期整流回路の自
己発振を停止させずに、一次側に回生する最大電力を制
御する方法を行ってきた。その方法は、回生電力が大き
くなると、自己発振周波数が低くなる事を利用し、ある
一定の周波数より低くならないように発振周波数を制御
していた。しかし、長時間稼動させると、通常動作時の
周波数より低下してしまい、一定の周波数より低くなら
ないように保持することは困難である。
己発振を停止させずに、一次側に回生する最大電力を制
御する方法を行ってきた。その方法は、回生電力が大き
くなると、自己発振周波数が低くなる事を利用し、ある
一定の周波数より低くならないように発振周波数を制御
していた。しかし、長時間稼動させると、通常動作時の
周波数より低下してしまい、一定の周波数より低くなら
ないように保持することは困難である。
【０００９】一方、通常動作時の周波数より高めに設定
すると、通常動作時に転流用スイッチング素子が早めに
オフしてしまい、寄生ダイオードの導通損失が発生して
しまうという課題がある。
すると、通常動作時に転流用スイッチング素子が早めに
オフしてしまい、寄生ダイオードの導通損失が発生して
しまうという課題がある。
【００１０】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、高効率が要求される、スイ
ッチング電源に使用される同期整流回路の高効率化、安
定化を図る新規なスイッチング電源を提供する。
鑑みてなされたものであり、高効率が要求される、スイ
ッチング電源に使用される同期整流回路の高効率化、安
定化を図る新規なスイッチング電源を提供する。
【００１１】
【課題を解決しようとする手段】上記目的を達成するた
めになされた発明は、パルス伝達回路を介して伝達され
る駆動パルス信号を前記補助スイッチング素子で制御し
て、転流用スイッチング素子にほぼ一定周波数で出力し
続けるように構成したことにより、電力の損失を抑制
し、電源の破損を防止することができるとともに、自己
発振の周波数を低くすることができ、同期整流回路の高
効率化及び安定化を図ることを可能にする。
めになされた発明は、パルス伝達回路を介して伝達され
る駆動パルス信号を前記補助スイッチング素子で制御し
て、転流用スイッチング素子にほぼ一定周波数で出力し
続けるように構成したことにより、電力の損失を抑制
し、電源の破損を防止することができるとともに、自己
発振の周波数を低くすることができ、同期整流回路の高
効率化及び安定化を図ることを可能にする。
【００１２】また、本発明は、同期整流素子の遅れによ
る短絡電流を防ぎ、電流効率を改善し、自己発振時の回
生電力を軽減することを可能にする。
る短絡電流を防ぎ、電流効率を改善し、自己発振時の回
生電力を軽減することを可能にする。
【００１３】また、本発明は、主スイッチング素子がオ
ンする直前に駆動パルス信号が伝達するように構成して
あることにより、整流用スイッチング素子と転流用スイ
ッチング素子との間の短絡電流が防止でき、効率の低
下、スイッチング素子の発熱、並びに、急峻な電流が流
れるためノイズの発生などを防ぐことを可能にする。
ンする直前に駆動パルス信号が伝達するように構成して
あることにより、整流用スイッチング素子と転流用スイ
ッチング素子との間の短絡電流が防止でき、効率の低
下、スイッチング素子の発熱、並びに、急峻な電流が流
れるためノイズの発生などを防ぐことを可能にする。
【００１４】また、本発明は、主スイッチング素子が停
止中に出力される駆動パルス信号の周波数を、主スイッ
チング素子が動作中に出力される駆動パルス信号の周波
数より高くするように構成してあるから、自己発振時の
二次側のスイッチング周波数は定常時よりも高くなり電
力回生量を大幅に抑えることを可能にする。
止中に出力される駆動パルス信号の周波数を、主スイッ
チング素子が動作中に出力される駆動パルス信号の周波
数より高くするように構成してあるから、自己発振時の
二次側のスイッチング周波数は定常時よりも高くなり電
力回生量を大幅に抑えることを可能にする。
【００１５】
【発明の実施の形態】以下、添付図面を用いて本発明に
係るスイッチング電源の実施例を説明する。図１及び図
２は本発明の実施例の回路図であって、１は入力コンデ
ンサ、２は主スイッチング素子、３は制御回路、４は電
力変換用出力トランス、５は整流用スイッチング素子、
６はスイッチング素子５の駆動抵抗、７は転流用スイッ
チング素子、８は出力チョーク、９は平滑コンデンサ、
１０は整流用ダイオ−ド、１１は転流用スイッチング素
子７の駆動抵抗、１２は補助スイッチング素子、１３は
補助スイッチング素子１２の駆動パルスパルス伝達回路
である。また、図３にはこの実施例に係る要部の回路図
を示し、この図３の実施例を用いた場合の各部の波形を
図４及び図５に示し、図６には図３とは別の実施例の要
部の回路図を示し、この図６の実施例を用いた場合の各
部の波形を図７及び図８に示してある。
係るスイッチング電源の実施例を説明する。図１及び図
２は本発明の実施例の回路図であって、１は入力コンデ
ンサ、２は主スイッチング素子、３は制御回路、４は電
力変換用出力トランス、５は整流用スイッチング素子、
６はスイッチング素子５の駆動抵抗、７は転流用スイッ
チング素子、８は出力チョーク、９は平滑コンデンサ、
１０は整流用ダイオ−ド、１１は転流用スイッチング素
子７の駆動抵抗、１２は補助スイッチング素子、１３は
補助スイッチング素子１２の駆動パルスパルス伝達回路
である。また、図３にはこの実施例に係る要部の回路図
を示し、この図３の実施例を用いた場合の各部の波形を
図４及び図５に示し、図６には図３とは別の実施例の要
部の回路図を示し、この図６の実施例を用いた場合の各
部の波形を図７及び図８に示してある。
【００１６】図１に示す実施例に係るスイッチング電源
は、同期整流回路を備え、この同期整流回路は一次−二
次間が絶縁されたトランス４を備え、一次側に主スイッ
チング素子２を設け、二次側に整流用スイッチング素子
５と転流用スイッチング素子７とを設けてある。スイッ
チング素子２，５，７は双方向性のスイッチング素子で
あり、本実施例ではＦＥＴを用いている。主スイッチン
グ素子２に制御回路３を接続し、この制御回路３にパル
ス伝達回路１３を接続してある。このパルス伝達回路１
３にＦＥＴからなる補助スイッチング素子１２を設けて
あり、転流用スイッチング素子７のゲート・ソース間に
この補助スイッチング素子１２のドレイン・ソースを接
続してある。また、転流用スイッチング素子７のゲート
・ソース間で、前記補助スイッチング素子１２と並列に
トランス４の三次巻線を接続し、この三次巻線と転流用
スイッチング素子７のゲートの間に駆動抵抗１１と整流
用ダイオード１０を設け、この整流用ダイオード１０の
アノードは三次巻線に接続し、同じくカソードは駆動抵
抗１１に接続してある。
は、同期整流回路を備え、この同期整流回路は一次−二
次間が絶縁されたトランス４を備え、一次側に主スイッ
チング素子２を設け、二次側に整流用スイッチング素子
５と転流用スイッチング素子７とを設けてある。スイッ
チング素子２，５，７は双方向性のスイッチング素子で
あり、本実施例ではＦＥＴを用いている。主スイッチン
グ素子２に制御回路３を接続し、この制御回路３にパル
ス伝達回路１３を接続してある。このパルス伝達回路１
３にＦＥＴからなる補助スイッチング素子１２を設けて
あり、転流用スイッチング素子７のゲート・ソース間に
この補助スイッチング素子１２のドレイン・ソースを接
続してある。また、転流用スイッチング素子７のゲート
・ソース間で、前記補助スイッチング素子１２と並列に
トランス４の三次巻線を接続し、この三次巻線と転流用
スイッチング素子７のゲートの間に駆動抵抗１１と整流
用ダイオード１０を設け、この整流用ダイオード１０の
アノードは三次巻線に接続し、同じくカソードは駆動抵
抗１１に接続してある。
【００１７】図２に示す実施例に係るスイッチング電源
は、同期整流回路を備え、この同期整流回路は一次−二
次間が絶縁されたトランス４を備え、一次側に主スイッ
チング素子２を設け、二次側に転流用スイッチング素子
７を設けてある。スイッチング素子２，７は双方向性の
スイッチング素子であり、本実施例ではＦＥＴを用いて
いる。主スイッチング素子２に制御回路３を接続し、こ
の制御回路３にパルス伝達回路１３を接続してある。こ
のパルス伝達回路１３にＦＥＴからなる補助スイッチン
グ素子１２を設けてあり、転流用スイッチング素子７の
ゲート・ソース間にこの補助スイッチング素子１２のド
レイン・ソースを接続してある。また、転流用スイッチ
ング素子７のゲート・ソース間で、前記補助スイッチン
グ素子１２と並列にトランス４の三次巻線を接続し、こ
の三次巻線と転流用スイッチング素子７のゲートの間に
駆動抵抗１１と整流用ダイオード１０を設け、この整流
用ダイオード１０のアノードは三次巻線に接続し、同じ
くカソードは駆動抵抗１１に接続してある。なお、図２
は図１と略同じ作用をする。
は、同期整流回路を備え、この同期整流回路は一次−二
次間が絶縁されたトランス４を備え、一次側に主スイッ
チング素子２を設け、二次側に転流用スイッチング素子
７を設けてある。スイッチング素子２，７は双方向性の
スイッチング素子であり、本実施例ではＦＥＴを用いて
いる。主スイッチング素子２に制御回路３を接続し、こ
の制御回路３にパルス伝達回路１３を接続してある。こ
のパルス伝達回路１３にＦＥＴからなる補助スイッチン
グ素子１２を設けてあり、転流用スイッチング素子７の
ゲート・ソース間にこの補助スイッチング素子１２のド
レイン・ソースを接続してある。また、転流用スイッチ
ング素子７のゲート・ソース間で、前記補助スイッチン
グ素子１２と並列にトランス４の三次巻線を接続し、こ
の三次巻線と転流用スイッチング素子７のゲートの間に
駆動抵抗１１と整流用ダイオード１０を設け、この整流
用ダイオード１０のアノードは三次巻線に接続し、同じ
くカソードは駆動抵抗１１に接続してある。なお、図２
は図１と略同じ作用をする。
【００１８】図３に示してあるように、制御回路３にパ
ルス発振器１４とＰＷＭ制御回路１５とを備え、パルス
発振器１４はＰＷＭ制御回路１５並びにパルス伝達回路
１３に接続してあり、ＰＷＭ制御回路１５は主スイッチ
ング素子２のゲートに接続してある。
ルス発振器１４とＰＷＭ制御回路１５とを備え、パルス
発振器１４はＰＷＭ制御回路１５並びにパルス伝達回路
１３に接続してあり、ＰＷＭ制御回路１５は主スイッチ
ング素子２のゲートに接続してある。
【００１９】以上のように構成してあるスイッチング電
源において、以下のように作用する。本実施例では、パ
ルス発振器１４が駆動パルス信号を出力すると、この信
号をパルス伝達回路１３に送信するとともに、ＰＷＭ制
御回路１５に送信する。これにより、ＰＷＭ制御回路１
５が主スイッチング素子２の駆動パルス信号を停止させ
ても、パルス発振器１４からパルス伝達回路１３への信
号は継続して送信されるため、同期整流回路の二次側の
スイッチング周波数は維持されて自己発振による電力回
生量も一定に抑えることができる。
源において、以下のように作用する。本実施例では、パ
ルス発振器１４が駆動パルス信号を出力すると、この信
号をパルス伝達回路１３に送信するとともに、ＰＷＭ制
御回路１５に送信する。これにより、ＰＷＭ制御回路１
５が主スイッチング素子２の駆動パルス信号を停止させ
ても、パルス発振器１４からパルス伝達回路１３への信
号は継続して送信されるため、同期整流回路の二次側の
スイッチング周波数は維持されて自己発振による電力回
生量も一定に抑えることができる。
【００２０】また、図４に示すように、制御回路のパル
ス発振器１４より発する駆動パルス信号の作用により、
補助スイッチング素子１２がオンしてから、主スイッチ
ング素子２がオンする、これにより、整流用スイッチン
グ素子５と転流用スイッチング素子７との間の短絡電流
が防止でき、効率の低下、スイッチング素子２，５，７
の発熱、並びに、急峻な電流が流れるためノイズの発生
などが防げる。
ス発振器１４より発する駆動パルス信号の作用により、
補助スイッチング素子１２がオンしてから、主スイッチ
ング素子２がオンする、これにより、整流用スイッチン
グ素子５と転流用スイッチング素子７との間の短絡電流
が防止でき、効率の低下、スイッチング素子２，５，７
の発熱、並びに、急峻な電流が流れるためノイズの発生
などが防げる。
【００２１】さらに、２台以上の電源の並列運転時に、
出力電圧に差があると、出力電圧の高い電源からもう一
方の低い電源に電流が流れ込み、出力電圧が低い電源に
おいて、主スイッチング素子２の駆動パルスのゲート信
号が絞られているにも関わらず出力側の同期整流回路が
自己発振を始める。これについては図５に示してある。
出力電圧に差があると、出力電圧の高い電源からもう一
方の低い電源に電流が流れ込み、出力電圧が低い電源に
おいて、主スイッチング素子２の駆動パルスのゲート信
号が絞られているにも関わらず出力側の同期整流回路が
自己発振を始める。これについては図５に示してある。
【００２２】しかし、本実施例においては、図３のよう
に主スイッチング素子２の駆動パルスが停止しても、補
助スイッチング素子１２の駆動パルスは停止しないよう
に構成してあり、図５に示すように、主スイッチング素
子２の駆動パルスが停止しても、補助スイッチング素子
１２は主スイッチング素子２がオンしている時と略同様
に、パルスを送出し続ける。このようにして、主スイッ
チング素子２の駆動パルスが停止し、自己発振を起こし
ても発振周波数は正常動作時の周波数となり、一次側に
回生する電力は、自己発振周波数が高くなり、出力用チ
ョ−ク８に蓄えられるエネルギ−が小さくなるほど、回
生電力は少なくなるので、この効果により電源の破損等
を防止できる。以上より、同期整流素子の遅れによる短
絡電流を防ぎ、電流効率を改善し、自己発振時の回生電
力を軽減できる。
に主スイッチング素子２の駆動パルスが停止しても、補
助スイッチング素子１２の駆動パルスは停止しないよう
に構成してあり、図５に示すように、主スイッチング素
子２の駆動パルスが停止しても、補助スイッチング素子
１２は主スイッチング素子２がオンしている時と略同様
に、パルスを送出し続ける。このようにして、主スイッ
チング素子２の駆動パルスが停止し、自己発振を起こし
ても発振周波数は正常動作時の周波数となり、一次側に
回生する電力は、自己発振周波数が高くなり、出力用チ
ョ−ク８に蓄えられるエネルギ−が小さくなるほど、回
生電力は少なくなるので、この効果により電源の破損等
を防止できる。以上より、同期整流素子の遅れによる短
絡電流を防ぎ、電流効率を改善し、自己発振時の回生電
力を軽減できる。
【００２３】また、図６には、通常動作時より高い周波
数で補助スイッチング素子１２が駆動されるように設定
する場合の要部の実施例を示してある。この実施例は、
制御回路３にパルス発振器１４、ＰＷＭ制御回路１５、
分周回路１６、並びに、パルス監視回路１７を備え、パ
ルス発振器１４を分周回路１６に接続し、この分周回路
１６をＰＷＭ制御回路１５並びにパルス伝達回路１３に
接続してあり、ＰＷＭ制御回路１５をパルス監視回路１
７に接続し、このパルス監視回路１７を主スイッチング
素子２のゲートに接続してあるとともに、分周回路１６
に接続してあり、フィードバックするように構成してあ
る。
数で補助スイッチング素子１２が駆動されるように設定
する場合の要部の実施例を示してある。この実施例は、
制御回路３にパルス発振器１４、ＰＷＭ制御回路１５、
分周回路１６、並びに、パルス監視回路１７を備え、パ
ルス発振器１４を分周回路１６に接続し、この分周回路
１６をＰＷＭ制御回路１５並びにパルス伝達回路１３に
接続してあり、ＰＷＭ制御回路１５をパルス監視回路１
７に接続し、このパルス監視回路１７を主スイッチング
素子２のゲートに接続してあるとともに、分周回路１６
に接続してあり、フィードバックするように構成してあ
る。
【００２４】以上のように構成してあるスイッチング電
源において、以下のように作用する。パルス伝達回路１
３、及びＰＷＭ制御回路１５への信号は、制御回路３内
部のパルス発振器１４から分周回路１６を介して１／Ｎ
の周波数となって伝達される（Ｎ≧２）。パルス監視回
路１７はＰＷＭ制御回路１５からの主スイッチング素子
２の駆動パルスを監視し、パルスが停止した場合、分周
回路１６のＮをＮ＝１とするように制御する。ＰＷＭ制
御回路１５が主スイッチング素子２の駆動パルスを停止
させた場合、分周回路１６を通した定常時ｆ／Ｎの周波
数の信号はｆとなってパルス伝達回路１３への信号が継
続するために、自己発振時の二次側のスイッチング周波
数は定常時よりも高くなり電力回生量も大幅に抑えるこ
とができる。
源において、以下のように作用する。パルス伝達回路１
３、及びＰＷＭ制御回路１５への信号は、制御回路３内
部のパルス発振器１４から分周回路１６を介して１／Ｎ
の周波数となって伝達される（Ｎ≧２）。パルス監視回
路１７はＰＷＭ制御回路１５からの主スイッチング素子
２の駆動パルスを監視し、パルスが停止した場合、分周
回路１６のＮをＮ＝１とするように制御する。ＰＷＭ制
御回路１５が主スイッチング素子２の駆動パルスを停止
させた場合、分周回路１６を通した定常時ｆ／Ｎの周波
数の信号はｆとなってパルス伝達回路１３への信号が継
続するために、自己発振時の二次側のスイッチング周波
数は定常時よりも高くなり電力回生量も大幅に抑えるこ
とができる。
【００２５】また、２台以上の電源の並列運転時に、出
力電圧に差があると、出力電圧の高い電源からもう一方
の低い電源に電流が流れ込み、出力電圧が低い電源にお
いて、主スイッチング素子２の駆動パルスのゲート信号
が絞られているにも関わらず出力側の同期整流回路が自
己発振を始める。これについては図８に示してある。
力電圧に差があると、出力電圧の高い電源からもう一方
の低い電源に電流が流れ込み、出力電圧が低い電源にお
いて、主スイッチング素子２の駆動パルスのゲート信号
が絞られているにも関わらず出力側の同期整流回路が自
己発振を始める。これについては図８に示してある。
【００２６】しかし、本実施例においては、図６のよう
に主スイッチング素子２の駆動パルスが停止しても、補
助スイッチング素子１２の駆動パルスは停止しないよう
に構成してあり、図８に示すように、主スイッチング素
子２の駆動パルスが停止しても、補助スイッチング素子
１２は主スイッチング素子２がオンし、さらに通常動作
時より高い周波数のパルスを送出し続ける。このように
することにより、一次側に回生する電力は制限され、電
源の破損等を防止できる。以上より、同期整流素子の遅
れによる短絡電流を防ぎ、電流効率を改善し、自己発振
時の回生電力を軽減できる。
に主スイッチング素子２の駆動パルスが停止しても、補
助スイッチング素子１２の駆動パルスは停止しないよう
に構成してあり、図８に示すように、主スイッチング素
子２の駆動パルスが停止しても、補助スイッチング素子
１２は主スイッチング素子２がオンし、さらに通常動作
時より高い周波数のパルスを送出し続ける。このように
することにより、一次側に回生する電力は制限され、電
源の破損等を防止できる。以上より、同期整流素子の遅
れによる短絡電流を防ぎ、電流効率を改善し、自己発振
時の回生電力を軽減できる。
【００２７】なお、図３及び図６に示す本実施例の要部
は一実施例に過ぎず、主スイッチング素子２がオフ時で
あっても、制御回路３から出力される駆動パルス信号
を、補助スイッチング素子１２を介して転流用スイッチ
ング素子７にほぼ一定周波数で出力し続けるように構成
してあれば、構成は問わない。
は一実施例に過ぎず、主スイッチング素子２がオフ時で
あっても、制御回路３から出力される駆動パルス信号
を、補助スイッチング素子１２を介して転流用スイッチ
ング素子７にほぼ一定周波数で出力し続けるように構成
してあれば、構成は問わない。
【００２８】
【発明の効果】本発明は、パルス伝達回路を介して伝達
される制御回路の駆動パルス信号を前記補助スイッチン
グ素子で制御して、転流用スイッチング素子にほぼ一定
周波数で出力し続けるように構成したことにより、電力
の損失を抑制し、電源の破損を防止することができると
ともに、自己発振の周波数を低くすることができ、同期
整流回路の高効率化及び安定化する効果がある。
される制御回路の駆動パルス信号を前記補助スイッチン
グ素子で制御して、転流用スイッチング素子にほぼ一定
周波数で出力し続けるように構成したことにより、電力
の損失を抑制し、電源の破損を防止することができると
ともに、自己発振の周波数を低くすることができ、同期
整流回路の高効率化及び安定化する効果がある。
【００２９】また、本発明は、同期整流素子の遅れによ
る短絡電流を防ぎ、電流効率を改善し、自己発振時の回
生電力を軽減できる効果がある。
る短絡電流を防ぎ、電流効率を改善し、自己発振時の回
生電力を軽減できる効果がある。
【００３０】また、本発明は、主スイッチング素子がオ
ンする直前に駆動パルス信号が伝達するように構成して
あることにより、整流用スイッチング素子と転流用スイ
ッチング素子との間の短絡電流が防止でき、効率の低
下、スイッチング素子の発熱、並びに、急峻な電流が流
れるためノイズの発生などを防ぐことができる効果があ
る。
ンする直前に駆動パルス信号が伝達するように構成して
あることにより、整流用スイッチング素子と転流用スイ
ッチング素子との間の短絡電流が防止でき、効率の低
下、スイッチング素子の発熱、並びに、急峻な電流が流
れるためノイズの発生などを防ぐことができる効果があ
る。
【００３１】また、本発明は、主スイッチング素子が停
止中に出力される駆動パルス信号の周波数を、主スイッ
チング素子が動作中に出力される駆動パルス信号の周波
数より高くするように構成してあるから、自己発振時の
二次側のスイッチング周波数は定常時よりも高くなり電
力回生量を大幅に抑えることができる効果がある。
止中に出力される駆動パルス信号の周波数を、主スイッ
チング素子が動作中に出力される駆動パルス信号の周波
数より高くするように構成してあるから、自己発振時の
二次側のスイッチング周波数は定常時よりも高くなり電
力回生量を大幅に抑えることができる効果がある。
【図１】 本発明に係る一実施例を示すブロック図であ
る。
る。
【図２】 図１図示とは別の実施例を示すブロック図で
ある。
ある。
【図３】 実施例に係る要部を示すブロック図である。
【図４】 図３図示実施例の動作波形図である。
【図５】 自己発振が起きた場合の図３図示実施例の動
作波形図である。
作波形図である。
【図６】 図３図示とは別の実施例を示すブロック図で
ある。
ある。
【図７】 図６図示実施例の動作波形図である。
【図８】 自己発振が起きた場合の図６図示実施例の動
作波形図である。
作波形図である。
【図９】 従来例に係る要部を示すブロック図である。
【図１０】 従来例の動作波形図である。
【図１１】 自己発振が起きた場合の従来例の動作波形
図である。
図である。
１ 入力コンデンサ
２ 主スイッチング素子
３ 制御回路
４ 電力変換用出力トランス
５ 整流用スイッチング素子
６ 整流用スイッチング素子５の駆動抵抗
７ 転流用スイッチング素子
８ 出力チョーク
９ 出力平滑コンデンサ
１０ 整流用ダイオ−ド
１１ 転流用スイッチング素子７の駆動抵抗
１２ 転流用スイッチング素子７の補助スイッチング素
子 １３ 補助スイッチング素子１２の駆動パルス伝達回路 １４ パルス発振器 １５ ＰＷＭ制御回路 １６ 分周回路 １７ パルス監視回路
子 １３ 補助スイッチング素子１２の駆動パルス伝達回路 １４ パルス発振器 １５ ＰＷＭ制御回路 １６ 分周回路 １７ パルス監視回路
Claims (3)
- 【請求項１】 一次−二次間が絶縁されたトランスを備
え、一次側に主スイッチング素子を設け、二次側にとも
に双方向性である整流用スイッチング素子と転流用スイ
ッチング素子とを設けた同期整流回路を用いたスイッチ
ング電源において、前記主スイッチング素子に制御回路
を介してパルス伝達回路を接続し、このパルス伝達回路
に前記同期整流回路を制御する補助スイッチング素子を
設け、この補助スイッチング素子を前記転流用スイッチ
ング素子に接続してあり、前記主スイッチング素子がオ
フ時であっても、前記制御回路から出力される駆動パル
ス信号を、前記補助スイッチング素子を介して前記転流
用スイッチング素子にほぼ一定周波数で出力し続けるよ
うに構成してあることを特徴とするスイッチング電源。 - 【請求項２】 請求項１記載のスイッチング電源におい
て、前記主スイッチング素子がオンする直前に駆動パル
ス信号が伝達するように構成してあることを特徴とする
スイッチング電源。 - 【請求項３】 請求項１又は２記載のスイッチング電源
において、前記主スイッチング素子が停止中に前記制御
回路から出力している前記駆動パルス信号の周波数を、
前記主スイッチング素子が動作中に前記制御回路から出
力される前記駆動パルス信号の周波数より高くするよう
に構成してあることを特徴とするスイッチング電源
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359218A JP2003164147A (ja) | 2001-11-26 | 2001-11-26 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359218A JP2003164147A (ja) | 2001-11-26 | 2001-11-26 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003164147A true JP2003164147A (ja) | 2003-06-06 |
Family
ID=19170266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359218A Pending JP2003164147A (ja) | 2001-11-26 | 2001-11-26 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003164147A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091374A1 (ja) * | 2006-02-09 | 2007-08-16 | Murata Manufacturing Co., Ltd. | 同期整流型フォワードコンバータ |
| CN102723884A (zh) * | 2012-05-24 | 2012-10-10 | 华为技术有限公司 | 电源输出高端防反灌开关管的供电系统及冗余电源系统 |
| JP2015043652A (ja) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | Ｄｃ／ｄｃコンバータおよびその動作方法、および電子機器 |
| CN107612342A (zh) * | 2017-09-22 | 2018-01-19 | 北京机械设备研究所 | 一种适用于并联的同步整流电路 |
-
2001
- 2001-11-26 JP JP2001359218A patent/JP2003164147A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007091374A1 (ja) * | 2006-02-09 | 2007-08-16 | Murata Manufacturing Co., Ltd. | 同期整流型フォワードコンバータ |
| US7423889B2 (en) | 2006-02-09 | 2008-09-09 | Murata Manufacturing Co., Ltd. | Forward converter with synchronous rectification |
| JPWO2007091374A1 (ja) * | 2006-02-09 | 2009-07-02 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| JP4548484B2 (ja) * | 2006-02-09 | 2010-09-22 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| CN102723884A (zh) * | 2012-05-24 | 2012-10-10 | 华为技术有限公司 | 电源输出高端防反灌开关管的供电系统及冗余电源系统 |
| JP2015043652A (ja) * | 2013-08-26 | 2015-03-05 | ローム株式会社 | Ｄｃ／ｄｃコンバータおよびその動作方法、および電子機器 |
| CN107612342A (zh) * | 2017-09-22 | 2018-01-19 | 北京机械设备研究所 | 一种适用于并联的同步整流电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US6744649B1 (en) | Zero switching power converter operable as asymmetrical full-bridge converter | |
| EP1236265B8 (en) | Externally-driven scheme for synchronous rectification | |
| US20040125619A1 (en) | Soft-switching power converter | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| JP2000262051A (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| US20060133116A1 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JPH08154375A (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| US9490717B2 (en) | Switching power supply circuit | |
| US7907426B2 (en) | Flyback circuit providing synchronized control | |
| JP2003164147A (ja) | スイッチング電源 | |
| JP2003259643A (ja) | 電流共振型ソフトスイッチング電源回路 | |
| TWI420792B (zh) | 諧振轉換器以及其間歇模式控制方法 | |
| JP5652908B2 (ja) | フォワード型スイッチング電源装置とフォワード型スイッチング電源装置の駆動方法 | |
| JP4605915B2 (ja) | 同期整流型コンバータ | |
| JP3748876B2 (ja) | 半導体装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH07337006A (ja) | 同期整流回路 | |
| JP2002272097A (ja) | スイッチング電源装置 | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2006340498A (ja) | インバータ電源装置 | |
| JP4845285B2 (ja) | Ｍｏｓｆｅｔ駆動回路 | |
| JP4859207B2 (ja) | スイッチング電源装置 | |
| JP3483501B2 (ja) | 同期整流回路のドライブ回路 | |
| JPH09271167A (ja) | 同期整流回路 |