JP4605915B2 - 同期整流型コンバータ - Google Patents
同期整流型コンバータ Download PDFInfo
- Publication number
- JP4605915B2 JP4605915B2 JP2001021679A JP2001021679A JP4605915B2 JP 4605915 B2 JP4605915 B2 JP 4605915B2 JP 2001021679 A JP2001021679 A JP 2001021679A JP 2001021679 A JP2001021679 A JP 2001021679A JP 4605915 B2 JP4605915 B2 JP 4605915B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronous rectification
- fet
- voltage
- self
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は同期整流型コンバータに関する。
【０００２】
【従来の技術】
従来、この種の同期整流回路を用いたＤＣ−ＤＣコンバータとしては、図5に示すように、直流入力電源の直流電圧を、半導体スイッチ２（主スイッチ）のスイッチング動作によって矩形波パルス電圧に変換し、この矩形波パルス電圧を出力トランス３によって所望の電圧に変換した後、双方向性スイッチ素子（同期整流ＦＥＴ）４及び（転流ＦＥＴ）５の整流回路と、チョークコイル１０およびコンデンサ１１による平滑回路により整流・平滑して、その平均電圧として取り出すようにしている。
なお、前記した半導体スイッチ２のスイッチング動作の制御は、この同期整流コンバータの出力電圧を検出する電圧検出制御回路２８により、その検出状況に基づいてＰＷＭ制御される。
【０００３】
一般に同期整流回路の場合は、前述した図５のようにスイッチ素子４，５ともにＦＥＴを用いて同期動作させる場合と、スイッチ素子４のみにＦＥＴを用いて同期動作させる場合とがあるが、本発明は変換効率の向上を重視した前者の回路、即ち、スイッチ素子４，５を共に半導体スイッチ（ＦＥＴ）を用いた回路を対象としている。そこで前記双方向性スイッチ素子４を同期整流ＦＥＴ、素子５を転流ＦＥＴと表現する。
【０００４】
図６は従来回路の各部動作波形図で図６（ａ）は出力電圧波形、（ｂ）はスイッチ素子４のゲートパルス波形、（ｃ）はスイッチ素子４を流れる電流波形、（ｄ）は出力トランス３の１次巻線ｎ１の電圧波形である。この種のDC−DCコンバータにおいて入力電圧急変等により制御回路の応答が間に合わず、出力電圧が通常より高くなった場合（時間ｔ１）、一次側主スイッチのゲートパルスは消滅し、自己発振状態に突入する。自己発振現象において、同期整流ＦＥＴがＯＮし二次側のエネルギーを一次側に回生する動作は、出力トランスを励磁する期間であり、出力電圧が低下して一次側主スイッチのゲートパルスが再発生する正常動作に戻るとき、出力トランスの励磁期間は通常より多いため直後の出力トランスのリセット電圧ピークが増大し（時間ｔ２）、一次側主スイッチ、二次側同期整流ＦＥＴ等の耐圧オーバーを引き起こす。
【０００５】
【発明が解決しようとする課題】
本発明は、同期整流方式のスイッチング電源において、同期整流回路の自己発振現象及び、該電源の破損を防止するシステムを提案する。
【０００６】
【課題を解決する為の手段】
上記課題を解決するため請求項１の発明は、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印可し、該出力トランスの二次側巻線側の出力を同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ等により構成された同期整流回路により整流、平滑して直流電圧を出力する同期整流型コンバータにおいて、該スイッチング素子を制御する制御回路と、該同期整流回路の自己発振検出回路を備え、該自己発振検出回路は該制御回路の制御信号と該出力トランスの電圧信号の非同期を検出し、これを自己発振検出信号として用いることを特徴とする。
【０００７】
又、請求項２の発明は、制御信号の供給を継続又は停止する信号用スイッチを設け、該自己発振検出信号により該信号用スイッチを介して該スイッチング素子をオン又はオフ制御するようにしたことを特徴とする。
【０００８】
上記課題を解決するための請求項３の発明は、同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間と並列に補助スイッチを設け、該自己発振検出信号により該補助スイッチを介して該同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間を短絡又は開放せしめるようにしたことを特徴とする。
【０００９】
【実施の概要】
図１は本発明の実施例回路図であって、１は入力コンデンサ、２はスイッチング素子（主スイッチ）、３は電力変換用出力トランス、４は同期整流ＦＥＴ、５は転流ＦＥＴ、６はスイッチング素子４の駆動コンデンサ、７はスイッチング素子４の駆動抵抗、８はスイッチング素子５の駆動コンデンサ、９はスイッチング素子５の駆動抵抗、１０は出力チョーク、１１は平滑コンデンサ、２９は自己発振検出回路である。
【００１０】
この回路は通常、一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期している。しかし、入力電圧急変等により制御回路２８の応答が間に合わず、出力電圧が通常より高くなった場合、一次側主スイッチ２のゲートパルスは消滅し、自己発振状態に突入する。このとき一次側主スイッチ２のゲートパルスと出力トランス３の電圧は非同期となる。これを自己発振検出回路２９により検出し、検出信号として用いる。
【００１１】
図１において、制御回路２８によるゲートパルスが消滅した時、転流ＦＥＴ５がＯＮしていたとする。転流ＦＥＴ５は、出力トランス３の電圧がスレッシュホ−ルド電圧まで下がる間ＯＮし続け、出力チョーク１０にエネルギーを蓄える。転流ＦＥＴ５がＯＦＦすると、出力チョーク１０のエネルギーが放出され、整流ＦＥＴ４がＯＮし、出力トランス３により１次側にエネルギーが伝わる、一次側に伝達されてエネルギーは、一次側主スイッチ２の内蔵ダイオ−ドを通り入力に回生される。
【００１２】
出力チョーク１０のエネルギーが入力側に回生終わると、出力トランス３より逆キック電圧が発生し、転流ＦＥＴ５がまたＯＮする。この繰り返しにより自己発振状態は継続される。自己発振現象において、出力電圧が低下して一次側主スイッチ２のゲートパルスが再発生する正常動作に戻るとき、出力トランス３の励磁期間は通常より多いため直後の出力トランス３のリセット電圧ピークが増大し、一次側主スイッチ２、二次側同期整流ＦＥＴ４等の耐圧オーバーを引き起こす。このような現象を防ぐには、自己発振継続中にゲートパルスを再発生させなければよく、また、同期整流ＦＥＴ４又は、転流用ＦＥＴ５の動作を停止させ、１サイクル以上前記ＦＥＴのゲートソース短絡し続ければ自己発振が停止し、ダブルパルスの発生を防ぐことができる。
【００１３】
図２は本発明の実施例回路図、図７はその各部動作波形図で、図中３０は論理（XNOR）ゲートで一方に制御回路からの出力パルス信号を入力し、他方に出力トランスの電圧波形を入力し、その非同期を検出する。３１は該非同期の信号によりON、OFFする信号用スイッチである。入力電圧急変等により制御回路２８の応答が間に合わず、出力電圧が通常より高くなった場合、一次側主スイッチ２のゲートパルスは消滅し、自己発振状態に突入する。このとき一次側主スイッチ２のゲートパルスと出力トランス３の電圧は非同期となる。これを自己発振検出回路２９により検出し、一次側主スイッチ２のＯＮを停止させ、出力トランス３のリセット電圧ピークが増大するのを抑制するものである。
【００１４】
簡単に動作を説明すると、素子３０で一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期しているか、もしくは非同期であるかを検出し、同期しているならばHIが出力され制御回路２８は通常動作を継続する。非同期ならばLOが出力されトランジスタ３１がONし、制御回路２８は一次側主スイッチ２のゲートパルスを停止させる。やがて自己発振現象が停止（時間ｔ３）してから一次側主スイッチ２のゲートパルスを再発生させる。このときリセット電圧ピークの増大は抑制される（時間ｔ４）。
【００１５】
図３は本発明の他の実施例回路図で、図８はその各部動作波形図で、図中１４は転流FETのゲートソース間に並列接続されたトランジスタ（補助スイッチ）又、３４はホトカプラである。
簡単に動作を説明すると、素子３０で一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期しているか、もしくは非同期であるかを検出し、同期しているならばHIが出力され制御回路２８は通常動作を継続する。非同期ならばＬＯが出力されトランジスタ３１がONする。このときトランジスタ３３がＯＦＦし、ホトカプラ３４のトランジスタがＯＦＦして、転流FETのゲートソース間短絡用スイッチ１４がONし、転流ＦＥＴ５をOFFさせ自己発振現象が停止する（時間ｔ３）。よって主スイッチ２のゲートパルスの再発生時リセット電圧ピークの増大は抑制される(時間ｔ４)。
【００１７】
図４は本発明の他の実施例回路図で、上記の実施例と相違する点はトランジスタ４を整流FETのゲートソース間に並列接続した点にあり、これによっても同様な効果を得る。
【００１８】
尚、上記の実施例ではコンバータとして、フォワードコンバータの例について説明したが、この他フライバックコンバータにも同様に適用できる。
【００１９】
【発明の効果】
以上の説明から明らかなように、本発明によれば同期整流方式のスイッチング電源において、自己発振現象に起因する一次側主スイッチ、二次側同期整流ＦＥＴ等が耐圧オーバーすることによる、該主スイッチ、同期整流FETの破損を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の基本回路
【図２】 本発明の実施例
【図３】 本発明の実施例
【図４】 本発明の実施例
【図５】 従来の回路
【図６】 従来回路の各部各部波形図
【図７】 本発明（図２）の各部動作波形図
【図８】 本発明（図３）の各部動作波形図
【符号の説明】
１： 入力コンデンサ
２： スイッチング素子
３： 電力変換用出力トランス
４： 同期整流ＦＥＴ
５： 転流ＦＥＴ
１０： 出力チョーク
１１： 平滑コンデンサ
１２： 補助巻線
１４： ゲートソース間短絡用スイッチ
２８： 制御回路
２９： 自己発振検出回路
３０： XOR素子（論理ゲート）
３１： 信号用トランジスタ
３３： 信号用トランジスタ
３４： ホトカプラ
【発明の属する技術分野】
本発明は同期整流型コンバータに関する。
【０００２】
【従来の技術】
従来、この種の同期整流回路を用いたＤＣ−ＤＣコンバータとしては、図5に示すように、直流入力電源の直流電圧を、半導体スイッチ２（主スイッチ）のスイッチング動作によって矩形波パルス電圧に変換し、この矩形波パルス電圧を出力トランス３によって所望の電圧に変換した後、双方向性スイッチ素子（同期整流ＦＥＴ）４及び（転流ＦＥＴ）５の整流回路と、チョークコイル１０およびコンデンサ１１による平滑回路により整流・平滑して、その平均電圧として取り出すようにしている。
なお、前記した半導体スイッチ２のスイッチング動作の制御は、この同期整流コンバータの出力電圧を検出する電圧検出制御回路２８により、その検出状況に基づいてＰＷＭ制御される。
【０００３】
一般に同期整流回路の場合は、前述した図５のようにスイッチ素子４，５ともにＦＥＴを用いて同期動作させる場合と、スイッチ素子４のみにＦＥＴを用いて同期動作させる場合とがあるが、本発明は変換効率の向上を重視した前者の回路、即ち、スイッチ素子４，５を共に半導体スイッチ（ＦＥＴ）を用いた回路を対象としている。そこで前記双方向性スイッチ素子４を同期整流ＦＥＴ、素子５を転流ＦＥＴと表現する。
【０００４】
図６は従来回路の各部動作波形図で図６（ａ）は出力電圧波形、（ｂ）はスイッチ素子４のゲートパルス波形、（ｃ）はスイッチ素子４を流れる電流波形、（ｄ）は出力トランス３の１次巻線ｎ１の電圧波形である。この種のDC−DCコンバータにおいて入力電圧急変等により制御回路の応答が間に合わず、出力電圧が通常より高くなった場合（時間ｔ１）、一次側主スイッチのゲートパルスは消滅し、自己発振状態に突入する。自己発振現象において、同期整流ＦＥＴがＯＮし二次側のエネルギーを一次側に回生する動作は、出力トランスを励磁する期間であり、出力電圧が低下して一次側主スイッチのゲートパルスが再発生する正常動作に戻るとき、出力トランスの励磁期間は通常より多いため直後の出力トランスのリセット電圧ピークが増大し（時間ｔ２）、一次側主スイッチ、二次側同期整流ＦＥＴ等の耐圧オーバーを引き起こす。
【０００５】
【発明が解決しようとする課題】
本発明は、同期整流方式のスイッチング電源において、同期整流回路の自己発振現象及び、該電源の破損を防止するシステムを提案する。
【０００６】
【課題を解決する為の手段】
上記課題を解決するため請求項１の発明は、直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印可し、該出力トランスの二次側巻線側の出力を同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサ等により構成された同期整流回路により整流、平滑して直流電圧を出力する同期整流型コンバータにおいて、該スイッチング素子を制御する制御回路と、該同期整流回路の自己発振検出回路を備え、該自己発振検出回路は該制御回路の制御信号と該出力トランスの電圧信号の非同期を検出し、これを自己発振検出信号として用いることを特徴とする。
【０００７】
又、請求項２の発明は、制御信号の供給を継続又は停止する信号用スイッチを設け、該自己発振検出信号により該信号用スイッチを介して該スイッチング素子をオン又はオフ制御するようにしたことを特徴とする。
【０００８】
上記課題を解決するための請求項３の発明は、同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間と並列に補助スイッチを設け、該自己発振検出信号により該補助スイッチを介して該同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間を短絡又は開放せしめるようにしたことを特徴とする。
【０００９】
【実施の概要】
図１は本発明の実施例回路図であって、１は入力コンデンサ、２はスイッチング素子（主スイッチ）、３は電力変換用出力トランス、４は同期整流ＦＥＴ、５は転流ＦＥＴ、６はスイッチング素子４の駆動コンデンサ、７はスイッチング素子４の駆動抵抗、８はスイッチング素子５の駆動コンデンサ、９はスイッチング素子５の駆動抵抗、１０は出力チョーク、１１は平滑コンデンサ、２９は自己発振検出回路である。
【００１０】
この回路は通常、一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期している。しかし、入力電圧急変等により制御回路２８の応答が間に合わず、出力電圧が通常より高くなった場合、一次側主スイッチ２のゲートパルスは消滅し、自己発振状態に突入する。このとき一次側主スイッチ２のゲートパルスと出力トランス３の電圧は非同期となる。これを自己発振検出回路２９により検出し、検出信号として用いる。
【００１１】
図１において、制御回路２８によるゲートパルスが消滅した時、転流ＦＥＴ５がＯＮしていたとする。転流ＦＥＴ５は、出力トランス３の電圧がスレッシュホ−ルド電圧まで下がる間ＯＮし続け、出力チョーク１０にエネルギーを蓄える。転流ＦＥＴ５がＯＦＦすると、出力チョーク１０のエネルギーが放出され、整流ＦＥＴ４がＯＮし、出力トランス３により１次側にエネルギーが伝わる、一次側に伝達されてエネルギーは、一次側主スイッチ２の内蔵ダイオ−ドを通り入力に回生される。
【００１２】
出力チョーク１０のエネルギーが入力側に回生終わると、出力トランス３より逆キック電圧が発生し、転流ＦＥＴ５がまたＯＮする。この繰り返しにより自己発振状態は継続される。自己発振現象において、出力電圧が低下して一次側主スイッチ２のゲートパルスが再発生する正常動作に戻るとき、出力トランス３の励磁期間は通常より多いため直後の出力トランス３のリセット電圧ピークが増大し、一次側主スイッチ２、二次側同期整流ＦＥＴ４等の耐圧オーバーを引き起こす。このような現象を防ぐには、自己発振継続中にゲートパルスを再発生させなければよく、また、同期整流ＦＥＴ４又は、転流用ＦＥＴ５の動作を停止させ、１サイクル以上前記ＦＥＴのゲートソース短絡し続ければ自己発振が停止し、ダブルパルスの発生を防ぐことができる。
【００１３】
図２は本発明の実施例回路図、図７はその各部動作波形図で、図中３０は論理（XNOR）ゲートで一方に制御回路からの出力パルス信号を入力し、他方に出力トランスの電圧波形を入力し、その非同期を検出する。３１は該非同期の信号によりON、OFFする信号用スイッチである。入力電圧急変等により制御回路２８の応答が間に合わず、出力電圧が通常より高くなった場合、一次側主スイッチ２のゲートパルスは消滅し、自己発振状態に突入する。このとき一次側主スイッチ２のゲートパルスと出力トランス３の電圧は非同期となる。これを自己発振検出回路２９により検出し、一次側主スイッチ２のＯＮを停止させ、出力トランス３のリセット電圧ピークが増大するのを抑制するものである。
【００１４】
簡単に動作を説明すると、素子３０で一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期しているか、もしくは非同期であるかを検出し、同期しているならばHIが出力され制御回路２８は通常動作を継続する。非同期ならばLOが出力されトランジスタ３１がONし、制御回路２８は一次側主スイッチ２のゲートパルスを停止させる。やがて自己発振現象が停止（時間ｔ３）してから一次側主スイッチ２のゲートパルスを再発生させる。このときリセット電圧ピークの増大は抑制される（時間ｔ４）。
【００１５】
図３は本発明の他の実施例回路図で、図８はその各部動作波形図で、図中１４は転流FETのゲートソース間に並列接続されたトランジスタ（補助スイッチ）又、３４はホトカプラである。
簡単に動作を説明すると、素子３０で一次側主スイッチ２のゲートパルスと出力トランス３の電圧が同期しているか、もしくは非同期であるかを検出し、同期しているならばHIが出力され制御回路２８は通常動作を継続する。非同期ならばＬＯが出力されトランジスタ３１がONする。このときトランジスタ３３がＯＦＦし、ホトカプラ３４のトランジスタがＯＦＦして、転流FETのゲートソース間短絡用スイッチ１４がONし、転流ＦＥＴ５をOFFさせ自己発振現象が停止する（時間ｔ３）。よって主スイッチ２のゲートパルスの再発生時リセット電圧ピークの増大は抑制される(時間ｔ４)。
【００１７】
図４は本発明の他の実施例回路図で、上記の実施例と相違する点はトランジスタ４を整流FETのゲートソース間に並列接続した点にあり、これによっても同様な効果を得る。
【００１８】
尚、上記の実施例ではコンバータとして、フォワードコンバータの例について説明したが、この他フライバックコンバータにも同様に適用できる。
【００１９】
【発明の効果】
以上の説明から明らかなように、本発明によれば同期整流方式のスイッチング電源において、自己発振現象に起因する一次側主スイッチ、二次側同期整流ＦＥＴ等が耐圧オーバーすることによる、該主スイッチ、同期整流FETの破損を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の基本回路
【図２】 本発明の実施例
【図３】 本発明の実施例
【図４】 本発明の実施例
【図５】 従来の回路
【図６】 従来回路の各部各部波形図
【図７】 本発明（図２）の各部動作波形図
【図８】 本発明（図３）の各部動作波形図
【符号の説明】
１： 入力コンデンサ
２： スイッチング素子
３： 電力変換用出力トランス
４： 同期整流ＦＥＴ
５： 転流ＦＥＴ
１０： 出力チョーク
１１： 平滑コンデンサ
１２： 補助巻線
１４： ゲートソース間短絡用スイッチ
２８： 制御回路
２９： 自己発振検出回路
３０： XOR素子（論理ゲート）
３１： 信号用トランジスタ
３３： 信号用トランジスタ
３４： ホトカプラ
Claims (3)
- 直流入力電圧をスイッチング素子により矩形波パルス電圧に変換して出力トランスの一次巻線に印加し、該出力トランスの二次側巻線側の出力を同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コンデンサを有する同期整流回路により整流、平滑して直流電圧を出力する同期整流型コンバータにおいて、該スイッチング素子を制御する制御回路と、該同期整流回路の自己発振検出回路を備え、該自己発振検出回路は該制御回路の制御信号と該出力トランスの電圧信号の非同期を検出し、これを自己発振検出信号として用いて、該スイッチング素子のオンを停止させ、該出力トランスのリセット電圧ピークが増大するのを抑制することを特徴とする同期整流型コンバータ。
- 制御信号の供給を継続又は停止する信号用スイッチを設け、該自己発振検出回路は該制御回路の制御信号と該出力トランスの電圧信号の非同期を検出し、該信号用スイッチがオンすることで、自己発振現象が停止するようにしたことを特徴とする請求項１の同期整流型コンバータ。
- 同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間と並列に補助スイッチを設け、該自己発振検出信号により該補助スイッチを介して該同期整流ＦＥＴ又は転流ＦＥＴのゲートソース間を開放せしめるようにしたことを特徴とする請求項１の同期整流型コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021679A JP4605915B2 (ja) | 2001-01-30 | 2001-01-30 | 同期整流型コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021679A JP4605915B2 (ja) | 2001-01-30 | 2001-01-30 | 同期整流型コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002233143A JP2002233143A (ja) | 2002-08-16 |
| JP4605915B2 true JP4605915B2 (ja) | 2011-01-05 |
Family
ID=18887198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021679A Expired - Fee Related JP4605915B2 (ja) | 2001-01-30 | 2001-01-30 | 同期整流型コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4605915B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5167941B2 (ja) * | 2008-05-13 | 2013-03-21 | ミツミ電機株式会社 | 電源装置 |
| TWI402511B (zh) * | 2010-07-30 | 2013-07-21 | Univ Nat Sun Yat Sen | 峰值偵測電路 |
| CN109075712B (zh) | 2016-04-25 | 2021-01-08 | 株式会社村田制作所 | Dc-dc转换器 |
| CN114537169A (zh) * | 2022-03-28 | 2022-05-27 | 华人运通(山东)科技有限公司 | 大功率无线充电机及其车载端供电电路和控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150948A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 電源装置 |
| JP2000324819A (ja) * | 1999-04-30 | 2000-11-24 | Murata Mfg Co Ltd | Ｄｃーｄｃコンバータ |
-
2001
- 2001-01-30 JP JP2001021679A patent/JP4605915B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150948A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 電源装置 |
| JP2000324819A (ja) * | 1999-04-30 | 2000-11-24 | Murata Mfg Co Ltd | Ｄｃーｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002233143A (ja) | 2002-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| US5956245A (en) | Circuit and method for controlling a synchronous rectifier converter | |
| JP2004524788A (ja) | 同期整流変換器回路内の逆電流を減少させる方法と回路 | |
| JP3152016B2 (ja) | 同期整流用パワーｍｏｓｆｅｔの制御装置 | |
| US9369054B2 (en) | Reducing power consumption of a synchronous rectifier controller | |
| US6912143B2 (en) | Synchronous rectifier with burst mode control | |
| EP2190109B1 (en) | Control device for rectifiers of switching converters. | |
| JP2014230460A (ja) | 電力変換装置 | |
| JP4379903B2 (ja) | スイッチング電源装置 | |
| JP3681596B2 (ja) | 直流電源装置 | |
| JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| JP4605915B2 (ja) | 同期整流型コンバータ | |
| JP5303869B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001309647A (ja) | チョッパ回路 | |
| JP4072664B2 (ja) | 電子機器の電源装置 | |
| JP4395697B2 (ja) | フォワードコンバータ | |
| JP4618881B2 (ja) | 同期整流型フォワードコンバータ | |
| JP2022011003A (ja) | 電力回生スナバ回路および電源装置 | |
| JP4401010B2 (ja) | 同期整流型フォワ−ドコンバ−タ | |
| JP3415566B2 (ja) | スイッチング電源装置 | |
| JP4159312B2 (ja) | 零電圧スイッチング電源回路 | |
| JP3936320B2 (ja) | 同期整流型スイッチング電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP2003164147A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |