JP3202416B2 - 同期整流コンバータ - Google Patents
同期整流コンバータInfo
- Publication number
- JP3202416B2 JP3202416B2 JP14841093A JP14841093A JP3202416B2 JP 3202416 B2 JP3202416 B2 JP 3202416B2 JP 14841093 A JP14841093 A JP 14841093A JP 14841093 A JP14841093 A JP 14841093A JP 3202416 B2 JP3202416 B2 JP 3202416B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- synchronous rectifier
- commutation
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は同期整流コンバータの改
良に関するもので、特に他の直流電源と並列接続して用
いることのできる同期整流コンバータに関するものであ
る。
良に関するもので、特に他の直流電源と並列接続して用
いることのできる同期整流コンバータに関するものであ
る。
【０００２】
【従来の技術】従来、この種の同期整流回路を用いたＤ
Ｃ−ＤＣコンバータとしては、図３に示すように、直流
入力電源１の直流電圧を、半導体スイッチ２のスイッチ
ング動作によって矩形波パルス電圧に変換し、この矩形
波パルス電圧をトランス３によって所望の電圧に変換し
た後、半導体整流素子（同期整流ＦＥＴ）４および（転
流ＦＥＴ）５の整流回路と、チョークコイル６およびコ
ンデンサ７による平滑回路により整流・平滑して、その
平均値電圧として取り出すようにしている。なお、前記
した半導体スイッチ２のスイッチング動作の制御は、こ
の同期整流コンバータの出力電圧を検出する電圧検出制
御回路８により、その検出状況に基づいて制御される。
Ｃ−ＤＣコンバータとしては、図３に示すように、直流
入力電源１の直流電圧を、半導体スイッチ２のスイッチ
ング動作によって矩形波パルス電圧に変換し、この矩形
波パルス電圧をトランス３によって所望の電圧に変換し
た後、半導体整流素子（同期整流ＦＥＴ）４および（転
流ＦＥＴ）５の整流回路と、チョークコイル６およびコ
ンデンサ７による平滑回路により整流・平滑して、その
平均値電圧として取り出すようにしている。なお、前記
した半導体スイッチ２のスイッチング動作の制御は、こ
の同期整流コンバータの出力電圧を検出する電圧検出制
御回路８により、その検出状況に基づいて制御される。
【０００３】一般に同期整流回路の場合は、前述した図
３のように整流素子４，５として半導体スイッチを用い
て同期動作させる場合と、同期整流素子４のみに半導体
スイッチを用いて同期動作させる場合とがあるが、本発
明は変換効率の向上を重視した前者の回路、即ち、同期
整流素子４，５を共に電界効果型の半導体スイッチ（Ｆ
ＥＴ）を用いた回路を対象としている。そこで前記半導
体整流素子４を同期整流ＦＥＴ４、前記半導体整流素子
５を転流ＦＥＴ５と表現する。なお、転流ＦＥＴ５では
転流期間全域に亘ってゲート信号を得ることができない
ので、通常は転流用ダイオード９を付加してある。そし
て、このような同期整流コンバータは、小容量から大容
量のものまで取り揃え、負荷容量に応じた同期整流コン
バータを選択して用いられるようにしている。
３のように整流素子４，５として半導体スイッチを用い
て同期動作させる場合と、同期整流素子４のみに半導体
スイッチを用いて同期動作させる場合とがあるが、本発
明は変換効率の向上を重視した前者の回路、即ち、同期
整流素子４，５を共に電界効果型の半導体スイッチ（Ｆ
ＥＴ）を用いた回路を対象としている。そこで前記半導
体整流素子４を同期整流ＦＥＴ４、前記半導体整流素子
５を転流ＦＥＴ５と表現する。なお、転流ＦＥＴ５では
転流期間全域に亘ってゲート信号を得ることができない
ので、通常は転流用ダイオード９を付加してある。そし
て、このような同期整流コンバータは、小容量から大容
量のものまで取り揃え、負荷容量に応じた同期整流コン
バータを選択して用いられるようにしている。
【０００４】
【発明が解決しようとする課題】しかし、負荷容量に応
じた同期整流コンバータを用意するということは、その
機種数を多くすることであり、各機種毎に在庫を必要と
することになるため、設計、生産および物品管理の上か
ら機種数の削減が望まれており、同一機種の並列接続に
よる大容量負荷への対応が検討されているが、図３に示
してある従来の同期整流コンバータを並列接続して用い
る場合や、他の直流電源（電池等）を並列接続して用い
る場合には、次ような問題が生ずる。即ち、出力端子１
０，１１に前述したように同種の他の同期整流コンバー
タや、電池等の外部直流電源１２が並列接続されている
場合において、この並列接続された他の電源の方が、本
同期整流コンバータの出力電圧よりも相対的に電圧が高
くなり、電圧検出制御回路８がこれを検知して半導体ス
イッチ２の動作を停止させた場合や、本同期整流コンバ
ータがその保護装置の動作等により電力供給を停止した
場合には、出力端子１０，１１から外部直流電源１２の
電圧が供給されて、同期整流ＦＥＴ４および転流ＦＥＴ
５のゲートに印加されることになり、両ＦＥＴ４，５は
導通状態が継続されることになる。これは、整流素子と
してＦＥＴを用いるとき、そのゲートのバイアスがソー
ス電位に対して正常であれば、この両ＦＥＴ４，５のド
レイン−ソース間にはどちらの方向にも電流が流れるこ
とができるので出力端子から電流は逆流入し、やがては
破壊される可能性がある。本発明は、出力端子１０，１
１に並列接続される外部直流電源１２の電圧が、本体の
同期整流コンバータの出力電圧よりも高い電圧になるこ
となどによって、本同期整流コンバータが不動作状態に
なった場合においても、同期整流ＦＥＴ４および転流Ｆ
ＥＴ５が外部直流電源１２によってオン状態にならない
ようにした同期整流コンバータを提供するものである。
じた同期整流コンバータを用意するということは、その
機種数を多くすることであり、各機種毎に在庫を必要と
することになるため、設計、生産および物品管理の上か
ら機種数の削減が望まれており、同一機種の並列接続に
よる大容量負荷への対応が検討されているが、図３に示
してある従来の同期整流コンバータを並列接続して用い
る場合や、他の直流電源（電池等）を並列接続して用い
る場合には、次ような問題が生ずる。即ち、出力端子１
０，１１に前述したように同種の他の同期整流コンバー
タや、電池等の外部直流電源１２が並列接続されている
場合において、この並列接続された他の電源の方が、本
同期整流コンバータの出力電圧よりも相対的に電圧が高
くなり、電圧検出制御回路８がこれを検知して半導体ス
イッチ２の動作を停止させた場合や、本同期整流コンバ
ータがその保護装置の動作等により電力供給を停止した
場合には、出力端子１０，１１から外部直流電源１２の
電圧が供給されて、同期整流ＦＥＴ４および転流ＦＥＴ
５のゲートに印加されることになり、両ＦＥＴ４，５は
導通状態が継続されることになる。これは、整流素子と
してＦＥＴを用いるとき、そのゲートのバイアスがソー
ス電位に対して正常であれば、この両ＦＥＴ４，５のド
レイン−ソース間にはどちらの方向にも電流が流れるこ
とができるので出力端子から電流は逆流入し、やがては
破壊される可能性がある。本発明は、出力端子１０，１
１に並列接続される外部直流電源１２の電圧が、本体の
同期整流コンバータの出力電圧よりも高い電圧になるこ
となどによって、本同期整流コンバータが不動作状態に
なった場合においても、同期整流ＦＥＴ４および転流Ｆ
ＥＴ５が外部直流電源１２によってオン状態にならない
ようにした同期整流コンバータを提供するものである。
【０００５】
【課題を解決するための手段】本願の第１の発明による
同期整流コンバータは、直流入力電圧をスイッチング素
子により矩形波パルス電圧に変換してトランスの１次巻
線に印加し、そのトランスの２次巻線で取り出された所
望の電圧パルスを、同期整流ＦＥＴ、転流ＦＥＴ、チョ
ークコイル、コンデンサ等により整流・平滑して直流電
圧を出力すると共に、該直流出力電圧を検知して前記ス
イッチング素子の動作を制御する電圧検出制御回路を備
えた同期整流コンバータにおいて、前記同期整流ＦＥＴ
はそのゲートを出力端子の負極側に接続せしめて当該同
期整流コンバータに並列接続される外部直流電源によっ
て動作されないようにすると共に、前記トランスの１次
側または２次側の電流値を検出し、その検出電流値が所
定値以下になった場合に前記転流ＦＥＴをオフ動作せし
めるスイッチ回路を設け、前記外部直流電源によって当
該同期整流コンバータの出力端の直流電圧が所定電圧以
上に上昇した場合に、前記スイッチ回路を介して前記転
流ＦＥＴを不動作状態にするものである。
同期整流コンバータは、直流入力電圧をスイッチング素
子により矩形波パルス電圧に変換してトランスの１次巻
線に印加し、そのトランスの２次巻線で取り出された所
望の電圧パルスを、同期整流ＦＥＴ、転流ＦＥＴ、チョ
ークコイル、コンデンサ等により整流・平滑して直流電
圧を出力すると共に、該直流出力電圧を検知して前記ス
イッチング素子の動作を制御する電圧検出制御回路を備
えた同期整流コンバータにおいて、前記同期整流ＦＥＴ
はそのゲートを出力端子の負極側に接続せしめて当該同
期整流コンバータに並列接続される外部直流電源によっ
て動作されないようにすると共に、前記トランスの１次
側または２次側の電流値を検出し、その検出電流値が所
定値以下になった場合に前記転流ＦＥＴをオフ動作せし
めるスイッチ回路を設け、前記外部直流電源によって当
該同期整流コンバータの出力端の直流電圧が所定電圧以
上に上昇した場合に、前記スイッチ回路を介して前記転
流ＦＥＴを不動作状態にするものである。
【０００６】本願の第２の発明による同期整流コンバー
タは、直流入力電圧をスイッチング素子により矩形波パ
ルス電圧に変換してトランスの１次巻線に印加し、その
トランスの２次巻線で取り出された所望の電圧パルス
を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コ
ンデンサ等により整流・平滑して直流電圧を出力すると
共に、該直流出力電圧を検知して前記スイッチング素子
の動作を制御する電圧検出制御回路を備えた同期整流コ
ンバータにおいて、前記トランスの１次側または２次側
の電流値を検出し、その検出電流値が所定値以下になっ
た場合に前記同期整流ＦＥＴ及び前記転流ＦＥＴをオフ
動作せしめるスイッチ回路を前記同期整流ＦＥＴ及び前
記転流ＦＥＴの駆動回路にそれぞれ設け、当該同期整流
コンバータに並列接続される外部直流電源によって出力
端の直流電圧が所定電圧以上に上昇した場合に、前記各
スイッチ回路をそれぞれ介して前記同期整流ＦＥＴ及び
前記転流ＦＥＴを不動作状態にするものである。
タは、直流入力電圧をスイッチング素子により矩形波パ
ルス電圧に変換してトランスの１次巻線に印加し、その
トランスの２次巻線で取り出された所望の電圧パルス
を、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイル、コ
ンデンサ等により整流・平滑して直流電圧を出力すると
共に、該直流出力電圧を検知して前記スイッチング素子
の動作を制御する電圧検出制御回路を備えた同期整流コ
ンバータにおいて、前記トランスの１次側または２次側
の電流値を検出し、その検出電流値が所定値以下になっ
た場合に前記同期整流ＦＥＴ及び前記転流ＦＥＴをオフ
動作せしめるスイッチ回路を前記同期整流ＦＥＴ及び前
記転流ＦＥＴの駆動回路にそれぞれ設け、当該同期整流
コンバータに並列接続される外部直流電源によって出力
端の直流電圧が所定電圧以上に上昇した場合に、前記各
スイッチ回路をそれぞれ介して前記同期整流ＦＥＴ及び
前記転流ＦＥＴを不動作状態にするものである。
【０００７】
【実施例】図１は本発明の第１の実施例を示す回路図で
あり、図３に示した従来例と同一部分は同一符号で表し
ている。最初に、本実施例における同期整流ＦＥＴ４の
動作状態について説明する。同期整流ＦＥＴ４は、負極
性ラインに接続されているチョークコイル６の出力側に
そのゲートが接続されているので、本同期整流コンバー
タの２次側に正常な矩形波パルスが出力されていれば同
期整流ＦＥＴ４は正常に動作するようになっている。し
かし、並列接続されている外部直流電源１２の電圧の方
が本同期整流コンバータの出力電圧より相対的に高くな
ったこと等により、本同期整流コンバータが動作を停止
した場合、外部直流電源１２が出力端子１０，１１に接
続されていても、同期整流ＦＥＴ４はそのゲートに適正
な正極性の電圧が印加されないため、外部直流電源１２
によっては動作されないようになっている。
あり、図３に示した従来例と同一部分は同一符号で表し
ている。最初に、本実施例における同期整流ＦＥＴ４の
動作状態について説明する。同期整流ＦＥＴ４は、負極
性ラインに接続されているチョークコイル６の出力側に
そのゲートが接続されているので、本同期整流コンバー
タの２次側に正常な矩形波パルスが出力されていれば同
期整流ＦＥＴ４は正常に動作するようになっている。し
かし、並列接続されている外部直流電源１２の電圧の方
が本同期整流コンバータの出力電圧より相対的に高くな
ったこと等により、本同期整流コンバータが動作を停止
した場合、外部直流電源１２が出力端子１０，１１に接
続されていても、同期整流ＦＥＴ４はそのゲートに適正
な正極性の電圧が印加されないため、外部直流電源１２
によっては動作されないようになっている。
【０００８】次に、転流ＦＥＴ５の動作について説明す
る。図１から明らかなように、トランス３の１次側回路
に電流トランス１３を設け、その検出出力を電流検出制
御回路１４で検出しトランジスタ１６をオンにする。こ
のときスイッチ回路１５のスイッチ素子１７（図の例で
はｐチャネルＦＥＴ）のゲートは負バイアスのまま推移
するが、スイッチ素子１７はそのソースが正になった期
間、即ちトランス３のフライバック電圧が発生している
間のみ導通して転流ＦＥＴ５のゲートに電圧を印加す
る。従って、本同期整流コンバータが正常に動作してい
れば、半導体スイッチ２に流れる電流は定められた電流
値以上になり、電流検出制御回路１４およびスイッチ回
路１５をオン状態として転流ＦＥＴ５のゲートをバイア
スし、転流ＦＥＴ５をオン状態とする。ここで注意すべ
きことは、電流検出制御回路１４のトランジスタ１６は
コンデンサ２１と抵抗２２による時定数で１周期に亘っ
てオン状態を保持していることである。
る。図１から明らかなように、トランス３の１次側回路
に電流トランス１３を設け、その検出出力を電流検出制
御回路１４で検出しトランジスタ１６をオンにする。こ
のときスイッチ回路１５のスイッチ素子１７（図の例で
はｐチャネルＦＥＴ）のゲートは負バイアスのまま推移
するが、スイッチ素子１７はそのソースが正になった期
間、即ちトランス３のフライバック電圧が発生している
間のみ導通して転流ＦＥＴ５のゲートに電圧を印加す
る。従って、本同期整流コンバータが正常に動作してい
れば、半導体スイッチ２に流れる電流は定められた電流
値以上になり、電流検出制御回路１４およびスイッチ回
路１５をオン状態として転流ＦＥＴ５のゲートをバイア
スし、転流ＦＥＴ５をオン状態とする。ここで注意すべ
きことは、電流検出制御回路１４のトランジスタ１６は
コンデンサ２１と抵抗２２による時定数で１周期に亘っ
てオン状態を保持していることである。
【０００９】この状態において、本同期整流コンバータ
の動作が、その外部直流電源１２の電圧が相対的に高い
電圧になったことを電圧検出制御回路８で検出されて、
半導体スイッチ２へのスイッチングパルスの送出が停止
することにより、１次側の電流が所定電流値以下になる
ため、電流検出制御回路１４がオフ状態になり、これに
より転流ＦＥＴ５の動作を制御するスイッチ回路１５は
オフ状態になる。このように、転流ＦＥＴ５のオン・オ
フ状態の制御はトランス３の１次側に流れる電流値の検
出によって行われるものであるため、出力端子１０，１
１に外部直流電源１２が接続されていても、その出力端
子１０．１１から転流ＦＥＴ５に電流が流れ込む逆流現
象は生じない。なお、本同期整流コンバータの負荷が無
負荷または転流負荷時においては、転流ＦＥＴ５のゲー
ト信号をオフにし、転流ＦＥＴ５には電流が流れなくな
るが、転流用ダイオード９の順方向には転流電流が流れ
る。
の動作が、その外部直流電源１２の電圧が相対的に高い
電圧になったことを電圧検出制御回路８で検出されて、
半導体スイッチ２へのスイッチングパルスの送出が停止
することにより、１次側の電流が所定電流値以下になる
ため、電流検出制御回路１４がオフ状態になり、これに
より転流ＦＥＴ５の動作を制御するスイッチ回路１５は
オフ状態になる。このように、転流ＦＥＴ５のオン・オ
フ状態の制御はトランス３の１次側に流れる電流値の検
出によって行われるものであるため、出力端子１０，１
１に外部直流電源１２が接続されていても、その出力端
子１０．１１から転流ＦＥＴ５に電流が流れ込む逆流現
象は生じない。なお、本同期整流コンバータの負荷が無
負荷または転流負荷時においては、転流ＦＥＴ５のゲー
ト信号をオフにし、転流ＦＥＴ５には電流が流れなくな
るが、転流用ダイオード９の順方向には転流電流が流れ
る。
【００１０】図２は本発明の第２の実施例を示す回路図
であり、図１に示した第１の実施例と同一部分は同一符
号で表している。この実施例は、同期整流ＦＥＴ４のゲ
ート制御をも、図１で示した転流ＦＥＴ５のオン・オフ
動作の制御と同様に、本同期整流コンバータの１次側回
路電流を検知してオン・オフ制御する回路例である。
即ち、図２では本同期整流コンバータの負荷電流が決め
られた電流値以上になると、１次側電流を電流トランス
１３を介して電流検出制御回路２３で検出し、スイッチ
回路２５をオンする。スイッチ回路２５の出力（ｐチャ
ンネルＦＥＴ２６）は２つに分岐され、１つは同期整流
ＦＥＴ４のゲートを駆動して同期整流ＦＥＴ４をオン状
態にさせる。更に分岐されたもう一つは転流ＦＥＴ５の
制御回路２７に接続されており、この制御回路２７の出
力により図１の実施例と同様にスイッチ回路１５を制御
して転流ＦＥＴ５をオン状態にする。
であり、図１に示した第１の実施例と同一部分は同一符
号で表している。この実施例は、同期整流ＦＥＴ４のゲ
ート制御をも、図１で示した転流ＦＥＴ５のオン・オフ
動作の制御と同様に、本同期整流コンバータの１次側回
路電流を検知してオン・オフ制御する回路例である。
即ち、図２では本同期整流コンバータの負荷電流が決め
られた電流値以上になると、１次側電流を電流トランス
１３を介して電流検出制御回路２３で検出し、スイッチ
回路２５をオンする。スイッチ回路２５の出力（ｐチャ
ンネルＦＥＴ２６）は２つに分岐され、１つは同期整流
ＦＥＴ４のゲートを駆動して同期整流ＦＥＴ４をオン状
態にさせる。更に分岐されたもう一つは転流ＦＥＴ５の
制御回路２７に接続されており、この制御回路２７の出
力により図１の実施例と同様にスイッチ回路１５を制御
して転流ＦＥＴ５をオン状態にする。
【００１１】図２の電流検出制御回路２３で検出した電
流の位相と、これによって動作する同期整流ＦＥＴ４の
位相は同位相であるため、図１に示した電流検出制御回
路１４に比べると、図２の電流検出制御回路２３は大き
な時定数回路は不要である。しかし、その代りに転流Ｆ
ＥＴ５の制御回路２７には、図１の電流検出回路１４と
同じ時定数回路が必要である。次に、電流トランス１３
で検出される電流値が所定値以下になると、電流検出制
御回路２３とそれに続くスイッチ回路２５をオフ状態に
し、同期整流ＦＥＴ４をオフ状態にする。また、同時に
転流ＦＥＴ５の制御回路２７とそれに続くスイッチ回路
１５をオフ状態にして転流ＦＥＴ５をオフにする。従っ
て、半導体スイッチ２が動作を停止しているとき、或い
は回路電流が少ないときには同期整流ＦＥＴ４または転
流ＦＥＴ５はオフ状態になり、外部直流電源１２と並列
運転時にも出力端子１０，１１から逆流電流が流れ込む
ことはない。
流の位相と、これによって動作する同期整流ＦＥＴ４の
位相は同位相であるため、図１に示した電流検出制御回
路１４に比べると、図２の電流検出制御回路２３は大き
な時定数回路は不要である。しかし、その代りに転流Ｆ
ＥＴ５の制御回路２７には、図１の電流検出回路１４と
同じ時定数回路が必要である。次に、電流トランス１３
で検出される電流値が所定値以下になると、電流検出制
御回路２３とそれに続くスイッチ回路２５をオフ状態に
し、同期整流ＦＥＴ４をオフ状態にする。また、同時に
転流ＦＥＴ５の制御回路２７とそれに続くスイッチ回路
１５をオフ状態にして転流ＦＥＴ５をオフにする。従っ
て、半導体スイッチ２が動作を停止しているとき、或い
は回路電流が少ないときには同期整流ＦＥＴ４または転
流ＦＥＴ５はオフ状態になり、外部直流電源１２と並列
運転時にも出力端子１０，１１から逆流電流が流れ込む
ことはない。
【００１２】なお、図１および図２の抵抗１８，１９，
２８，２９およびダイオード２０，３０はトランス３に
電圧が発生していないときに同期整流ＦＥＴ４および転
流ＦＥＴ５のゲート回路のインピーダンスが高くなって
誤動作するのを防ぐ目的で設けられたものである。ま
た、図１および図２に示した実施例は、いずれも電流検
出をトランス３の１次側で行っているが、トランス３の
２次側で行ってもよい。また回路電流の検出には電流ト
ランス１３を使っているが、代わりに低抵抗を使ってそ
の両端の電圧降下を検出して電流検出制御回路１４また
は２３の入力信号とすることもできる。ただし、１次側
で検出電圧降下を検出する場合は、フォトカプラ等を用
いて絶縁された信号で整流回路を制御する必要がある。
２８，２９およびダイオード２０，３０はトランス３に
電圧が発生していないときに同期整流ＦＥＴ４および転
流ＦＥＴ５のゲート回路のインピーダンスが高くなって
誤動作するのを防ぐ目的で設けられたものである。ま
た、図１および図２に示した実施例は、いずれも電流検
出をトランス３の１次側で行っているが、トランス３の
２次側で行ってもよい。また回路電流の検出には電流ト
ランス１３を使っているが、代わりに低抵抗を使ってそ
の両端の電圧降下を検出して電流検出制御回路１４また
は２３の入力信号とすることもできる。ただし、１次側
で検出電圧降下を検出する場合は、フォトカプラ等を用
いて絶縁された信号で整流回路を制御する必要がある。
【００１３】
【発明の効果】以上述べたように本発明によれば、同期
整流コンバータの入力側電流または出力側電流を検出し
て、その検出電流が定められた電流値以上の場合にのみ
転流ＦＥＴを動作させ（この場合、同期整流ＦＥＴは他
の手段により外部直流電源の逆流電流阻止が行われ
る。）、または同期整流ＦＥＴと転流ＦＥＴを動作さ
せ、当該同期整流コンバータに並列接続された外部直流
電源によっては前記同期整流ＦＥＴ、転流ＦＥＴが動作
されないようにしたものであり、外部直流電源の並列接
続運転を可能にし、特に同種の同期整流コンバータを負
荷容量に応じて並列接続ができるようにしたもので、運
転の安全性と共に、同期整流コンバータの機種の削減を
図り得る効果を奏するものである。
整流コンバータの入力側電流または出力側電流を検出し
て、その検出電流が定められた電流値以上の場合にのみ
転流ＦＥＴを動作させ（この場合、同期整流ＦＥＴは他
の手段により外部直流電源の逆流電流阻止が行われ
る。）、または同期整流ＦＥＴと転流ＦＥＴを動作さ
せ、当該同期整流コンバータに並列接続された外部直流
電源によっては前記同期整流ＦＥＴ、転流ＦＥＴが動作
されないようにしたものであり、外部直流電源の並列接
続運転を可能にし、特に同種の同期整流コンバータを負
荷容量に応じて並列接続ができるようにしたもので、運
転の安全性と共に、同期整流コンバータの機種の削減を
図り得る効果を奏するものである。
【図１】本発明による同期整流コンバータの第１の実施
例回路図である。
例回路図である。
【図２】本発明による同期整流コンバータの第２の実施
例回路図である。
例回路図である。
【図３】従来の同期整流コンバータの回路図である。
１ 直流入力電源 ２ 半導体スイッチ ３ 電圧変換トランス ４ 同期整流ＦＥＴ ５ 転流ＦＥＴ ６ チョークコイル ７，２１ コンデンサ ８ 電圧検出制御回路 ９ 転流用ダイオード １０，１１ 出力端子 １２ 外部直流電源 １３ 電流トランス １４，２３ 電流検出制御回路 １５，２５ スイッチ回路 １６，２４ トランジスタ １７，２６ 制御用ＦＥＴ １８，１９，２２，２８，２９ 抵抗 ２０，３０ ダイオード ２７ 制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 直樹 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平３−218264（ＪＰ，Ａ) 実開 平４−58087（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (2)
- 【請求項１】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、そのトランスの２次巻線で取り出された所望の電圧
パルスを、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイ
ル、コンデンサ等により整流・平滑して直流電圧を出力
すると共に、該直流出力電圧を検知して前記スイッチン
グ素子の動作を制御する電圧検出制御回路を備えた同期
整流コンバータにおいて、前記同期整流ＦＥＴはそのゲ
ートを出力端子の負極側に接続せしめて当該同期整流コ
ンバータに並列接続される外部直流電源によって動作さ
れないようにすると共に、前記トランスの１次側または
２次側の電流値を検出し、その検出電流値が所定値以下
になった場合に前記転流ＦＥＴをオフ動作せしめるスイ
ッチ回路を設け、前記外部直流電源によって当該同期整
流コンバータの出力端の直流電圧が所定電圧以上に上昇
した場合に、前記スイッチ回路を介して前記転流ＦＥＴ
を不動作状態にすることを特徴とする同期整流コンバー
タ。 - 【請求項２】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、そのトランスの２次巻線で取り出された所望の電圧
パルスを、同期整流ＦＥＴ、転流ＦＥＴ、チョークコイ
ル、コンデンサ等により整流・平滑して直流電圧を出力
すると共に、該直流出力電圧を検知して前記スイッチン
グ素子の動作を制御する電圧検出制御回路を備えた同期
整流コンバータにおいて、前記トランスの１次側または
２次側の電流値を検出し、その検出電流値が所定値以下
になった場合に前記同期整流ＦＥＴ及び前記転流ＦＥＴ
をオフ動作せしめるスイッチ回路を前記同期整流ＦＥＴ
及び前記転流ＦＥＴの駆動回路にそれぞれ設け、当該同
期整流コンバータに並列接続される外部直流電源によっ
て出力端の直流電圧が所定電圧以上に上昇した場合に、
前記各スイッチ回路をそれぞれ介して前記同期整流ＦＥ
Ｔ及び前記転流ＦＥＴを不動作状態にすることを特徴と
する同期整流コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14841093A JP3202416B2 (ja) | 1993-05-28 | 1993-05-28 | 同期整流コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14841093A JP3202416B2 (ja) | 1993-05-28 | 1993-05-28 | 同期整流コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06343262A JPH06343262A (ja) | 1994-12-13 |
| JP3202416B2 true JP3202416B2 (ja) | 2001-08-27 |
Family
ID=15452171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14841093A Expired - Fee Related JP3202416B2 (ja) | 1993-05-28 | 1993-05-28 | 同期整流コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202416B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101797397B1 (ko) * | 2016-11-11 | 2017-11-14 | 김규식 | 인체 밀착형 허리띠 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405871B2 (ja) | 1995-11-28 | 2003-05-12 | 富士通株式会社 | 直流−直流変換制御回路および直流−直流変換装置 |
| JP3543287B2 (ja) * | 1996-05-28 | 2004-07-14 | オリジン電気株式会社 | 電源回路 |
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| WO2000016470A1 (de) | 1998-09-16 | 2000-03-23 | Siemens Aktiengesellschaft | Schaltungsanordnung und verfahren zur selbstgesteuerten gleichrichtung in umrichtern |
| US6188592B1 (en) * | 1999-11-05 | 2001-02-13 | Ericsson Inc. | Externally-driven scheme for synchronous rectification |
| CN1227804C (zh) * | 2000-01-28 | 2005-11-16 | 艾利森公司 | 一种能够防止在其中发生故障的直流－直流变换器 |
| KR20020009290A (ko) * | 2000-07-25 | 2002-02-01 | 이형도 | 자려식 플라이백 컨버터 회로 |
| US6426884B1 (en) * | 2000-11-06 | 2002-07-30 | Ericsson, Inc. | Reducing reverse currents in a synchronous rectifier circuit |
| JP3548826B2 (ja) | 2001-09-07 | 2004-07-28 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| JP3770863B2 (ja) * | 2002-10-21 | 2006-04-26 | コーセル株式会社 | スイッチング電源用同期整流回路 |
| US7330365B2 (en) | 2003-09-02 | 2008-02-12 | Sanken Electric Co., Ltd. | Synchronous commutation DC-DC converter |
| JP4378707B2 (ja) | 2006-01-27 | 2009-12-09 | 株式会社デンソー | 電圧変換回路の制御装置 |
| JP4326531B2 (ja) | 2006-01-27 | 2009-09-09 | 株式会社デンソー | 電圧変換回路の制御装置 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| JP2022101013A (ja) * | 2020-12-24 | 2022-07-06 | オムロン株式会社 | 電力変換装置、電力変換装置の制御装置及び制御方法 |
-
1993
- 1993-05-28 JP JP14841093A patent/JP3202416B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101797397B1 (ko) * | 2016-11-11 | 2017-11-14 | 김규식 | 인체 밀착형 허리띠 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06343262A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5956245A (en) | Circuit and method for controlling a synchronous rectifier converter | |
| US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US6833635B2 (en) | Dual input DC-to-DC power converter | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| US6912143B2 (en) | Synchronous rectifier with burst mode control | |
| JP2001218455A (ja) | 無停電性スイッチングレギュレータ | |
| JP3152016B2 (ja) | 同期整流用パワーｍｏｓｆｅｔの制御装置 | |
| JPH0549251A (ja) | 電力スイツチングデバイスにおけるスイツチング損失を最小にするための方法 | |
| JP3341825B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH11187651A (ja) | 同期整流方式非絶縁型ｄｃ−ｄｃコンバータ | |
| US5675481A (en) | Drive signal controlled under-voltage lockout circuit | |
| JP4278208B2 (ja) | 電気機器のスイッチモード電源 | |
| JP2963601B2 (ja) | 同期整流コンバータ | |
| JP2963602B2 (ja) | 同期整流コンバータ | |
| JP3386907B2 (ja) | 同期整流コンバ−タ | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3448130B2 (ja) | 同期整流回路 | |
| JP3370201B2 (ja) | 同期整流コンバ−タ | |
| JPH0320046Y2 (ja) | ||
| JP2002233143A (ja) | 同期整流型コンバータ | |
| JP2002199713A (ja) | 同期整流型フォワードコンバータ | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3448176B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002051558A (ja) | 同期整流型フォワ−ドコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |