JP2002051558A - 同期整流型フォワ−ドコンバ−タ - Google Patents
同期整流型フォワ−ドコンバ−タInfo
- Publication number
- JP2002051558A JP2002051558A JP2000231510A JP2000231510A JP2002051558A JP 2002051558 A JP2002051558 A JP 2002051558A JP 2000231510 A JP2000231510 A JP 2000231510A JP 2000231510 A JP2000231510 A JP 2000231510A JP 2002051558 A JP2002051558 A JP 2002051558A
- Authority
- JP
- Japan
- Prior art keywords
- output
- self
- synchronous rectification
- voltage
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】同期整流回路方式のスイッチング電源におい
て、並列運転時に発生する同期整流回路の自己発振を停
止させ、出力より入力に回生される電力を無くするもの
である。 【解決手段】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
可し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョ−クコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧を出力する同期整流型フォワ−ドコンバ
−タにおいて、該出力トランスに補助巻線を設けると共
に前記補助巻線と並列にスイッチを設け、又、前記出力
側同期整流回路の自己発振検出回路を設け、前記自己発
振検出回路の検出信号により前記スイッチを制御し該補
助巻線を短絡又は開放せしめる。その検出方法として、
メインスイッチング素子のゲート信号を監視し検出する
方法、入力電圧または補助巻線の出力の電圧上昇を監視
し検出する方法、自己発振周波数の変化を監視し検出す
る方法を用いる。
て、並列運転時に発生する同期整流回路の自己発振を停
止させ、出力より入力に回生される電力を無くするもの
である。 【解決手段】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
可し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョ−クコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧を出力する同期整流型フォワ−ドコンバ
−タにおいて、該出力トランスに補助巻線を設けると共
に前記補助巻線と並列にスイッチを設け、又、前記出力
側同期整流回路の自己発振検出回路を設け、前記自己発
振検出回路の検出信号により前記スイッチを制御し該補
助巻線を短絡又は開放せしめる。その検出方法として、
メインスイッチング素子のゲート信号を監視し検出する
方法、入力電圧または補助巻線の出力の電圧上昇を監視
し検出する方法、自己発振周波数の変化を監視し検出す
る方法を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は同期整流型フォワ−
ドコンバ−タに係り、特に並列接続運転に適した同期整
流型フォワ−ドコンバ−タに関する。
ドコンバ−タに係り、特に並列接続運転に適した同期整
流型フォワ−ドコンバ−タに関する。
【０００２】
【従来の技術】従来、この種の同期整流回路を用いたＤ
Ｃ−ＤＣコンバ−タとしては、図５に示すように、直流
入力電源の直流電圧を、半導体スイッチ２のスイッチン
グ動作によって矩形波パルス電圧に変換し、この矩形波
パルス電圧をトランス３によって所望の電圧に変換した
後、双方向性スイッチ素子（同期整流ＦＥＴ）４及び
（転流ＦＥＴ）５の整流回路と、チョ−クコイル１０お
よびコンデンサ１１による平滑回路により整流・平滑し
て、その平均電圧として取り出すようにしている。な
お、前記した半導体スイッチ２のスイッチング動作の制
御は、この同期整流コンバ−タの出力電圧を検出する電
圧検出制御回路１２により、その検出状況に基づいてＰ
ＷＭ制御される。
Ｃ−ＤＣコンバ−タとしては、図５に示すように、直流
入力電源の直流電圧を、半導体スイッチ２のスイッチン
グ動作によって矩形波パルス電圧に変換し、この矩形波
パルス電圧をトランス３によって所望の電圧に変換した
後、双方向性スイッチ素子（同期整流ＦＥＴ）４及び
（転流ＦＥＴ）５の整流回路と、チョ−クコイル１０お
よびコンデンサ１１による平滑回路により整流・平滑し
て、その平均電圧として取り出すようにしている。な
お、前記した半導体スイッチ２のスイッチング動作の制
御は、この同期整流コンバ−タの出力電圧を検出する電
圧検出制御回路１２により、その検出状況に基づいてＰ
ＷＭ制御される。
【０００３】一般に同期整流回路の場合は、前述した図
５のようにスイッチ素子４，５を用いて同期動作させる
場合と、スイッチ素子４のみにＦＥＴを用いて同期動作
させる場合とがあるが、本発明は変換効率の向上を重視
した前者の回路、即ち、スイッチ素子４，５を共に半導
体スイッチ（ＦＥＴ）を用いた回路を対象としている。
そこで前記双方向性スイッチ素子４を同期整流ＦＥＴ、
素子５を転流ＦＥＴと表現する。なお、転流ＦＥＴ５で
は転流期間全域に於いてゲ−ト信号を得ることが出来な
いので、通常は転流用ダイオ−ド９を付加してある。そ
して、このような同期整流コンバ−タは、小容量から大
容量のものまで取り揃え、負荷容量に応じた同期整流コ
ンバ−タを選択して用いられるようにしている。
５のようにスイッチ素子４，５を用いて同期動作させる
場合と、スイッチ素子４のみにＦＥＴを用いて同期動作
させる場合とがあるが、本発明は変換効率の向上を重視
した前者の回路、即ち、スイッチ素子４，５を共に半導
体スイッチ（ＦＥＴ）を用いた回路を対象としている。
そこで前記双方向性スイッチ素子４を同期整流ＦＥＴ、
素子５を転流ＦＥＴと表現する。なお、転流ＦＥＴ５で
は転流期間全域に於いてゲ−ト信号を得ることが出来な
いので、通常は転流用ダイオ−ド９を付加してある。そ
して、このような同期整流コンバ−タは、小容量から大
容量のものまで取り揃え、負荷容量に応じた同期整流コ
ンバ−タを選択して用いられるようにしている。
【０００４】
【発明が解決しようとする課題】しかし負荷容量に応じ
た同期整流コンバ−タを用意するということは、その機
種数を多くする事であり、各機種毎に在庫を必要とする
事になるため、設計、生産および物品管理の上から機種
数の削減が望まれており、同一機種のコンバ−タモジュ
−ル（ＣＯＮＶ１〜ＣＯＮＶ３）の並列接続運転による
大容量負荷への対応がなされている。この並列運転の場
合には以下の問題がある。
た同期整流コンバ−タを用意するということは、その機
種数を多くする事であり、各機種毎に在庫を必要とする
事になるため、設計、生産および物品管理の上から機種
数の削減が望まれており、同一機種のコンバ−タモジュ
−ル（ＣＯＮＶ１〜ＣＯＮＶ３）の並列接続運転による
大容量負荷への対応がなされている。この並列運転の場
合には以下の問題がある。
【０００５】即ち、このようなモジュールを並列運転し
ているとき、出力電圧に差があると、出力電圧の高いモ
ジュールからもう一方の低いモジュールに電流が流れ込
み、出力電圧が低いモジュールにおいて、スイッチング
素子２のゲート信号が絞られているにも関わらず出力側
の同期整流回路が自己発振を始める。自己発振を始める
ことで、２次巻線側より１次巻線側に電力が回生され、
出力電圧の差が大きくなると、回生される電力も多くな
り、電力の損失が発生し、電源の破損にも至る。
ているとき、出力電圧に差があると、出力電圧の高いモ
ジュールからもう一方の低いモジュールに電流が流れ込
み、出力電圧が低いモジュールにおいて、スイッチング
素子２のゲート信号が絞られているにも関わらず出力側
の同期整流回路が自己発振を始める。自己発振を始める
ことで、２次巻線側より１次巻線側に電力が回生され、
出力電圧の差が大きくなると、回生される電力も多くな
り、電力の損失が発生し、電源の破損にも至る。
【０００６】そこで従来の回路では、同期整流回路の自
己発振を停止させずに、１次側に回生する最大電力を制
御する方法を行ってきた。その方法は、回生電力が大き
くなと、自己発振周波数が低くなる事を利用し、ある一
定の周波数より低くならない様発振周波数を制御してい
た。しかし自己発振を停止させないため、ある程度の電
力が１次側に回生されてしまい、電力の無駄となってし
まう欠点がある。そこで本発明は、同期整流方式のスイ
ッチング電源を、並列運転したときに起こる同期整流回
路の自己発振現象を停止させ、電源の出力側より入力側
に回生される電力を無くす事により、効率の良い電源シ
ステムを提案する。
己発振を停止させずに、１次側に回生する最大電力を制
御する方法を行ってきた。その方法は、回生電力が大き
くなと、自己発振周波数が低くなる事を利用し、ある一
定の周波数より低くならない様発振周波数を制御してい
た。しかし自己発振を停止させないため、ある程度の電
力が１次側に回生されてしまい、電力の無駄となってし
まう欠点がある。そこで本発明は、同期整流方式のスイ
ッチング電源を、並列運転したときに起こる同期整流回
路の自己発振現象を停止させ、電源の出力側より入力側
に回生される電力を無くす事により、効率の良い電源シ
ステムを提案する。
【０００７】
【課題を解決する為の手段】上記課題を解決するため請
求項１の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョ−クコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧を出力する同期整流型フォワ−ド
コンバ−タにおいて、該出力トランスに補助巻線を設け
ると共に前記補助巻線と並列にスイッチを設け、又、前
記出力側同期整流回路の自己発振検出回路を設け、前記
自己発振検出回路の検出信号により前記スイッチを制御
し該補助巻線を短絡又は開放せしめるようにしたことを
特徴とする。
求項１の発明は、直流入力電圧をスイッチング素子によ
り矩形波パルス電圧に変換して出力トランスの一次巻線
に印加し、前記出力トランスの二次側巻線側の出力を、
同期整流ＦＥＴ、転流ＦＥＴ、チョ−クコイル、コンデ
ンサ等により構成された出力側同期整流回路により整
流、平滑して直流電圧を出力する同期整流型フォワ−ド
コンバ−タにおいて、該出力トランスに補助巻線を設け
ると共に前記補助巻線と並列にスイッチを設け、又、前
記出力側同期整流回路の自己発振検出回路を設け、前記
自己発振検出回路の検出信号により前記スイッチを制御
し該補助巻線を短絡又は開放せしめるようにしたことを
特徴とする。
【０００８】又、上記課題を解決するため請求項２の発
明は、要求項１の同期整流型フォワ−ドコンバ−タを複
数台有し、前記各コンバ−タは入力端子と出力端子を夫
々共通にして並列接続されていることを特徴とする同期
整流型フォワ−ドコンバ−タにある。
明は、要求項１の同期整流型フォワ−ドコンバ−タを複
数台有し、前記各コンバ−タは入力端子と出力端子を夫
々共通にして並列接続されていることを特徴とする同期
整流型フォワ−ドコンバ−タにある。
【０００９】
【実施の概要】図１は本発明の実施例回路図であって、
１は入力コンデンサ、２はスイッチング素子、３は電力
変換用出力トランス、４は整流用双方向性スイッチング
素子（同期整流ＦＥＴ）、５は回生用双方向性スイッチ
ング素子（転流ＦＥＴ）、６はスイッチング素子４の駆
動コンデンサ、７はスイッチング素子４の駆動抵抗、８
はスイッチング素子５の駆動コンデンサ、９はスイッチ
ング素子５の駆動抵抗、１０は出力チョーク、１１は平
滑コンデンサ、１４はスイッチ素子、１２は補助巻線
（補助電源用巻線でも共用可能）である。
１は入力コンデンサ、２はスイッチング素子、３は電力
変換用出力トランス、４は整流用双方向性スイッチング
素子（同期整流ＦＥＴ）、５は回生用双方向性スイッチ
ング素子（転流ＦＥＴ）、６はスイッチング素子４の駆
動コンデンサ、７はスイッチング素子４の駆動抵抗、８
はスイッチング素子５の駆動コンデンサ、９はスイッチ
ング素子５の駆動抵抗、１０は出力チョーク、１１は平
滑コンデンサ、１４はスイッチ素子、１２は補助巻線
（補助電源用巻線でも共用可能）である。
【００１０】この回路はモジュールを並列運転したとき
に、相手の出力電圧が自分の出力電圧よりも高いと、出
力側より入力側に電力の回生が始まり、自己発振に至
る。その自己発振を、巻き線の電圧上昇、また回生が始
まると、制御回路２８により、自分のスイッチング素子
２のデューティを絞り、デューティが零になる事を、ま
た自己発振が始まり電力の回生が増加すると発振周波数
が低下する事を利用し、自己発振検出回路（２９）によ
り、スイッチ（１４）をオンさせることで、電力変換用
トランス３の補助巻線１２を短絡し、自己発振を停止さ
せるものである。なお、短絡時の電流は、出力チョ−ク
１０により制限されるため、過大な電流は流れず、巻線
短絡トランジスタ（１４）は、それほど電流耐量の大き
な物は必要ない。
に、相手の出力電圧が自分の出力電圧よりも高いと、出
力側より入力側に電力の回生が始まり、自己発振に至
る。その自己発振を、巻き線の電圧上昇、また回生が始
まると、制御回路２８により、自分のスイッチング素子
２のデューティを絞り、デューティが零になる事を、ま
た自己発振が始まり電力の回生が増加すると発振周波数
が低下する事を利用し、自己発振検出回路（２９）によ
り、スイッチ（１４）をオンさせることで、電力変換用
トランス３の補助巻線１２を短絡し、自己発振を停止さ
せるものである。なお、短絡時の電流は、出力チョ−ク
１０により制限されるため、過大な電流は流れず、巻線
短絡トランジスタ（１４）は、それほど電流耐量の大き
な物は必要ない。
【００１１】図１において、出力より高い電圧が出力に
印加され、制御回路２８によるパルスのデューティがゼ
ロと成った時、回生用双方向性スイッチング素子５がＯ
Ｎしていたとする。回生用双方向性スイッチング素子５
は、内蔵のゲ−ト−ソ−ス間コンデンサ電圧が放電し、
スレッシュホ−ルド電圧まで下がる間ＯＮし続け、出力
チョ−ク１０にエネルギ−を蓄える。素子５がＯＦＦす
ると、出力チョ−ク１０のエネルギ−が放出され、整流
用双方向性スイッチング素子４がＯＮし、電力変換用ト
ランス３により１次側にエネルギ−が伝わる、１次側に
伝達されてエネルギ−は、スイッチング素子２の内蔵ダ
イオ−ドを通り入力に回生される。
印加され、制御回路２８によるパルスのデューティがゼ
ロと成った時、回生用双方向性スイッチング素子５がＯ
Ｎしていたとする。回生用双方向性スイッチング素子５
は、内蔵のゲ−ト−ソ−ス間コンデンサ電圧が放電し、
スレッシュホ−ルド電圧まで下がる間ＯＮし続け、出力
チョ−ク１０にエネルギ−を蓄える。素子５がＯＦＦす
ると、出力チョ−ク１０のエネルギ−が放出され、整流
用双方向性スイッチング素子４がＯＮし、電力変換用ト
ランス３により１次側にエネルギ−が伝わる、１次側に
伝達されてエネルギ−は、スイッチング素子２の内蔵ダ
イオ−ドを通り入力に回生される。
【００１２】出力チョ−ク１０のエネルギ−が入力側に
回生終わると、電力変換用トランス３より逆キック電圧
が発生し、回生用双方向性スイッチング素子５がまたＯ
Ｎする。この繰り返しにより自己発振を続ける。このよ
うに自己発振を停止させるには、電力変換用トランス３
の動作を停止させれば良く、トランスのある巻き線を１
サイクル以上短絡し続ければ、自己発振が停止する事が
分かる。
回生終わると、電力変換用トランス３より逆キック電圧
が発生し、回生用双方向性スイッチング素子５がまたＯ
Ｎする。この繰り返しにより自己発振を続ける。このよ
うに自己発振を停止させるには、電力変換用トランス３
の動作を停止させれば良く、トランスのある巻き線を１
サイクル以上短絡し続ければ、自己発振が停止する事が
分かる。
【００１３】図２は本発明の他の実施例であり、モジュ
ールを並列運転したときに、相手の出力電圧が自分の出
力電圧よりも高いと、制御回路２８の作用により、自分
のデューティを絞ることを利用し、デューティが零にな
ると、スイッチ（１４）をオンさせることで補助巻線１
２を短絡し、自己発振を防ぐものである。簡単に動作を
説明すると、スイッチング素子２のドライブ波形を抵抗
１８とコンデンサ１９にて積分し、デューティが零とな
りドライブ波形が無くなるとトランジスタ３０がＯＦＦ
し、スイッチ（１４）がＯＮし自己発振を停止する。
ールを並列運転したときに、相手の出力電圧が自分の出
力電圧よりも高いと、制御回路２８の作用により、自分
のデューティを絞ることを利用し、デューティが零にな
ると、スイッチ（１４）をオンさせることで補助巻線１
２を短絡し、自己発振を防ぐものである。簡単に動作を
説明すると、スイッチング素子２のドライブ波形を抵抗
１８とコンデンサ１９にて積分し、デューティが零とな
りドライブ波形が無くなるとトランジスタ３０がＯＦＦ
し、スイッチ（１４）がＯＮし自己発振を停止する。
【００１４】図３は本発明の第３の実施例であり、２次
側より電力の回生が始まると、入力巻き線、及びその他
の巻き線電圧が上昇するので、その電圧があらかじめ設
定した電圧値を越えると、スイッチ（１４）をオンさせ
ることによって巻線を短絡し、自己発振を停止するもの
である。簡単に動作を説明すると、ＩＣ２５により、補
助巻線１２の電圧がある値より大きくなると、ＩＣ２５
がＯＮし、トランジスタ２２もＯＮ、そしてスイッチ
（１４）もＯＮし補助巻線１２を短絡し、自己発振を停
止するものである。
側より電力の回生が始まると、入力巻き線、及びその他
の巻き線電圧が上昇するので、その電圧があらかじめ設
定した電圧値を越えると、スイッチ（１４）をオンさせ
ることによって巻線を短絡し、自己発振を停止するもの
である。簡単に動作を説明すると、ＩＣ２５により、補
助巻線１２の電圧がある値より大きくなると、ＩＣ２５
がＯＮし、トランジスタ２２もＯＮ、そしてスイッチ
（１４）もＯＮし補助巻線１２を短絡し、自己発振を停
止するものである。
【００１５】図４は本発明の第４の実施例で、並列運転
される他のモジュールの出力電圧が高く、回生される電
力が多いほど、自己発振の発振周波数が低くなるという
ことを利用し、スイッチング周波数の変化を周波数監視
回路で読みとり、一定値より低くなるとスイッチ１４を
オンさせ、自己発振を防ぐものである。簡単に説明する
と、自己発振が継続し周波数が低くなると抵抗３０、３
３、コンデンサ３１にて構成される時定数回路に於い
て、周波数が低くなるとコンデンサ３１の電圧が高くな
り、スイッチ（１４）をＯＮし補助巻線１２を短絡し、
自己発振を停止するものである。
される他のモジュールの出力電圧が高く、回生される電
力が多いほど、自己発振の発振周波数が低くなるという
ことを利用し、スイッチング周波数の変化を周波数監視
回路で読みとり、一定値より低くなるとスイッチ１４を
オンさせ、自己発振を防ぐものである。簡単に説明する
と、自己発振が継続し周波数が低くなると抵抗３０、３
３、コンデンサ３１にて構成される時定数回路に於い
て、周波数が低くなるとコンデンサ３１の電圧が高くな
り、スイッチ（１４）をＯＮし補助巻線１２を短絡し、
自己発振を停止するものである。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
によれば同期整流方式のスイッチング電源において並列
接続を行い、並列運転時の同期整流回路の自己発振を止
めることができる。因みに、出力１０ｗの電源におい
て、従来の回路においては、出力側より入力側への回生
電力が約８ｗあったが、本発明の回路では、１ｗ以下と
なり１ｗを越えると発振停止となり回生電力はゼロとな
る。
によれば同期整流方式のスイッチング電源において並列
接続を行い、並列運転時の同期整流回路の自己発振を止
めることができる。因みに、出力１０ｗの電源におい
て、従来の回路においては、出力側より入力側への回生
電力が約８ｗあったが、本発明の回路では、１ｗ以下と
なり１ｗを越えると発振停止となり回生電力はゼロとな
る。
【図１】本発明の基本回路
【図２】本発明の実施例（ゲート信号監視タイプ）
【図３】本発明の実施例（過電圧監視タイプ）
【図４】本発明の実施例（発振周波数監視タイプ）
【図５】従来の回路
１： 入力コンデンサ ２： スイッチング素子 ３： 電力変換用トランス ４： 整流用双方向性スイッチング素子（同期整流
ＦＥＴ） ５： 回生用双方向性スイッチング素子（転流ＦＥ
Ｔ） １０： 出力チョーク １１： 平滑コンデンサ １２： 補助巻線（短絡巻線） １４： スイッチ ２８： 制御回路 ２９： 自己発振検出回路
ＦＥＴ） ５： 回生用双方向性スイッチング素子（転流ＦＥ
Ｔ） １０： 出力チョーク １１： 平滑コンデンサ １２： 補助巻線（短絡巻線） １４： スイッチ ２８： 制御回路 ２９： 自己発振検出回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 CA02 CA07 CA12 CA13 CB03 CB07 CC02 CC08 DA04 DB01 DC05 5H730 AA00 AA14 AS01 BB23 BB57 BB85 DD04 DD26 EE08 EE19 FD01 FG05 XX03 XX11 XX28 XX32 XX33 XX37 XX41
Claims (5)
- 【請求項１】直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換して出力トランスの一次巻線に印
加し、前記出力トランスの二次側巻線側の出力を、同期
整流ＦＥＴ、転流ＦＥＴ、チョ−クコイル、コンデンサ
等により構成された出力側同期整流回路により整流、平
滑して直流電圧を出力する同期整流型フォワ−ドコンバ
−タにおいて、該出力トランスに補助巻線を設けると共
に前記補助巻線と並列にスイッチを設け、又、前記出力
側同期整流回路の自己発振検出回路を設け、前記自己発
振検出回路の検出信号により前記スイッチを制御し該補
助巻線を短絡又は開放せしめるようにしたことを特徴と
する同期整流型フォワ−ドコンバ−タ。 - 【請求項２】請求項１の同期整流型フォワ−ドコンバ−
タを複数台有し、前記各コンバ−タは入力端子と出力端
子を夫々共通にして並列接続されていることを特徴とす
る同期整流型フォワ−ドコンバ−タ。 - 【請求項３】自己発振検出回路はスイッチング素子の制
御用ＰＷＭ信号が無くなったことを検出し、これを自己
発振検出信号としたことを特徴とする請求項１又は請求
項２の同期整流型フォワ−ドコンバ−タ。 - 【請求項４】自己発振検出回路は出力トランスの巻線電
圧の上昇を検出し、これを自己発振検出信号としたこと
を特徴とする請求項１又は請求項２の同期整流型フォワ
−ドコンバ−タ。 - 【請求項５】自己発振検出回路は自己発振周波数を検出
し、これを自己発振検出信号としたことを特徴とする請
求項１又は請求項２の同期整流型フォワ−ドコンバ−
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231510A JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231510A JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002051558A true JP2002051558A (ja) | 2002-02-15 |
| JP4401010B2 JP4401010B2 (ja) | 2010-01-20 |
Family
ID=18724338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231510A Expired - Fee Related JP4401010B2 (ja) | 2000-07-31 | 2000-07-31 | 同期整流型フォワ−ドコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4401010B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1369981A2 (en) * | 2002-06-05 | 2003-12-10 | Shindengen Electric Manufacturing Company, Limited | Driving circuit employing synchronous rectifier circuit |
| JP2016063732A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
| US9553520B2 (en) | 2013-03-04 | 2017-01-24 | Byd Company Limited | Switching power source, method and control chip for controlling the same |
-
2000
- 2000-07-31 JP JP2000231510A patent/JP4401010B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1369981A2 (en) * | 2002-06-05 | 2003-12-10 | Shindengen Electric Manufacturing Company, Limited | Driving circuit employing synchronous rectifier circuit |
| EP1369981A3 (en) * | 2002-06-05 | 2004-11-24 | Shindengen Electric Manufacturing Company, Limited | Driving circuit employing synchronous rectifier circuit |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| US9553520B2 (en) | 2013-03-04 | 2017-01-24 | Byd Company Limited | Switching power source, method and control chip for controlling the same |
| JP2016063732A (ja) * | 2014-09-15 | 2016-04-25 | Tdk株式会社 | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4401010B2 (ja) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| JP4824524B2 (ja) | 単方向ｄｃ−ｄｃコンバータおよびその制御方法 | |
| JP3763831B2 (ja) | 電源供給装置及びその制御方法 | |
| US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
| US6912143B2 (en) | Synchronous rectifier with burst mode control | |
| CN107276383A (zh) | 使用自启动初级侧驱动器生成辅助次级电源的电路和方法 | |
| JP2000354371A (ja) | パルス幅変調制御装置 | |
| CN106208706A (zh) | 电源电路、相关发送电路、集成电路和发送信号的方法 | |
| JP2004524788A (ja) | 同期整流変換器回路内の逆電流を減少させる方法と回路 | |
| JP2014230460A (ja) | 電力変換装置 | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP5020479B2 (ja) | 電源装置 | |
| US20230096383A1 (en) | Method for operating in burst mode active clamp flyback converters and corresponding active clamp flyback converter apparatus | |
| JP4618881B2 (ja) | 同期整流型フォワードコンバータ | |
| JP4401010B2 (ja) | 同期整流型フォワ−ドコンバ−タ | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| US6696772B2 (en) | Synchronous rectification | |
| JP2003250274A (ja) | シングルステージのシングルスイッチ力率補正回路におけるバス電圧ストレスを低減する方法 | |
| JP2002051551A (ja) | スイッチング電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP2002233144A (ja) | 同期整流型フォワードコンバータ | |
| JP2002233143A (ja) | 同期整流型コンバータ | |
| JP2009005432A (ja) | 電源装置 | |
| JP3370201B2 (ja) | 同期整流コンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |