JP2003250274A - シングルステージのシングルスイッチ力率補正回路におけるバス電圧ストレスを低減する方法 - Google Patents
シングルステージのシングルスイッチ力率補正回路におけるバス電圧ストレスを低減する方法Info
- Publication number
- JP2003250274A JP2003250274A JP2003024180A JP2003024180A JP2003250274A JP 2003250274 A JP2003250274 A JP 2003250274A JP 2003024180 A JP2003024180 A JP 2003024180A JP 2003024180 A JP2003024180 A JP 2003024180A JP 2003250274 A JP2003250274 A JP 2003250274A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- frequency
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 コストを増すことなくシングルステージのシ
ングルスイッチ力率補正回路における過剰電圧ストレス
を解消すること。 【解決手段】 本発明は増加する電圧ストレスに応答し
コンデンサの所定の作動周波数をより低く変調すること
により、シングルステージのシングルスイッチ（ＳＳＳ
Ｓ）コンバータにおける電圧ストレスを低減するための
装置及び方法を提供するものである。このＳＳＳＳコン
バータの一次回路（１１２）及び二次回路（１１４）に
はスイッチ（１２０）を介して制御回路（１１６）及び
これと協力する周波数設定コンデンサ（ＣＴ）及び抵抗
（ＲＴ）が結合されている。このＣＴまたはＲＴには周
波数フォールドバックデバイス（１８０）が結合されて
おりこのデバイスはＣＴまたはＲＴと協働してスイッチ
ング周波数を変調することによってバス電圧ストレスを
下げることができる。電圧スレッショルドの変化を検出
した時に作動周波数は所定作動周波数から変調例えば低
下される。
ングルスイッチ力率補正回路における過剰電圧ストレス
を解消すること。 【解決手段】 本発明は増加する電圧ストレスに応答し
コンデンサの所定の作動周波数をより低く変調すること
により、シングルステージのシングルスイッチ（ＳＳＳ
Ｓ）コンバータにおける電圧ストレスを低減するための
装置及び方法を提供するものである。このＳＳＳＳコン
バータの一次回路（１１２）及び二次回路（１１４）に
はスイッチ（１２０）を介して制御回路（１１６）及び
これと協力する周波数設定コンデンサ（ＣＴ）及び抵抗
（ＲＴ）が結合されている。このＣＴまたはＲＴには周
波数フォールドバックデバイス（１８０）が結合されて
おりこのデバイスはＣＴまたはＲＴと協働してスイッチ
ング周波数を変調することによってバス電圧ストレスを
下げることができる。電圧スレッショルドの変化を検出
した時に作動周波数は所定作動周波数から変調例えば低
下される。
Description
【０００１】
【発明の属する技術分野】本発明はパワー電子技術に関
し、より詳細には電圧ストレスを低減したシングルステ
ージのシングルスイッチ力率補正回路に関する。
し、より詳細には電圧ストレスを低減したシングルステ
ージのシングルスイッチ力率補正回路に関する。
【０００２】
【従来の技術】電源における高調波電流の問題を解決す
る従来の方法として、力率補正（ＰＦＣ）回路を使用す
る方法があった。例えば入力ＡＣ電力をブリッジタイプ
の整流デバイスによって整流し、これを電力補正用ＰＦ
Ｃ回路に入力し、次に電圧変換器で変換し、負荷へ出力
する。
る従来の方法として、力率補正（ＰＦＣ）回路を使用す
る方法があった。例えば入力ＡＣ電力をブリッジタイプ
の整流デバイスによって整流し、これを電力補正用ＰＦ
Ｃ回路に入力し、次に電圧変換器で変換し、負荷へ出力
する。
【０００３】このシングルステージ方法では入力電流の
整形およびアイソレーションを１回の工程で行う。更に
このシングルステージは１つの制御式半導体デバイスだ
けで実現されている。これらシングルステージのシング
ルスイッチ回路はステップアップインダクタとエネルギ
ー蓄積コンデンサとを一体化している。シングルスイッ
チがオンにスイッチされると、インダクタを通ってトラ
ンスの一次コイルに電流が流れ、ＤＣ電圧トランスの二
次コイルへエネルギーを供給し、インダクタ内にエネル
ギーを蓄積する。スイッチがオフにスイッチングされる
と、インダクタに蓄積されていたエネルギーはエネルギ
ー蓄積コンデンサへ送られる。
整形およびアイソレーションを１回の工程で行う。更に
このシングルステージは１つの制御式半導体デバイスだ
けで実現されている。これらシングルステージのシング
ルスイッチ回路はステップアップインダクタとエネルギ
ー蓄積コンデンサとを一体化している。シングルスイッ
チがオンにスイッチされると、インダクタを通ってトラ
ンスの一次コイルに電流が流れ、ＤＣ電圧トランスの二
次コイルへエネルギーを供給し、インダクタ内にエネル
ギーを蓄積する。スイッチがオフにスイッチングされる
と、インダクタに蓄積されていたエネルギーはエネルギ
ー蓄積コンデンサへ送られる。
【０００４】
【発明が解決しようとする課題】バスまたはブーストコ
ンデンサ用の電圧は入力されるＡＣ電力と共に変化す
る。従って、ＡＣ電力がレンジの広いＡＣ入力であり、
負荷変動が大きい場合、コンデンサ上の電圧はコンデン
サの設計に応じて大幅に変化する。高電圧に耐え、かつ
出力電圧の変動を小さくするため容量を十分にするに
は、容量がより大きく、電圧定格のより高いコンデンサ
が必要である。しかしながら、このタイプのコンデンサ
は極めて高価であり、かさばる。この問題のために、現
在使用されているシングルステージのシングルスイッチ
ＰＦＣ回路はエネルギー蓄積コンデンサにかかる電圧ス
トレスが過剰となり、このため、回路の用途が限られ、
コストが高くなるという問題を一般に有している。
ンデンサ用の電圧は入力されるＡＣ電力と共に変化す
る。従って、ＡＣ電力がレンジの広いＡＣ入力であり、
負荷変動が大きい場合、コンデンサ上の電圧はコンデン
サの設計に応じて大幅に変化する。高電圧に耐え、かつ
出力電圧の変動を小さくするため容量を十分にするに
は、容量がより大きく、電圧定格のより高いコンデンサ
が必要である。しかしながら、このタイプのコンデンサ
は極めて高価であり、かさばる。この問題のために、現
在使用されているシングルステージのシングルスイッチ
ＰＦＣ回路はエネルギー蓄積コンデンサにかかる電圧ス
トレスが過剰となり、このため、回路の用途が限られ、
コストが高くなるという問題を一般に有している。
【０００５】この問題に対する１つの解決方法として、
ラツロ・ヒューバーおよびミラン・ジョバノビッチによ
る論文「スイッチング損失を少なくしたシングルステー
ジのシングルスイッチ入力電流整形技術」（ＩＥＥＥ第
１５巻第４号、２０００年７月）に記載されているよう
に、電圧ストレスを小さくするためにフィードバック用
コイルを増設する方法がある。このフィードバック用コ
イルを使った解決方法によれば、２つの増設された一次
巻線を使って全ラインおよび負荷レンジ内でエネルギー
蓄積コンデンサの電圧を所望するレベル（９０〜２６４
Ｖｒｍｓのユニバーサルラインレンジで、例えば４００
Ｖ）よりも低く維持している。しかしながら、このフィ
ードバック方法にはコンバータのコストが高くなり、更
に複雑となるという欠点がある。
ラツロ・ヒューバーおよびミラン・ジョバノビッチによ
る論文「スイッチング損失を少なくしたシングルステー
ジのシングルスイッチ入力電流整形技術」（ＩＥＥＥ第
１５巻第４号、２０００年７月）に記載されているよう
に、電圧ストレスを小さくするためにフィードバック用
コイルを増設する方法がある。このフィードバック用コ
イルを使った解決方法によれば、２つの増設された一次
巻線を使って全ラインおよび負荷レンジ内でエネルギー
蓄積コンデンサの電圧を所望するレベル（９０〜２６４
Ｖｒｍｓのユニバーサルラインレンジで、例えば４００
Ｖ）よりも低く維持している。しかしながら、このフィ
ードバック方法にはコンバータのコストが高くなり、更
に複雑となるという欠点がある。
【０００６】
【課題を解決するための手段】本発明は、大きくなる電
圧ストレスに応答し、コンデンサの所定の作動周波数を
より低く変調することにより、シングルステージのシン
グルスイッチ（ＳＳＳＳ）コンバータにおける電圧スト
レスを低減するための装置および方法として技術的な利
点を提供するものである。このＳＳＳＳコンバータの一
次回路および二次回路にはスイッチを介して制御回路お
よび協働する周波数設定コンデンサ（ＣＴ）および抵抗
（ＲＴ）が結合されている。このＣＴまたはＲＴには周
波数フォールドバックデバイスが結合されており、この
デバイスはＣＴまたはＲＴと協働してスイッチング周波
数を変調することによってバス電圧ストレスを下げるこ
とができる。電圧スレッショルドの変化を検出した時に
作動周波数を所定作動周波数から変調、例えば低下す
る。
圧ストレスに応答し、コンデンサの所定の作動周波数を
より低く変調することにより、シングルステージのシン
グルスイッチ（ＳＳＳＳ）コンバータにおける電圧スト
レスを低減するための装置および方法として技術的な利
点を提供するものである。このＳＳＳＳコンバータの一
次回路および二次回路にはスイッチを介して制御回路お
よび協働する周波数設定コンデンサ（ＣＴ）および抵抗
（ＲＴ）が結合されている。このＣＴまたはＲＴには周
波数フォールドバックデバイスが結合されており、この
デバイスはＣＴまたはＲＴと協働してスイッチング周波
数を変調することによってバス電圧ストレスを下げるこ
とができる。電圧スレッショルドの変化を検出した時に
作動周波数を所定作動周波数から変調、例えば低下す
る。
【０００７】本発明の理解をより完全にするために、添
付図面を参照し、次の図面と共に次の詳細な説明を参照
する。
付図面を参照し、次の図面と共に次の詳細な説明を参照
する。
【０００８】
【発明の実施の形態】特に現時点で好ましい実施例を参
照し、本願の多数の革新的技術の内容について説明す
る。しかしながら、この種の実施例は本明細書において
多数の有利な用途および技術革新の内容を数例しか記述
していないと理解すべきである。一般に、本願明細書に
おける記載は権利範囲を請求する種々の発明のいずれも
必ずしも限定するものではない。更に発明の特徴事項に
適用できる説明もあれば、他の特徴事項には適用できな
い説明もある。
照し、本願の多数の革新的技術の内容について説明す
る。しかしながら、この種の実施例は本明細書において
多数の有利な用途および技術革新の内容を数例しか記述
していないと理解すべきである。一般に、本願明細書に
おける記載は権利範囲を請求する種々の発明のいずれも
必ずしも限定するものではない。更に発明の特徴事項に
適用できる説明もあれば、他の特徴事項には適用できな
い説明もある。
【０００９】図面全体にわたり、同じ機能を有する同様
または均等な要素を表示するのに、同じ参照番号または
文字を使用することに留意されたい。本発明の要旨を不
必要に不明瞭にし得る公知の機能および構造に関する詳
細な説明は、説明を簡潔にするために省略してある。
または均等な要素を表示するのに、同じ参照番号または
文字を使用することに留意されたい。本発明の要旨を不
必要に不明瞭にし得る公知の機能および構造に関する詳
細な説明は、説明を簡潔にするために省略してある。
【００１０】次に図１を参照すると、ここには本発明の
実施例に係わるシングルステージのシングルスイッチ力
率補正（ＰＦＣ）回路の簡略された回路図が示されてい
る。ＡＣ入力ターミナルにＡＣパワーが入力され、出力
ターミナルＶｏにてＤＣパワーが出力される。このＰＦ
Ｃ回路は一次回路１１２と、二次回路１１４と、制御回
路１１６とを含む。整流ブリッジダイオード１１８は、
例えばＡＣ電力メインラインから入力ターミナルに入力
されたＡＣ電圧を整流する。ＰＦＣ回路はパワー用電界
効果トランジスタのようなパワースイッチ１２０と、磁
気部品１２２、例えばパワー用トランスまたは結合イン
ダクタとを更に含む。トランス１２２は一対の一次巻線
と二次巻線とを含む。一次回路１１２のダイオード（Ｄ
１）はパワー用スイッチ１２０が導通状態の時にどちら
の一次巻線を附勢するかを決定する。エネルギー蓄積コ
ンデンサ（Ｃｂｕｓ）はメインラインの電圧が低いとき
にＰＦＣ回路を作動させるためのエネルギーを提供する
だけでなく、ＰＦＣ回路のうちの必要な中間エネルギー
の蓄積装置ともなっている。
実施例に係わるシングルステージのシングルスイッチ力
率補正（ＰＦＣ）回路の簡略された回路図が示されてい
る。ＡＣ入力ターミナルにＡＣパワーが入力され、出力
ターミナルＶｏにてＤＣパワーが出力される。このＰＦ
Ｃ回路は一次回路１１２と、二次回路１１４と、制御回
路１１６とを含む。整流ブリッジダイオード１１８は、
例えばＡＣ電力メインラインから入力ターミナルに入力
されたＡＣ電圧を整流する。ＰＦＣ回路はパワー用電界
効果トランジスタのようなパワースイッチ１２０と、磁
気部品１２２、例えばパワー用トランスまたは結合イン
ダクタとを更に含む。トランス１２２は一対の一次巻線
と二次巻線とを含む。一次回路１１２のダイオード（Ｄ
１）はパワー用スイッチ１２０が導通状態の時にどちら
の一次巻線を附勢するかを決定する。エネルギー蓄積コ
ンデンサ（Ｃｂｕｓ）はメインラインの電圧が低いとき
にＰＦＣ回路を作動させるためのエネルギーを提供する
だけでなく、ＰＦＣ回路のうちの必要な中間エネルギー
の蓄積装置ともなっている。
【００１１】二次回路はトランスの二次側から流れる電
流を整流するための整流回路（コンデンサＣｏおよびダ
イオードＤ２）を含む。制御回路１１６は出力ターミナ
ル上でレギュレートされたＤＣ電圧を維持するよう、パ
ワースイッチ１２０のオン時間を制御する。制御回路１
１６は従来のパルス幅変調（ＰＷＭ）制御用ＩＣとする
ことができる。この回路は制御式スイッチ１２０に対す
るデューティサイクル（オン時間／周期＝デューティサ
イクル）を変える。この制御回路はスイッチング周波数
を設定する発振器と、エラー増幅器およびその他の補助
回路も含む。この制御回路はオーバー電圧保護回路およ
び／またはオーバー電流保護回路も含むことができる。
流を整流するための整流回路（コンデンサＣｏおよびダ
イオードＤ２）を含む。制御回路１１６は出力ターミナ
ル上でレギュレートされたＤＣ電圧を維持するよう、パ
ワースイッチ１２０のオン時間を制御する。制御回路１
１６は従来のパルス幅変調（ＰＷＭ）制御用ＩＣとする
ことができる。この回路は制御式スイッチ１２０に対す
るデューティサイクル（オン時間／周期＝デューティサ
イクル）を変える。この制御回路はスイッチング周波数
を設定する発振器と、エラー増幅器およびその他の補助
回路も含む。この制御回路はオーバー電圧保護回路およ
び／またはオーバー電流保護回路も含むことができる。
【００１２】スイッチング周波数は抵抗器ＲＴおよびコ
ンデンサＣＴを選択することによって決定される。本例
ではＲＴはＣＴに送られる充電電流を設定する。一旦Ｒ
Ｔが設定されると、ＣＴを選択することにより関係式Ｉ
＝ｃ×ｄｖ／ｄｔに従って発振器の周期が決定される。
ｄｖは制御回路の内部回路、発振器の上下スレッショル
ド電圧によって決定され、ｃはＣＴであり、ＩはＲＴに
よって設定される電流であり、ｄｔは発振器の周期であ
る。電流および／または電圧、および恐らくはオフセッ
トのスケーリングもあるが、このスケーリングは発振器
の動作を大幅に変えるものではない。
ンデンサＣＴを選択することによって決定される。本例
ではＲＴはＣＴに送られる充電電流を設定する。一旦Ｒ
Ｔが設定されると、ＣＴを選択することにより関係式Ｉ
＝ｃ×ｄｖ／ｄｔに従って発振器の周期が決定される。
ｄｖは制御回路の内部回路、発振器の上下スレッショル
ド電圧によって決定され、ｃはＣＴであり、ＩはＲＴに
よって設定される電流であり、ｄｔは発振器の周期であ
る。電流および／または電圧、および恐らくはオフセッ
トのスケーリングもあるが、このスケーリングは発振器
の動作を大幅に変えるものではない。
【００１３】このタイプの回路は電圧ソースコンバータ
として一般に知られているものである。このタイプの電
圧ソースコンバータのパワーステージのトポロジーにつ
いての詳細な説明は、１９９４年４月５日に発行された
テラモト外を発明者とする米国特許第5,301,095号に記
載されており、この米国特許を本明細書で参照して援用
する。本発明を電圧ソースコンバータに関連させて説明
するが、本発明は同じタイプの回路にも使用できる。
として一般に知られているものである。このタイプの電
圧ソースコンバータのパワーステージのトポロジーにつ
いての詳細な説明は、１９９４年４月５日に発行された
テラモト外を発明者とする米国特許第5,301,095号に記
載されており、この米国特許を本明細書で参照して援用
する。本発明を電圧ソースコンバータに関連させて説明
するが、本発明は同じタイプの回路にも使用できる。
【００１４】本発明によれば、ＣＴまたはＲＴに周波数
フォールドバックデバイス１８０が結合されており、こ
のデバイスはこれらと協働し、作動周波数を変調するこ
とによりバス電圧ストレスを低下できる。モニタされて
いるスイッチ電流またはバス電圧が所定のスレッショル
ドに一致した時に、この作動周波数が所定の作動周波数
から変調（すなわち低下）される。
フォールドバックデバイス１８０が結合されており、こ
のデバイスはこれらと協働し、作動周波数を変調するこ
とによりバス電圧ストレスを低下できる。モニタされて
いるスイッチ電流またはバス電圧が所定のスレッショル
ドに一致した時に、この作動周波数が所定の作動周波数
から変調（すなわち低下）される。
【００１５】次に図２を参照すると、ここには図１に示
された周波数フォールドバックデバイス１８０の一実施
例が示されている。抵抗器Ｒ１とＲ２とはコンパレータ
Ｕ１への入力として分圧器の回路配置に結合されてい
る。Ｕ１は別の入力端に結合された基準電圧（ＶREF）
も有する。抵抗器Ｒ１およびＲ２はバス電圧（ＶBUS）
と比較的低いＶREFとを比較できるように、この電圧を
低くするように分圧する。ＶREFによって設定されたス
レッショルドに一旦到達すると、Ｕ１は状態を変える。
Ｕ１の出力はトランジスタＱ１のゲートに結合されてお
り、更にＱ１のソースとアースとの間には抵抗器（Ｒ
ｅ）が結合されている。Ｑ１のドレインはＩＣコントロ
ーラとコンデンサＣＴとの間のノードに結合されてお
り、ＩＣコントローラには抵抗器ＲＴも結合されてい
る。
された周波数フォールドバックデバイス１８０の一実施
例が示されている。抵抗器Ｒ１とＲ２とはコンパレータ
Ｕ１への入力として分圧器の回路配置に結合されてい
る。Ｕ１は別の入力端に結合された基準電圧（ＶREF）
も有する。抵抗器Ｒ１およびＲ２はバス電圧（ＶBUS）
と比較的低いＶREFとを比較できるように、この電圧を
低くするように分圧する。ＶREFによって設定されたス
レッショルドに一旦到達すると、Ｕ１は状態を変える。
Ｕ１の出力はトランジスタＱ１のゲートに結合されてお
り、更にＱ１のソースとアースとの間には抵抗器（Ｒ
ｅ）が結合されている。Ｑ１のドレインはＩＣコントロ
ーラとコンデンサＣＴとの間のノードに結合されてお
り、ＩＣコントローラには抵抗器ＲＴも結合されてい
る。
【００１６】従って、Ｃｂｕｓ上の電圧がスレッショル
ドよりも高くなると、Ｕ１の出力状態は低レベルから高
レベルへ変化し、トランジスタＱ１はターンオンされ、
これによって効果的にＲｅの両端に一定電圧が生じる。
これによって効果的にトランジスタＱ１は電流シンクと
して作動できる。Ｑ１およびＲｅによって形成されるこ
の電流シンクはＣＴから所定量の電流を引き出す。すな
わちＣＴへの充電電流が低減される。このことは、ＣＴ
が上方スレッショルドに到達するのにかかる時間を長く
し、よって周波数を下げ、このことはＣｂｕｓ上の電圧
を低下させる。
ドよりも高くなると、Ｕ１の出力状態は低レベルから高
レベルへ変化し、トランジスタＱ１はターンオンされ、
これによって効果的にＲｅの両端に一定電圧が生じる。
これによって効果的にトランジスタＱ１は電流シンクと
して作動できる。Ｑ１およびＲｅによって形成されるこ
の電流シンクはＣＴから所定量の電流を引き出す。すな
わちＣＴへの充電電流が低減される。このことは、ＣＴ
が上方スレッショルドに到達するのにかかる時間を長く
し、よって周波数を下げ、このことはＣｂｕｓ上の電圧
を低下させる。
【００１７】周波数は大幅に、例えば従来の１００ｋＨ
ｚから約２０ｋＨｚ程度に低い周波数まで低下すること
が好ましい。このように周波数が低下する結果、バス電
圧ストレスは約４５５Ｖから４１９Ｖまで低下する。こ
のタイプの用途に使用される代表的なＣｂｕｓコンデン
サの最大電圧定格は４５０Ｖであるので、このような解
決方法によりコンバータはコンデンサに過剰ストレスを
与えることなく、すなわちコンデンサを破壊することな
く作動できる。
ｚから約２０ｋＨｚ程度に低い周波数まで低下すること
が好ましい。このように周波数が低下する結果、バス電
圧ストレスは約４５５Ｖから４１９Ｖまで低下する。こ
のタイプの用途に使用される代表的なＣｂｕｓコンデン
サの最大電圧定格は４５０Ｖであるので、このような解
決方法によりコンバータはコンデンサに過剰ストレスを
与えることなく、すなわちコンデンサを破壊することな
く作動できる。
【００１８】Ｕ１がオペアンプとして構成されている場
合でも、本技術は作動できることにも留意すべきであ
る。状態が急激に変化する代わりにＵ１はリニアモード
で作動する。このことは、周波数を急激ではなくスムー
ズに変える効果がある。
合でも、本技術は作動できることにも留意すべきであ
る。状態が急激に変化する代わりにＵ１はリニアモード
で作動する。このことは、周波数を急激ではなくスムー
ズに変える効果がある。
【００１９】次に図３を参照すると、ここには図１に示
された周波数フォールドバックデバイス１８０の別の実
施例が示されている。ここで、Ｑ１のソースはアースに
結合されており、ドレインは抵抗器Ｒｃに結合されてお
り、抵抗器Ｒｃは更にＲＴと並列に結合されている。図
３の回路は図２の回路と同じように機能するが、（図２
の場合のように）Ｑ１を通る別のパスを提供することに
より、ＣＴに利用できる電流を小さくする代わりに、Ｑ
１はターンオンされ、（Ｒ１およびＲ２並びにＵ１への
ＶＲＥＦ入力の選択によって決定される）適当なトリッ
プポイントに到達すると、飽和状態となるように駆動さ
れる。これにより効果的にＲｃはＲＴと並列状態にされ
る。このことは、ＣＴへの充電電流も減少させ、これに
よってスイッチング周波数が低下し、これによりＣｂｕ
ｓ上の電圧が低下する。
された周波数フォールドバックデバイス１８０の別の実
施例が示されている。ここで、Ｑ１のソースはアースに
結合されており、ドレインは抵抗器Ｒｃに結合されてお
り、抵抗器Ｒｃは更にＲＴと並列に結合されている。図
３の回路は図２の回路と同じように機能するが、（図２
の場合のように）Ｑ１を通る別のパスを提供することに
より、ＣＴに利用できる電流を小さくする代わりに、Ｑ
１はターンオンされ、（Ｒ１およびＲ２並びにＵ１への
ＶＲＥＦ入力の選択によって決定される）適当なトリッ
プポイントに到達すると、飽和状態となるように駆動さ
れる。これにより効果的にＲｃはＲＴと並列状態にされ
る。このことは、ＣＴへの充電電流も減少させ、これに
よってスイッチング周波数が低下し、これによりＣｂｕ
ｓ上の電圧が低下する。
【００２０】Ｕ１がオペアンプまたはコンパレータとし
て構成されている場合でも、この技術は有効であること
に留意すべきである。状態が急激に変化する代わりに、
Ｕ１はリニアモードで作動できる。これには、周波数を
急激にではなくスムーズに変える効果がある。
て構成されている場合でも、この技術は有効であること
に留意すべきである。状態が急激に変化する代わりに、
Ｕ１はリニアモードで作動できる。これには、周波数を
急激にではなくスムーズに変える効果がある。
【００２１】図４はこの技術を実現するための別の方法
を示す。この回路の動作はこれまで説明したものと基本
的には同じである。抵抗器Ｒ１およびＲ２だけでなく、
Ｕ１も同じ機能を有する。図４では、Ｑ１とＱ２とは電
流シンクの回路配置に構成されており、ＲｃはＱ１およ
びＱ２に対する基準電流を決定している。これら電流は
Ｕ１の基準電圧を越えた時に、Ｃｔから充電電流を引出
し、よってスイッチング周波数を低下させる。
を示す。この回路の動作はこれまで説明したものと基本
的には同じである。抵抗器Ｒ１およびＲ２だけでなく、
Ｕ１も同じ機能を有する。図４では、Ｑ１とＱ２とは電
流シンクの回路配置に構成されており、ＲｃはＱ１およ
びＱ２に対する基準電流を決定している。これら電流は
Ｕ１の基準電圧を越えた時に、Ｃｔから充電電流を引出
し、よってスイッチング周波数を低下させる。
【００２２】更に、図２、３および４の説明はディスク
リート部品の実現例にも適用できると理解すべきであ
る。この技術は本発明の実施例に従った集積回路内で実
現できる。このケースでは、回路構成は（必要に応じ
て）若干異なるが、機能は同じである。
リート部品の実現例にも適用できると理解すべきであ
る。この技術は本発明の実施例に従った集積回路内で実
現できる。このケースでは、回路構成は（必要に応じ
て）若干異なるが、機能は同じである。
【００２３】制御ＩＣは外部の別個のＣｔおよびＲｔを
有することができるし、またこれら部品の一方または双
方を制御ＩＣ（図１における１１６）に外付けできるこ
とも理解すべきである。
有することができるし、またこれら部品の一方または双
方を制御ＩＣ（図１における１１６）に外付けできるこ
とも理解すべきである。
【００２４】これまで作動周波数を変調することによ
り、バス電圧ストレスを低下させる試みがなされてきた
が、このことは不連続導通モード（ＤＣＭ）で作動する
コンバータで実現されており、周波数はストレスを低下
させるために（周波数を低下させることと反対に）高く
されていた。本解決方法は連続導通モード（ＣＣＭ）で
作動するコンバータで実施される。ＣＣＭでの作動はコ
ンバータにおけるピークスイッチ電流およびインダクタ
電流を低減するという利点を有する。同じパワーレベル
では、ＤＣＭではピーク電流がより大きくなり、よって
部品に対するストレスはより高くなる。一部のケースで
は、これによって損失がより大きくなり、すなわち効率
が低下することもある。次にこのことは、より高いコス
トの部品および／またはより課題の大きい熱設計に起因
し、コストの上昇を引き起こし得る。
り、バス電圧ストレスを低下させる試みがなされてきた
が、このことは不連続導通モード（ＤＣＭ）で作動する
コンバータで実現されており、周波数はストレスを低下
させるために（周波数を低下させることと反対に）高く
されていた。本解決方法は連続導通モード（ＣＣＭ）で
作動するコンバータで実施される。ＣＣＭでの作動はコ
ンバータにおけるピークスイッチ電流およびインダクタ
電流を低減するという利点を有する。同じパワーレベル
では、ＤＣＭではピーク電流がより大きくなり、よって
部品に対するストレスはより高くなる。一部のケースで
は、これによって損失がより大きくなり、すなわち効率
が低下することもある。次にこのことは、より高いコス
トの部品および／またはより課題の大きい熱設計に起因
し、コストの上昇を引き起こし得る。
【００２５】周波数を下げることは、直感に反すること
である。最初に見た場合、周波数を上げることはコンバ
ータをＣＣＭ状態に維持し、このことは電圧を低下する
ことに役立つように見える。これまで、作動周波数を高
めることによって電圧ストレスを低下させる種々の試み
がなされてきた。その理由は、負荷が小さい場合、コン
バータはＤＣＭ動作に入り、これによって電圧が上昇す
ると考えられていたからである。周波数を高めれば、論
理的にはコンバータはＣＣＭ状態により長く留まる。従
って、周波数を低下させることは論理に反する。第２
に、ＣＣＭで作動するコンバータには一般には周波数の
変化から影響を受けにくい。ＤＣＭで作動するコンバー
タは負荷に依存するｄｃ伝達関数を有する。ＣＣＭで作
動するコンバータに対するｄｃ伝達関数は負荷からは独
立している。従って、周波数を変えることはコンバータ
に影響がないはずである。しかしながら、本解決方法で
は影響がある。
である。最初に見た場合、周波数を上げることはコンバ
ータをＣＣＭ状態に維持し、このことは電圧を低下する
ことに役立つように見える。これまで、作動周波数を高
めることによって電圧ストレスを低下させる種々の試み
がなされてきた。その理由は、負荷が小さい場合、コン
バータはＤＣＭ動作に入り、これによって電圧が上昇す
ると考えられていたからである。周波数を高めれば、論
理的にはコンバータはＣＣＭ状態により長く留まる。従
って、周波数を低下させることは論理に反する。第２
に、ＣＣＭで作動するコンバータには一般には周波数の
変化から影響を受けにくい。ＤＣＭで作動するコンバー
タは負荷に依存するｄｃ伝達関数を有する。ＣＣＭで作
動するコンバータに対するｄｃ伝達関数は負荷からは独
立している。従って、周波数を変えることはコンバータ
に影響がないはずである。しかしながら、本解決方法で
は影響がある。
【００２６】本解決方法の別の利点は、本方法は容易に
実現でき、別の解決方法の増設される磁気部品と比較し
てコストを低くできるという潜在力のある集積回路で実
現できることである。
実現でき、別の解決方法の増設される磁気部品と比較し
てコストを低くできるという潜在力のある集積回路で実
現できることである。
【００２７】以上で、本発明の方法およびシステムの好
ましい実施例を図面に示し、これまでの詳細な説明に説
明したが、本発明はここに開示した実施例のみに限定さ
れるものでなく、特許請求の範囲に記載した発明の要旨
から逸脱することなく、多数の再配置、変形および置換
が可能であると理解できよう。
ましい実施例を図面に示し、これまでの詳細な説明に説
明したが、本発明はここに開示した実施例のみに限定さ
れるものでなく、特許請求の範囲に記載した発明の要旨
から逸脱することなく、多数の再配置、変形および置換
が可能であると理解できよう。
【００２８】以上の説明に関して更に以下の項を開示す
る。 （１） シングルステージのシングルスイッチコンバー
タ内のスイッチを周波数変調動作させ、電圧ストレスを
低減するための装置において、ある容量を有し、前記ス
イッチに連動するコントローラに結合されたコンデンサ
と、前記コントローラに結合され、前記コンデンサと協
働し、スイッチの作動周波数を決定すると共に、前記コ
ンデンサに加えられる給電電流を決定する抵抗と、スレ
ッショルドと比較するために前記コンバータのバス電圧
の表示信号を受ける入力端と前記コンデンサのうちの１
つに結合された出力端と前記抵抗とを有し、前記決定さ
れた作動周波数を下げると共に、スレッショルドの検出
に応答して前記コンデンサに加えられる前記充電電流を
低減するように作動できる周波数フォールドバックデバ
イスとを備えた装置。
る。 （１） シングルステージのシングルスイッチコンバー
タ内のスイッチを周波数変調動作させ、電圧ストレスを
低減するための装置において、ある容量を有し、前記ス
イッチに連動するコントローラに結合されたコンデンサ
と、前記コントローラに結合され、前記コンデンサと協
働し、スイッチの作動周波数を決定すると共に、前記コ
ンデンサに加えられる給電電流を決定する抵抗と、スレ
ッショルドと比較するために前記コンバータのバス電圧
の表示信号を受ける入力端と前記コンデンサのうちの１
つに結合された出力端と前記抵抗とを有し、前記決定さ
れた作動周波数を下げると共に、スレッショルドの検出
に応答して前記コンデンサに加えられる前記充電電流を
低減するように作動できる周波数フォールドバックデバ
イスとを備えた装置。
【００２９】（２） 前記周波数フォールドバックデバ
イスが前記バス電圧の表示信号を受けるための第１入力
端と基準電圧を受けるための第２入力端とを有するコン
パレータを備え、前記基準電圧が前記スレッショルドを
決定し、前記コンパレータが前記スレッショルドの検出
に応答し、駆動信号を電流シンクに送るための出力端を
更に有し、前記電流シンクが前記コンデンサに並列に結
合されている、第１項記載の装置。
イスが前記バス電圧の表示信号を受けるための第１入力
端と基準電圧を受けるための第２入力端とを有するコン
パレータを備え、前記基準電圧が前記スレッショルドを
決定し、前記コンパレータが前記スレッショルドの検出
に応答し、駆動信号を電流シンクに送るための出力端を
更に有し、前記電流シンクが前記コンデンサに並列に結
合されている、第１項記載の装置。
【００３０】（３） 前記電流シンクが前記駆動信号を
受けるためのゲートと別の抵抗に結合されたソースと前
記コンデンサに結合されたドレインとを有し、前記駆動
信号に応答して前記別の抵抗の両端に一定電圧を印加す
るように作動するトランジスタを備えた、第２項または
第７項記載の装置。
受けるためのゲートと別の抵抗に結合されたソースと前
記コンデンサに結合されたドレインとを有し、前記駆動
信号に応答して前記別の抵抗の両端に一定電圧を印加す
るように作動するトランジスタを備えた、第２項または
第７項記載の装置。
【００３１】（４） 前記周波数フォールドバックデバ
イスが前記バス電圧の表示信号を受けるための第１入力
端と基準電圧を受けるための第２入力端とを有するコン
パレータを備え、前記基準電圧が前記スレッショルドを
決定し、前記コンパレータが前記スレッショルドの検出
に応答し、前記抵抗に並列な別の抵抗をスイッチングす
るよう、別のスイッチに駆動信号を送るための出力端を
更に有する、第１項記載の装置。
イスが前記バス電圧の表示信号を受けるための第１入力
端と基準電圧を受けるための第２入力端とを有するコン
パレータを備え、前記基準電圧が前記スレッショルドを
決定し、前記コンパレータが前記スレッショルドの検出
に応答し、前記抵抗に並列な別の抵抗をスイッチングす
るよう、別のスイッチに駆動信号を送るための出力端を
更に有する、第１項記載の装置。
【００３２】（５） 前記別のスイッチが前記駆動信号
を受けるためのゲートと前記別の抵抗に結合されたドレ
インとを有し、前記駆動信号に応答して前記トランジス
タが飽和状態となるように駆動され、前記抵抗に並列な
前記別の抵抗がスイッチングされる、第４項記載の装
置。
を受けるためのゲートと前記別の抵抗に結合されたドレ
インとを有し、前記駆動信号に応答して前記トランジス
タが飽和状態となるように駆動され、前記抵抗に並列な
前記別の抵抗がスイッチングされる、第４項記載の装
置。
【００３３】（６） スイッチコントローラがコンデン
サと抵抗器とを含み、これら前記コンデンサに加えられ
る充電電流を前記抵抗器が決定するスイッチのための作
動周波数を前記コンデンサと抵抗器とが協働して設定す
るようになっている、シングルステージのシングルスイ
ッチ（ＳＳＳＳ）コンバータにおける電圧ストレスを低
減するための方法において、前記ＳＳＳＳコンバータの
バス電圧と所定の電圧スレッショルドとを比較する工程
と、電圧スレッショルドの変化の検出に応答して駆動信
号を電流シンクデバイスへ送る工程とを備え、前記電流
シンクデバイスが前記コンデンサに加えられる充電電流
を低減し、よって作動周波数を下げるようになってい
る、シングルステージのシングルスイッチ（ＳＳＳＳ）
コンバータにおける電圧ストレスを低減するための方
法。
サと抵抗器とを含み、これら前記コンデンサに加えられ
る充電電流を前記抵抗器が決定するスイッチのための作
動周波数を前記コンデンサと抵抗器とが協働して設定す
るようになっている、シングルステージのシングルスイ
ッチ（ＳＳＳＳ）コンバータにおける電圧ストレスを低
減するための方法において、前記ＳＳＳＳコンバータの
バス電圧と所定の電圧スレッショルドとを比較する工程
と、電圧スレッショルドの変化の検出に応答して駆動信
号を電流シンクデバイスへ送る工程とを備え、前記電流
シンクデバイスが前記コンデンサに加えられる充電電流
を低減し、よって作動周波数を下げるようになってい
る、シングルステージのシングルスイッチ（ＳＳＳＳ）
コンバータにおける電圧ストレスを低減するための方
法。
【００３４】（７） 前記電流シンクデバイスが前記コ
ンデンサまたは前記抵抗器と並列に結合されている、第
６項記載の方法。
ンデンサまたは前記抵抗器と並列に結合されている、第
６項記載の方法。
【００３５】（８） バス電圧を比較する前記工程が、
コンパレータの第１入力端でバス電圧の表示信号を受け
る工程と、前記コンパレータの第２入力端で基準電圧を
受ける工程とを備え、前記基準電圧が前記電圧スレッシ
ョルドを決定し、前記コンパレータが前記駆動信号を送
るための出力端を更に有する、第６項または７項記載の
方法。
コンパレータの第１入力端でバス電圧の表示信号を受け
る工程と、前記コンパレータの第２入力端で基準電圧を
受ける工程とを備え、前記基準電圧が前記電圧スレッシ
ョルドを決定し、前記コンパレータが前記駆動信号を送
るための出力端を更に有する、第６項または７項記載の
方法。
【００３６】（９） 駆動信号を送る前記工程が前記駆
動信号をトランジスタのゲートへ送ることを含み、前記
トランジスタが前記駆動信号に応答して前記コンデンサ
または前記抵抗器と並列な別の抵抗器をスイッチングす
るようになっている、第６、７、または８項記載の方
法。
動信号をトランジスタのゲートへ送ることを含み、前記
トランジスタが前記駆動信号に応答して前記コンデンサ
または前記抵抗器と並列な別の抵抗器をスイッチングす
るようになっている、第６、７、または８項記載の方
法。
【００３７】（１０） 前記電流シンクデバイスが前記
駆動電流を受けるためのゲートおよび別の抵抗器に結合
されたドレインとを有し、前記電圧スレッショルドの検
出に応答し、前記抵抗と並列な前記別の抵抗器をスイッ
チングするようになっているトランジスタを含む、第６
〜９項のいずれかに記載の方法。
駆動電流を受けるためのゲートおよび別の抵抗器に結合
されたドレインとを有し、前記電圧スレッショルドの検
出に応答し、前記抵抗と並列な前記別の抵抗器をスイッ
チングするようになっているトランジスタを含む、第６
〜９項のいずれかに記載の方法。
【００３８】（１１） 本発明は、大きくなる電圧スト
レスに応答し、コンデンサの所定の作動周波数をより低
くするよう変調することにより、シングルステージのシ
ングルスイッチ（ＳＳＳＳ）コンバータにおける電圧ス
トレスを低減するための装置および方法を提供するもの
である。このＳＳＳＳコンバータの一次回路（１１２）
および二次回路（１１４）にはスイッチ（１２０）を介
して制御回路（１１６）および協働する周波数設定コン
デンサ（ＣＴ）および抵抗（ＲＴ）が結合されている。
このＣＴまたはＲＴには周波数フォールドバックデバイ
ス（１８０）が結合されており、このデバイスはＣＴま
たはＲＴと協働してスイッチング周波数を変調すること
によってバス電圧ストレスを下げることができる。電圧
スレッショルドの変化を検出した時に作動周波数は所定
作動周波数から変調、例えば低下される。
レスに応答し、コンデンサの所定の作動周波数をより低
くするよう変調することにより、シングルステージのシ
ングルスイッチ（ＳＳＳＳ）コンバータにおける電圧ス
トレスを低減するための装置および方法を提供するもの
である。このＳＳＳＳコンバータの一次回路（１１２）
および二次回路（１１４）にはスイッチ（１２０）を介
して制御回路（１１６）および協働する周波数設定コン
デンサ（ＣＴ）および抵抗（ＲＴ）が結合されている。
このＣＴまたはＲＴには周波数フォールドバックデバイ
ス（１８０）が結合されており、このデバイスはＣＴま
たはＲＴと協働してスイッチング周波数を変調すること
によってバス電圧ストレスを下げることができる。電圧
スレッショルドの変化を検出した時に作動周波数は所定
作動周波数から変調、例えば低下される。
【００３９】本願は２００２年１月３１日に出願された
継続中の米国仮特許出願第60/354,066号に基づく優先権
を主張するものであり、本明細書ではこの仮特許出願を
参照して援用する。
継続中の米国仮特許出願第60/354,066号に基づく優先権
を主張するものであり、本明細書ではこの仮特許出願を
参照して援用する。
【図１】シングルステージのシングルスイッチ力率補正
回路を示す。
回路を示す。
【図２】本発明の一実施例に係わる周波数フォールドバ
ックデバイスの回路図を示す。
ックデバイスの回路図を示す。
【図３】本発明の一実施例に係わる周波数フォールドバ
ックデバイスの別の回路図を示す。
ックデバイスの別の回路図を示す。
【図４】本発明の一実施例に係わる周波数フォールドバ
ックデバイスの別の回路図を示す。
ックデバイスの別の回路図を示す。
１１２ 一次回路
１１４ 二次回路
１２０ スイッチ
１８０ 周波数フォールドバックデバイス
Ｒ１、Ｒ２ 抵抗器
Ｕ１ コンパレータ
Ｑ１ トランジスタ
ＣＴ コンデンサ
ＲＴ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アレクサンダー ボリソヴィッチ ウァン
− ツォ − リ
アメリカ合衆国 ヴァージニア、ブラック
バーグ、 ワシントン 600、アパートメ
ント ６
Ｆターム(参考） 5H006 AA02 CA01 CA07 CA12 CB01
CC02 DA02 DA04 DB01 FA01
5H730 AA12 AA18 AA20 BB43 BB57
CC04 DD02 EE02 EE07 FD21
FG07 XX02 XX12 XX22 XX32
Claims (2)
- 【請求項１】 シングルステージのシングルスイッチコ
ンバータ内のスイッチを周波数変調動作させ、電圧スト
レスを低減するための装置において、 ある容量を有し、前記スイッチに連動するコントローラ
に結合されたコンデンサと、 前記コントローラに結合され、前記コンデンサと協働
し、スイッチの作動周波数を決定すると共に、前記コン
デンサに加えられる給電電流を決定する抵抗と、 スレッショルドと比較するために前記コンバータのバス
電圧の表示信号を受ける入力端と前記コンデンサのうち
の１つに結合された出力端と前記抵抗とを有し、前記決
定された作動周波数を下げる共に、スレッショルドの検
出に応答して前記コンデンサに加えられる前記充電電流
を低減するように作動できる周波数フォールドバックデ
バイスとを備えた装置。 - 【請求項２】 スイッチコントローラがコンデンサと抵
抗器とを含み、これら前記コンデンサに加えられる充電
電流を前記抵抗器が決定するスイッチのための作動周波
数を前記コンデンサと抵抗器とが協働して設定するよう
になっている、シングルステージのシングルスイッチ
（ＳＳＳＳ）コンバータにおける電圧ストレスを低減す
るための方法において、 前記ＳＳＳＳコンバータのバス電圧と所定の電圧スレッ
ショルドとを比較する工程と、 電圧スレッショルドの変化の検出に応答して駆動信号を
電流シンクデバイスへ送る工程とを備え、前記電流シン
クデバイスが前記コンデンサに加えられる充電電流を低
減し、よって作動周波数を下げるようになっている、シ
ングルステージのシングルスイッチ（ＳＳＳＳ）コンバ
ータにおける電圧ストレスを低減するための方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35406602P | 2002-01-31 | 2002-01-31 | |
| US354066 | 2002-01-31 | ||
| US134419 | 2002-04-29 | ||
| US10/134,419 US6717826B2 (en) | 2002-01-31 | 2002-04-29 | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003250274A true JP2003250274A (ja) | 2003-09-05 |
Family
ID=27616162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024180A Pending JP2003250274A (ja) | 2002-01-31 | 2003-01-31 | シングルステージのシングルスイッチ力率補正回路におけるバス電圧ストレスを低減する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6717826B2 (ja) |
| EP (1) | EP1372253A1 (ja) |
| JP (1) | JP2003250274A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031445A1 (de) * | 2004-06-29 | 2006-01-26 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Schaltungsanordnung und Betriebsgerät zum Betrieb von Lampen |
| TWI418133B (zh) * | 2008-12-31 | 2013-12-01 | Macroblock Inc | 具洩漏感能量回送功能之單級高功因隔離型交流對直流轉換器 |
| US8593839B2 (en) * | 2009-09-17 | 2013-11-26 | Linear Technology Corporation | Accuracy of a volt-second clamp in an isolated DC-DC converter |
| CN102201701A (zh) * | 2010-03-26 | 2011-09-28 | 德昌电机(深圳)有限公司 | 控制电路、电机装置及使用该电机装置的风扇 |
| US9614431B2 (en) | 2010-03-26 | 2017-04-04 | Johnson Electric S.A. | Control circuit and motor device |
| ES2702894T3 (es) * | 2015-08-18 | 2019-03-06 | Friwo Geraetebau Gmbh | Suministro de potencia en modo de conmutación con punto de retorno reducido |
| US10778099B1 (en) | 2019-07-23 | 2020-09-15 | Texas Instruments Incorporated | Boost-back protection for power converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5301095A (en) * | 1991-10-01 | 1994-04-05 | Origin Electric Company, Limited | High power factor AC/DC converter |
| KR100326344B1 (ko) * | 1993-03-17 | 2002-10-11 | 내셔널 세미콘덕터 코포레이션 | 스위칭레귤레이터용주파수편이회로 |
| US5710697A (en) * | 1996-03-26 | 1998-01-20 | Unitrode Corporation | Power supply controller having frequency foldback and volt-second duty cycle clamp features |
| US5790389A (en) * | 1996-05-31 | 1998-08-04 | Virginia Power Technologies, Inc. | Consolidated soft-switching AC/DC converters |
| DE19942794A1 (de) * | 1999-09-08 | 2001-03-15 | Philips Corp Intellectual Pty | Konverter mit Hochsetzstelleranordnung |
-
2002
- 2002-04-29 US US10/134,419 patent/US6717826B2/en not_active Expired - Lifetime
-
2003
- 2003-01-30 EP EP03100195A patent/EP1372253A1/en not_active Withdrawn
- 2003-01-31 JP JP2003024180A patent/JP2003250274A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1372253A1 (en) | 2003-12-17 |
| US20030142516A1 (en) | 2003-07-31 |
| US6717826B2 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10003254B2 (en) | Digital AC/DC power converter | |
| US9960686B2 (en) | System and method for detecting a loss of AC power in a switched-mode power supply | |
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| US10020742B2 (en) | Hybrid boost-bypass function in two-stage converter | |
| US7221128B2 (en) | Converter with start-up circuit | |
| US6788557B2 (en) | Single conversion power converter with hold-up time | |
| JP5056395B2 (ja) | スイッチング電源装置 | |
| US7203080B2 (en) | DC converter | |
| US8699250B2 (en) | Power converter | |
| US20120106206A1 (en) | Power supply with single stage converter for performing power factor correction and resonant conversion | |
| US9030049B2 (en) | Alternating current (AC) to direct current (DC) converter device | |
| TW201929404A (zh) | 應用在返馳式轉換器的可調式降頻曲線技術 | |
| US10432097B2 (en) | Selection control for transformer winding input in a power converter | |
| EP3595154B1 (en) | Power conversion circuit having inrush current limiting resistor bypass | |
| US9866136B2 (en) | Isolated power supply with input voltage monitor | |
| Adragna | Design equations of high-power-factor flyback converters based on the L6561 | |
| US9742261B2 (en) | Power factor correction circuit | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| JP2003250274A (ja) | シングルステージのシングルスイッチ力率補正回路におけるバス電圧ストレスを低減する方法 | |
| US10164513B1 (en) | Method of acquiring input and output voltage information | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| JP3703378B2 (ja) | スイッチング電源装置 | |
| US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3236581B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |