JP3748876B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3748876B2 JP3748876B2 JP2004151124A JP2004151124A JP3748876B2 JP 3748876 B2 JP3748876 B2 JP 3748876B2 JP 2004151124 A JP2004151124 A JP 2004151124A JP 2004151124 A JP2004151124 A JP 2004151124A JP 3748876 B2 JP3748876 B2 JP 3748876B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- potential side
- side terminal
- control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
制御回路2は、スイッチング素子1のDRAIN端子、GATE端子、そしてSOURCE端子にそれぞれ接続される端子、制御回路2の基準電圧端子であるBP端子、帰還信号入力端子であるFB端子の計5つの端子からなる。スイッチング素子1のDRAIN端子とBP端子の間にはレギュレータ3が接続され、BP端子には起動/停止回路4と定電流源5が接続されている。BP端子とFB端子の間には定電流源5とN型MOSFET6が接続されている。発振器14からはMAX DUTY信号15とCLOCK信号16が出力されており、MAX DUTY信号15はAND回路17に、そしてMAX DUTY信号15の反転信号はOR回路18に入力される。AND回路19には発振器14のCLOCK端子とN型MOSFET6の高電圧端子が接続され、AND回路19の出力信号はRSフリップフロップ回路21のセット端子Sに入力される。OR回路18のもう一つの入力には、AND回路20の出力信号が入力される。AND回路20の入力には過電流検出回路12の出力信号と、スイッチング素子1のGATE信号がオン時ブランキングパルス発生器22を介した信号が入力されている。OR回路18の出力信号はRSフリップフロップ回路21のリセット端子Rに入力される。AND回路17には、起動/停止回路4の出力信号、RSフリップフロップ回路21の出力端子Qの信号、そして発振器14のMAX DUTY信号15の3つの信号が入力されている。AND回路17の出力信号はスイッチング素子1のGATE端子に接続されている。
(1)出力電圧に合わせ線形的にスイッチング素子1を間欠制御するため、スイッチング動作時に間欠動作周波数が可聴領域に入るため、スイッチング電源に使用されるトランスやコイルからの音鳴りが発生する。特にスイッチング電源の出力特性において、高出力化が必要な場合、過電流検出回路で決まるIDRAINのピーク電流値(過電流検出レベル)を大きくする必要があるため、この音鳴りも大きくなる。従来の半導体装置でスイッチング電源の高出力化を図った場合、トランスやコイルからの音鳴りが発生し、高出力スイッチング電源への使用の支障となる。
(2)従来の半導体装置を使用してスイッチング電源を高出力化する場合、上記(1)にも記したように、過電流検出レベルを大きくする必要があるため、出力負荷状態が軽負荷状態や無負荷状態では、高出力化と共にターンオフ時のスイッチングロスが大きくなる。そのため、高効率化の支障となる。
また、上記スイッチング素子及び制御回路を同一半導体基板上に集積化し、4つ以上の端子を有したパッケージに組み込んでいることが好ましい。
(第1の実施形態)
図1は本発明の第1の実施形態における半導体装置の構成図である。
(第2の実施形態)
図3は本発明の第2の実施形態における半導体装置の構成図であり、図1で示した第1の実施形態の半導体装置に過熱保護回路24が追加されている以外、回路構成および動作とも全く同じである。
(第3の実施形態)
図4は本発明の第3の実施形態における半導体装置の構成図である。図4で示す本発明の第3の実施形態における半導体装置は、過電流検出方式に関し、図1の第1の実施形態における半導体装置ではスイッチング素子1のオン電圧を検出する方式に対し、スイッチング素子1と有る一定の電流比を有し、且つスイッチング素子1に並列接続されたセンスMOSFET25とセンスMOSFET25のソース端子に直列接続されたセンス抵抗26を用い、センス抵抗26両端電圧を検出している方式である点が異なる以外は、本発明の第1の実施形態と動作は同じである。
また、本発明の第3の実施形態に、前述の本発明の第2の実施形態に示すような過熱保護回路24が追加することにより、半導体装置23の発熱から半導体装置23を保護する機能を追加することも可能である。
2 制御回路
3 レギュレータ
4 起動・停止回路
5 定電流源
6 N型MOSFET
7 P型MOSFET
8 P型MOSFET
9 カレントミラー回路
10 過電流検出レベル調整回路
11 クランプ回路
12 過電流検出回路
13 間欠発振制御回路
14 発振器
15 MAX DUTY信号
16 CLOCK信号
17 AND回路
18 OR回路
19 AND回路
20 AND回路
21 RSフリップフロップ回路
22 オン時ブランキングパルス発生器
23 制御回路とスイッチング素子からなる半導体装置
24 過熱保護回路
25 センスMOSFET
26 センス抵抗
Claims (4)
- 高電位側端子と低電位側端子と制御端子を備えるスイッチング素子と、前記高電位側端子とレギュレータを介して接続された基準電圧端子と帰還信号入力端子を有し、且つ前記スイッチング素子の高電位側端子と低電位側端子と制御端子に接続され前記スイッチング素子のオンオフの繰り返しであるスイッチング動作を制御する制御回路を備える半導体装置であって、
前記制御回路が、高電位側端子が前記基準電圧端子に、制御端子が前記帰還信号入力端子および第2のP型スイッチ素子の制御端子に、低電位側端子が前記帰還信号入力端子と自身の制御端子に接続された第1のP型スイッチ素子と、高電位側端子が前記基準電圧端子に、制御端子が前記帰還信号入力端子および前記第1のP型スイッチ素子の制御端子に、低電位側端子が第1のN型スイッチ素子の高電位側端子に接続された第2のP型スイッチ素子とで構成される第1のカレントミラー回路と、
高電位側端子が前記第2のP型スイッチ素子の低電位側端子に、制御端子が前記第2のP型スイッチ素子の低電位側端子および第2のN型スイッチ素子の制御端子に接続され、低電位側端子が接地された第1のN型スイッチ素子と、高電位側端子が抵抗を介して前記基準電圧端子に、制御端子が前記第1のN型スイッチ素子の高電位側端子および制御端子に、低電位側端子が接地された第2のN型スイッチ素子とで構成される第2のカレントミラー回路と、
前記第2のカレントミラー回路と、電流源が抵抗を介して接地され前記電流源と前記抵抗の接続点に制御端子が接続され低電位端子が接地され高電位端子と前記制御端子がダイオード接続されたNchトランジスタとからなるクランプ回路を含んでなり、前記第2のカレントミラー回路における前記第2のN型スイッチ素子の高電位側端子がさらにクランプ回路と、間欠発振制御回路の入力端子と、過電流検出回路の第1のコンパレータの検出端子に接続された構成である過電流検出レベル調整回路と、
前記スイッチング素子の高電位側端子に前記第1のコンパレータの検出端子が接続された過電流検出回路と、
前記第2のN型スイッチ素子の高電位側端子が接続された検出端子と、前記検出端子の信号により、前記検出端子により基準電圧が間欠発振検出上限電圧と間欠発振検出下限電圧に切り替わる基準端子を有する第2のコンパレータからなり、前記検出端子の信号が前記間欠発振検出下限電圧よりも小さくなったときに前記スイッチング素子のスイッチング動作を停止させ、前記検出端子の信号が前記間欠発振検出上限電圧より大きくなったときに前記スイッチング素子のスイッチング動作を再開させる間欠発振制御回路とを具備することを特徴とする半導体装置。 - 高電位側端子と低電位側端子と制御端子を備える第1のスイッチング素子と、前記第1のスイッチング素子と並列に接続され、高電位側端子が前記第1のスイッチング素子の高電位側端子に、低電位側端子が前記第1のスイッチング素子の低電位側端子に、制御端子が前記第1のスイッチング素子の制御端子に接続された第2のスイッチング素子と、前記第1のスイッチング素子と前記第2のスイッチング素子各々の高電位側端子とレギュレータを介して接続された基準電圧端子と帰還信号入力端子を有し、且つ前記スイッチング素子の高電位側端子と低電位側端子と制御端子に接続され前記スイッチング素子のオンオフの繰り返しであるスイッチング動作を制御する制御回路を備える半導体装置であって、
前記制御回路が、高電位側端子が前記基準電圧端子に、制御端子が前記帰還信号入力端子および第2のP型スイッチ素子の制御端子に、低電位側端子が前記帰還信号入力端子と自身の制御端子に接続された第1のP型スイッチ素子と、高電位側端子が前記基準電圧端子に、制御端子が前記帰還信号入力端子および前記第1のP型スイッチ素子の制御端子に、低電位側端子が第1のN型スイッチ素子の高電位側端子に接続された第2のP型スイッチ素子とで構成される第1のカレントミラー回路と、
高電位側端子が前記第2のP型スイッチ素子の低電位側端子に、制御端子が前記第2のP型スイッチ素子の低電位側端子および第2のN型スイッチ素子の制御端子に接続され、低電位側端子が接地された第1のN型スイッチ素子と、高電位側端子が抵抗を介して前記基準電圧端子に、制御端子が前記第1のN型スイッチ素子の高電位側端子および制御端子に、低電位側端子が接地された第2のN型スイッチ素子とで構成される第2のカレントミラー回路と、
前記第2のカレントミラー回路と、電流源が抵抗を介して接地され前記電流源と前記抵抗の接続点に制御端子が接続され低電位端子が接地され高電位端子と前記制御端子がダイオード接続されたNchトランジスタとからなるクランプ回路を含んでなり、前記第2のカレントミラー回路における前記第2のN型スイッチ素子の高電位側端子がさらにクランプ回路と、間欠発振制御回路の入力端子と、過電流検出回路の第1のコンパレータの検出端子に接続された構成である過電流検出レベル調整回路と、
前記スイッチング素子の高電位側端子に前記第1のコンパレータの検出端子が接続された過電流検出回路と、
前記第2のN型スイッチ素子の高電位側端子が接続された検出端子と、前記検出端子の信号により、前記検出端子により基準電圧が間欠発振検出上限電圧と間欠発振検出下限電圧に切り替わる基準端子を有する第2のコンパレータからなり、前記検出端子の信号が前記間欠発振検出下限電圧よりも小さくなったときに前記スイッチング素子のスイッチング動作を停止させ、前記検出端子の信号が前記間欠発振検出上限電圧より大きくなったときに前記スイッチング素子のスイッチング動作を再開させる間欠発振制御回路とを具備することを特徴とする半導体装置。 - 過熱保護機能を有する請求項1または請求項2記載の半導体装置。
- スイッチング素子及び制御回路を同一半導体基板上に集積化し、4つ以上の端子を有したパッケージに組み込んだ請求項1または請求項2または請求項3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004151124A JP3748876B2 (ja) | 2003-07-28 | 2004-05-21 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280727 | 2003-07-28 | ||
JP2004151124A JP3748876B2 (ja) | 2003-07-28 | 2004-05-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005065481A JP2005065481A (ja) | 2005-03-10 |
JP3748876B2 true JP3748876B2 (ja) | 2006-02-22 |
Family
ID=34380123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004151124A Expired - Fee Related JP3748876B2 (ja) | 2003-07-28 | 2004-05-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3748876B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008245419A (ja) * | 2007-03-27 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | 負荷検出回路およびスイッチング電源回路 |
JP6245385B2 (ja) | 2015-01-16 | 2017-12-13 | 富士電機株式会社 | スイッチング電源装置 |
EP3422568B1 (en) * | 2017-06-30 | 2021-10-27 | Nxp B.V. | Circuit |
-
2004
- 2004-05-21 JP JP2004151124A patent/JP3748876B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005065481A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050213355A1 (en) | Switching power source | |
JP5590115B2 (ja) | 電源装置用駆動回路、電源装置用駆動集積回路及び電源装置 | |
JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
JP2008533959A (ja) | 切換式電力変換器及びその動作方法 | |
US6404176B1 (en) | Push-pull auto transformer | |
JP2005137084A (ja) | スイッチング電源装置 | |
JP2004173480A (ja) | Dc−dcコンバータ | |
KR100623454B1 (ko) | 반도체 장치 | |
US20170222573A1 (en) | Resonant Decoupled Auxiliary Supply for a Switched-Mode Power Supply Controller | |
KR101069795B1 (ko) | 전력 변환 장치 | |
JP3041842B2 (ja) | 共振型スイッチング電源 | |
JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
Kelley et al. | SiC JFET gate driver design for use in DC/DC converters | |
JP3748876B2 (ja) | 半導体装置 | |
JP2005137191A (ja) | スイッチモード電源用制御回路 | |
JP2005143282A (ja) | 降圧型pwmコンバータ | |
JP2006340498A (ja) | インバータ電源装置 | |
US11863077B2 (en) | Power supply system with active clamping | |
JP4858815B2 (ja) | フォワードコンバータ | |
JP4485404B2 (ja) | 自励式スイッチング電源装置 | |
JP2006333690A (ja) | 電流共振型電源装置 | |
JPH09205770A (ja) | Dc−dcコンバータ | |
JP6566565B2 (ja) | 同期整流fet駆動回路 | |
RU2113756C1 (ru) | Импульсный источник питания телевизора для вырабатывания выходного напряжения питания во время дежурного режима и рабочего режима | |
JP2003244952A (ja) | 同期整流型フォワードコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |