JPH08154375A - Ｍｏｓｆｅｔ同期整流用駆動回路 - Google Patents
Ｍｏｓｆｅｔ同期整流用駆動回路Info
- Publication number
- JPH08154375A JPH08154375A JP6317679A JP31767994A JPH08154375A JP H08154375 A JPH08154375 A JP H08154375A JP 6317679 A JP6317679 A JP 6317679A JP 31767994 A JP31767994 A JP 31767994A JP H08154375 A JPH08154375 A JP H08154375A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- timer
- pulse signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 37
- 238000009413 insulation Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 メインＦＥＴと転流用ＦＥＴとが同時にオン
となる状態が発生しないようにする。 【構成】 タイマＩＣ１６は、メインＦＥＴ８を駆動す
るためのパルス信号（反転回路１０によって反転される
パルス信号）を発生する。タイマＩＣ１７は、転流用Ｆ
ＥＴ４を駆動するためのパルス信号（絶縁回路９によっ
て伝達されるパルス信号）を発生する。発振器１８は、
タイマＩＣ１６およびタイマＩＣ１７のスレッショルド
端子に基準レベルを与える信号を発生する。制御信号出
力回路（フォトカプラ１１等）は、出力電圧制御回路７
からフィードバックされる電圧に基づいてタイマＩＣ１
６およびタイマＩＣ１７のコントロール端子に制御信号
を与え、メインＦＥＴ８を駆動するためのパルス信号と
転流用ＦＥＴ４を駆動するためのパルス信号とが共にオ
フになるデッドタイムが生じるように制御する。
となる状態が発生しないようにする。 【構成】 タイマＩＣ１６は、メインＦＥＴ８を駆動す
るためのパルス信号（反転回路１０によって反転される
パルス信号）を発生する。タイマＩＣ１７は、転流用Ｆ
ＥＴ４を駆動するためのパルス信号（絶縁回路９によっ
て伝達されるパルス信号）を発生する。発振器１８は、
タイマＩＣ１６およびタイマＩＣ１７のスレッショルド
端子に基準レベルを与える信号を発生する。制御信号出
力回路（フォトカプラ１１等）は、出力電圧制御回路７
からフィードバックされる電圧に基づいてタイマＩＣ１
６およびタイマＩＣ１７のコントロール端子に制御信号
を与え、メインＦＥＴ８を駆動するためのパルス信号と
転流用ＦＥＴ４を駆動するためのパルス信号とが共にオ
フになるデッドタイムが生じるように制御する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源にお
ける同期整流用駆動回路に関し、特にＭＯＳＦＥＴ（Ｍ
ｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を一
次側のメインスイッチおよび二次側の転流用素子として
利用するスイッチング電源におけるＭＯＳＦＥＴ同期整
流用駆動回路に関する。
ける同期整流用駆動回路に関し、特にＭＯＳＦＥＴ（Ｍ
ｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ＦｉｅｌｄＥｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を一
次側のメインスイッチおよび二次側の転流用素子として
利用するスイッチング電源におけるＭＯＳＦＥＴ同期整
流用駆動回路に関する。
【０００２】
【従来の技術】従来のこの種のＭＯＳＦＥＴ同期整流用
駆動回路が用いられたスイッチング電源の構成につい
て、図３の回路図を参照して説明する。すなわち、この
構成の説明によって、従来のＭＯＳＦＥＴ同期整流用駆
動回路の動作を説明する。
駆動回路が用いられたスイッチング電源の構成につい
て、図３の回路図を参照して説明する。すなわち、この
構成の説明によって、従来のＭＯＳＦＥＴ同期整流用駆
動回路の動作を説明する。
【０００３】従来のＭＯＳＦＥＴ同期整流用駆動回路を
用いたスイッチング電源は、入力コンデンサ３０１と、
トランス３０２と、整流器３０３と、転流用ＦＥＴ３０
４（スイッチング電源の二次側の転流用素子）と、チョ
ークコイル３０５と、出力コンデンサ３０６と、出力電
圧制御回路３０７と、メインＦＥＴ３０８（スイッチン
グ電源の一次側のメインスイッチ）と、絶縁回路３０９
と、反転回路３１０と、フォトカプラ３１１（発光部３
１１１および受光部３１１２を含むフォトカプラ３１
１）と、抵抗３１２と、抵抗３１３と、電源３１４と、
パルス発生器３１５とを含んで構成されている。ここ
で、符号３０９〜３１５で示される構成要素によって、
ＭＯＳＦＥＴ同期整流用駆動回路が形成されている。ま
た、符号３１１〜３１３で示される構成要素によって、
制御信号出力回路が形成されている。
用いたスイッチング電源は、入力コンデンサ３０１と、
トランス３０２と、整流器３０３と、転流用ＦＥＴ３０
４（スイッチング電源の二次側の転流用素子）と、チョ
ークコイル３０５と、出力コンデンサ３０６と、出力電
圧制御回路３０７と、メインＦＥＴ３０８（スイッチン
グ電源の一次側のメインスイッチ）と、絶縁回路３０９
と、反転回路３１０と、フォトカプラ３１１（発光部３
１１１および受光部３１１２を含むフォトカプラ３１
１）と、抵抗３１２と、抵抗３１３と、電源３１４と、
パルス発生器３１５とを含んで構成されている。ここ
で、符号３０９〜３１５で示される構成要素によって、
ＭＯＳＦＥＴ同期整流用駆動回路が形成されている。ま
た、符号３１１〜３１３で示される構成要素によって、
制御信号出力回路が形成されている。
【０００４】以下に、図３中のＭＯＳＦＥＴ同期整流用
駆動回路の動作について説明する。
駆動回路の動作について説明する。
【０００５】フォトカプラ３１１の受光部３１１２は、
出力電圧制御回路３０７からフィードバックされる電圧
の変化を発光部３１１１を介して検出する。
出力電圧制御回路３０７からフィードバックされる電圧
の変化を発光部３１１１を介して検出する。
【０００６】図３に示すように、電源３１４の電圧を分
圧するための抵抗３１２および抵抗３１３のうちの抵抗
３１２とフォトカプラ３１１の受光部３１１２（発光部
３１１１の発光量、すなわち出力電圧制御回路３０７か
らフィードバックされる電圧値に基づいて電流値が変化
する部分）とが並列に接続され、抵抗３１２と抵抗３１
３との接点がパルス発生器３１５の入力端子に接続され
ている。このような接続によって、パルス発生器３１５
の入力端子には、出力電圧制御回路３０７からフィード
バックされる電圧の変化を反映した電圧が印加される。
すなわち、この印加電圧が、図３中の制御信号出力回路
から出力される制御信号に該当する。
圧するための抵抗３１２および抵抗３１３のうちの抵抗
３１２とフォトカプラ３１１の受光部３１１２（発光部
３１１１の発光量、すなわち出力電圧制御回路３０７か
らフィードバックされる電圧値に基づいて電流値が変化
する部分）とが並列に接続され、抵抗３１２と抵抗３１
３との接点がパルス発生器３１５の入力端子に接続され
ている。このような接続によって、パルス発生器３１５
の入力端子には、出力電圧制御回路３０７からフィード
バックされる電圧の変化を反映した電圧が印加される。
すなわち、この印加電圧が、図３中の制御信号出力回路
から出力される制御信号に該当する。
【０００７】パルス発生器３１５は、この制御信号に基
づいて、出力端子からパルス信号Ｐ０を出力する。
づいて、出力端子からパルス信号Ｐ０を出力する。
【０００８】パルス発生器３１５の出力端子から出力さ
れたパルス信号Ｐ０は、反転器３１０を経由して、反転
されたパルス信号Ｐ０′となる。このパルス信号Ｐ０′
は、メインＦＥＴ３０８を駆動する。
れたパルス信号Ｐ０は、反転器３１０を経由して、反転
されたパルス信号Ｐ０′となる。このパルス信号Ｐ０′
は、メインＦＥＴ３０８を駆動する。
【０００９】また、パルス発生器３１５の出力端子から
出力されたパルス信号Ｐ０は、絶縁回路３０９を経由し
て転流用ＦＥＴ３０４を駆動する。
出力されたパルス信号Ｐ０は、絶縁回路３０９を経由し
て転流用ＦＥＴ３０４を駆動する。
【００１０】ここで、パルス発生器３１５からメインＦ
ＥＴ３０８および転流用ＦＥＴ３０４に送られるパルス
信号Ｐ０′およびパルス信号Ｐ０のパルス幅は、出力電
圧制御回路３０７からフォトカプラ３１１を介してフィ
ードバックされる電圧値に基づいて決定される。
ＥＴ３０８および転流用ＦＥＴ３０４に送られるパルス
信号Ｐ０′およびパルス信号Ｐ０のパルス幅は、出力電
圧制御回路３０７からフォトカプラ３１１を介してフィ
ードバックされる電圧値に基づいて決定される。
【００１１】図４は、図３中のＭＯＳＦＥＴ同期整流用
駆動回路により転流用ＦＥＴ３０４およびメインＦＥＴ
３０８に送られるパルス信号Ｐ０およびパルス信号Ｐ
０′の波形を示す図である。
駆動回路により転流用ＦＥＴ３０４およびメインＦＥＴ
３０８に送られるパルス信号Ｐ０およびパルス信号Ｐ
０′の波形を示す図である。
【００１２】ここで、転流用ＦＥＴ３０４およびメイン
ＦＥＴ３０８は、理論的には、パルス信号Ｐ０およびＰ
０′に基づいて完全に反転したオン／オフ動作を行い、
図３に示すスイッチング電源における同期整流を可能な
らしめる。しかし、実際には、転流用ＦＥＴ３０４およ
びメインＦＥＴ３０８の一方の立ち上がり（オフからオ
ンへの切り替わり）と他方の立ち下がり（オンからオフ
への切り替わり）とのタイミングにズレが生じ、転流用
ＦＥＴ３０４およびメインＦＥＴ３０８が同時にオンに
なる状態（以下、両ＦＥＴ同時オン状態という）が発生
する。このような「転流用ＦＥＴ３０４およびメインＦ
ＥＴ３０８の動作のタイミングのズレ」が生じる原因
を、以下のおよびに示す。 スイッチング電源の効率化およびコスト等の観点か
ら、転流用ＦＥＴ３０４およびメインＦＥＴ３０８のそ
れぞれにふさわしい特性（例えば、オン抵抗（導通時の
抵抗）の値）のＦＥＴを使用したいという要請に基づ
き、互いに異なった特性のＦＥＴが転流用ＦＥＴ３０４
およびメインＦＥＴ３０８のそれぞれに採用されるから
である。 一次側の回路，二次側の回路およびＭＯＳＦＥＴ同
期整流用駆動回路の間の信号の遅れ（それらの回路の間
を結合する回路素子の影響による遅れ）が存在するから
である。
ＦＥＴ３０８は、理論的には、パルス信号Ｐ０およびＰ
０′に基づいて完全に反転したオン／オフ動作を行い、
図３に示すスイッチング電源における同期整流を可能な
らしめる。しかし、実際には、転流用ＦＥＴ３０４およ
びメインＦＥＴ３０８の一方の立ち上がり（オフからオ
ンへの切り替わり）と他方の立ち下がり（オンからオフ
への切り替わり）とのタイミングにズレが生じ、転流用
ＦＥＴ３０４およびメインＦＥＴ３０８が同時にオンに
なる状態（以下、両ＦＥＴ同時オン状態という）が発生
する。このような「転流用ＦＥＴ３０４およびメインＦ
ＥＴ３０８の動作のタイミングのズレ」が生じる原因
を、以下のおよびに示す。 スイッチング電源の効率化およびコスト等の観点か
ら、転流用ＦＥＴ３０４およびメインＦＥＴ３０８のそ
れぞれにふさわしい特性（例えば、オン抵抗（導通時の
抵抗）の値）のＦＥＴを使用したいという要請に基づ
き、互いに異なった特性のＦＥＴが転流用ＦＥＴ３０４
およびメインＦＥＴ３０８のそれぞれに採用されるから
である。 一次側の回路，二次側の回路およびＭＯＳＦＥＴ同
期整流用駆動回路の間の信号の遅れ（それらの回路の間
を結合する回路素子の影響による遅れ）が存在するから
である。
【００１３】
【発明が解決しようとする課題】上述した従来のＭＯＳ
ＦＥＴ同期整流用駆動回路では、当該ＭＯＳＦＥＴ同期
整流用駆動回路が適用されるスイッチング電源のメイン
ＦＥＴおよび転流用ＦＥＴに関して両ＦＥＴ同時オン状
態が生じるので、メインＦＥＴと転流用ＦＥＴとの短絡
損失を招き、スイッチング電源の効率が低下するという
問題点があった。
ＦＥＴ同期整流用駆動回路では、当該ＭＯＳＦＥＴ同期
整流用駆動回路が適用されるスイッチング電源のメイン
ＦＥＴおよび転流用ＦＥＴに関して両ＦＥＴ同時オン状
態が生じるので、メインＦＥＴと転流用ＦＥＴとの短絡
損失を招き、スイッチング電源の効率が低下するという
問題点があった。
【００１４】本発明の目的は、上述の点に鑑み、パルス
発生器を用いる代わりにコントロール端子，スレッショ
ルド端子（トリガ・スレッショルド端子）および出力端
子を有するタイマＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ）を用いることにより、従来のＭＯＳＦＥＴ同
期整流用駆動回路を用いた場合に存在した「両ＦＥＴ同
時オン状態」の発生を回避することができるＭＯＳＦＥ
Ｔ同期整流用駆動回路を提供することにある。
発生器を用いる代わりにコントロール端子，スレッショ
ルド端子（トリガ・スレッショルド端子）および出力端
子を有するタイマＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒ
ｃｕｉｔ）を用いることにより、従来のＭＯＳＦＥＴ同
期整流用駆動回路を用いた場合に存在した「両ＦＥＴ同
時オン状態」の発生を回避することができるＭＯＳＦＥ
Ｔ同期整流用駆動回路を提供することにある。
【００１５】なお、ＭＯＳＦＥＴを使用したスイッチン
グ電源における同期整流回路に関する従来技術として
は、「特開平４−１５０７７７号公報（同期整流回
路）」や「特開平４−１２７８６９号公報（整流回
路）」が開示されている。しかし、前者の従来技術は、
スイッチング電源の二次側における整流器としてのパワ
ーＭＯＳＦＥＴと転流用のパワーＭＯＳＦＥＴとの同期
制御を行うことにより（「特開平４−１５０７７７号公
報中の第１図等参照）、「トランスの補助巻線を不要と
するとともに、トランスのデューティ比の如何に関せず
使用が可能であり、且つ低損失の同期整流回路を提供す
る」（当該公報中の第４５０頁左上欄第３行〜第６行参
照）技術である。また、後者の従来技術は、「リカバリ
ー損失（整流用のＭＯＳＦＥＴとフライホイール用のＭ
ＯＳＦＥＴとの間で電流が切り替わる間にボディダイオ
ードを通って流れる電流による損失）や逆方向のチャネ
ル電流による損失が発生しないＭＯＳＦＥＴによる同期
整流回路を提供すること」（特開平４−１２７８６９号
公報中の第４６６頁左上欄第３行〜第５行参照）を目的
とする技術であり、スイッチング電源の二次側の整流器
にＭＯＳＦＥＴを使用することを前提としている（本発
明では当該整流器はＭＯＳＦＥＴに限定されない）。し
たがって、これらの従来技術は、「両ＦＥＴ同時オン状
態」の発生を回避することを目的とする本発明とは、そ
の構成を異にしている。
グ電源における同期整流回路に関する従来技術として
は、「特開平４−１５０７７７号公報（同期整流回
路）」や「特開平４−１２７８６９号公報（整流回
路）」が開示されている。しかし、前者の従来技術は、
スイッチング電源の二次側における整流器としてのパワ
ーＭＯＳＦＥＴと転流用のパワーＭＯＳＦＥＴとの同期
制御を行うことにより（「特開平４−１５０７７７号公
報中の第１図等参照）、「トランスの補助巻線を不要と
するとともに、トランスのデューティ比の如何に関せず
使用が可能であり、且つ低損失の同期整流回路を提供す
る」（当該公報中の第４５０頁左上欄第３行〜第６行参
照）技術である。また、後者の従来技術は、「リカバリ
ー損失（整流用のＭＯＳＦＥＴとフライホイール用のＭ
ＯＳＦＥＴとの間で電流が切り替わる間にボディダイオ
ードを通って流れる電流による損失）や逆方向のチャネ
ル電流による損失が発生しないＭＯＳＦＥＴによる同期
整流回路を提供すること」（特開平４−１２７８６９号
公報中の第４６６頁左上欄第３行〜第５行参照）を目的
とする技術であり、スイッチング電源の二次側の整流器
にＭＯＳＦＥＴを使用することを前提としている（本発
明では当該整流器はＭＯＳＦＥＴに限定されない）。し
たがって、これらの従来技術は、「両ＦＥＴ同時オン状
態」の発生を回避することを目的とする本発明とは、そ
の構成を異にしている。
【００１６】
【課題を解決するための手段】本発明のＭＯＳＦＥＴ同
期整流用駆動回路は、一次側のメインＦＥＴと二次側の
転流用ＦＥＴとを有するスイッチング電源におけるＭＯ
ＳＦＥＴ同期整流用駆動回路において、コントロール端
子，スレッショルド端子および出力端子を有し、前記メ
インＦＥＴを駆動するためのパルス信号を発生する第１
のタイマＩＣと、コントロール端子，スレッショルド端
子および出力端子を有し、前記転流用ＦＥＴを駆動する
ためのパルス信号を発生する第２のタイマＩＣと、前記
第１のタイマＩＣおよび前記第２のタイマＩＣのスレッ
ショルド端子に基準レベルを与える信号（三角波の信号
やのこぎり波の信号）を発生する発振器と、スイッチン
グ電源の出力電圧制御回路からフィードバックされる電
圧に基づいて前記第１のタイマＩＣおよび前記第２のタ
イマＩＣのコントロール端子に制御信号を与え、前記メ
インＦＥＴを駆動するためのパルス信号と前記転流用Ｆ
ＥＴを駆動するためのパルス信号とが共にオフになるデ
ッドタイムが生じるように制御する制御信号出力回路
（例えば、フォトカプラと分圧用の複数の抵抗とによっ
て形成される回路）と、前記メインＦＥＴを駆動するた
めのパルス信号と前記転流用ＦＥＴを駆動するためのパ
ルス信号とが互いに反転するように制御し、スイッチン
グ電源回路の一次側と二次側とを絶縁する反転・絶縁回
路（反転回路および絶縁回路）とを有する。
期整流用駆動回路は、一次側のメインＦＥＴと二次側の
転流用ＦＥＴとを有するスイッチング電源におけるＭＯ
ＳＦＥＴ同期整流用駆動回路において、コントロール端
子，スレッショルド端子および出力端子を有し、前記メ
インＦＥＴを駆動するためのパルス信号を発生する第１
のタイマＩＣと、コントロール端子，スレッショルド端
子および出力端子を有し、前記転流用ＦＥＴを駆動する
ためのパルス信号を発生する第２のタイマＩＣと、前記
第１のタイマＩＣおよび前記第２のタイマＩＣのスレッ
ショルド端子に基準レベルを与える信号（三角波の信号
やのこぎり波の信号）を発生する発振器と、スイッチン
グ電源の出力電圧制御回路からフィードバックされる電
圧に基づいて前記第１のタイマＩＣおよび前記第２のタ
イマＩＣのコントロール端子に制御信号を与え、前記メ
インＦＥＴを駆動するためのパルス信号と前記転流用Ｆ
ＥＴを駆動するためのパルス信号とが共にオフになるデ
ッドタイムが生じるように制御する制御信号出力回路
（例えば、フォトカプラと分圧用の複数の抵抗とによっ
て形成される回路）と、前記メインＦＥＴを駆動するた
めのパルス信号と前記転流用ＦＥＴを駆動するためのパ
ルス信号とが互いに反転するように制御し、スイッチン
グ電源回路の一次側と二次側とを絶縁する反転・絶縁回
路（反転回路および絶縁回路）とを有する。
【００１７】
【作用】本発明のＭＯＳＦＥＴ同期整流用駆動回路で
は、一次側のメインＦＥＴと二次側の転流用ＦＥＴとを
有するスイッチング電源におけるＭＯＳＦＥＴ同期整流
用駆動回路において、第１のタイマＩＣがコントロール
端子，スレッショルド端子および出力端子を有しメイン
ＦＥＴを駆動するためのパルス信号を発生し、第２のタ
イマＩＣがコントロール端子，スレッショルド端子およ
び出力端子を有し転流用ＦＥＴを駆動するためのパルス
信号を発生し、発振器が第１のタイマＩＣおよび第２の
タイマＩＣのスレッショルド端子に基準レベルを与える
信号を発生し、制御信号出力回路がスイッチング電源の
出力電圧制御回路からフィードバックされる電圧に基づ
いて第１のタイマＩＣおよび第２のタイマＩＣのコント
ロール端子に制御信号を与えメインＦＥＴを駆動するた
めのパルス信号と転流用ＦＥＴを駆動するためのパルス
信号とが共にオフになるデッドタイムが生じるように制
御し、反転・絶縁回路がメインＦＥＴを駆動するための
パルス信号と転流用ＦＥＴを駆動するためのパルス信号
とが互いに反転するように制御しスイッチング電源回路
の一次側と二次側とを絶縁する。
は、一次側のメインＦＥＴと二次側の転流用ＦＥＴとを
有するスイッチング電源におけるＭＯＳＦＥＴ同期整流
用駆動回路において、第１のタイマＩＣがコントロール
端子，スレッショルド端子および出力端子を有しメイン
ＦＥＴを駆動するためのパルス信号を発生し、第２のタ
イマＩＣがコントロール端子，スレッショルド端子およ
び出力端子を有し転流用ＦＥＴを駆動するためのパルス
信号を発生し、発振器が第１のタイマＩＣおよび第２の
タイマＩＣのスレッショルド端子に基準レベルを与える
信号を発生し、制御信号出力回路がスイッチング電源の
出力電圧制御回路からフィードバックされる電圧に基づ
いて第１のタイマＩＣおよび第２のタイマＩＣのコント
ロール端子に制御信号を与えメインＦＥＴを駆動するた
めのパルス信号と転流用ＦＥＴを駆動するためのパルス
信号とが共にオフになるデッドタイムが生じるように制
御し、反転・絶縁回路がメインＦＥＴを駆動するための
パルス信号と転流用ＦＥＴを駆動するためのパルス信号
とが互いに反転するように制御しスイッチング電源回路
の一次側と二次側とを絶縁する。
【００１８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１９】図１は、本発明の一実施例に係るＭＯＳＦ
ＥＴ同期整流用駆動回路を用いたスイッチング電源の構
成を示す回路図である。
ＥＴ同期整流用駆動回路を用いたスイッチング電源の構
成を示す回路図である。
【００２０】このスイッチング電源は、入力コンデンサ
１と、トランス２と、整流器３と、転流用ＦＥＴ４（ス
イッチング電源の二次側で転流用素子として動作するＦ
ＥＴ）と、チョークコイル５と、出力コンデンサ６と、
出力電圧制御回路７と、メインＦＥＴ８（スイッチング
電源の一次側でメインスイッチとして動作するＦＥＴ）
と、絶縁回路９と、反転回路１０と、フォトカプラ１１
（発光部１１１および受光部１１２を含むフォトカプラ
１１）と、抵抗１２と、抵抗１３と、抵抗１４と、電源
１５と、タイマＩＣ１６（第１のタイマＩＣ）と、タイ
マＩＣ１７（第２のタイマＩＣ）と、発振器１８とを含
んで構成されている（絶縁回路９と反転回路１０とによ
って特許請求の範囲における「反転・絶縁回路」が形成
される）。なお、タイマＩＣ１６およびタイマＩＣ１７
は、コントロール端子と、スレッショルド端子と、出力
端子とを有している。ここで、符号９〜１８で示される
構成要素によって、本実施例のＭＯＳＦＥＴ同期整流用
駆動回路が形成されている。また、符号１１〜１４で示
される構成要素によって、制御信号出力回路が形成され
ている。
１と、トランス２と、整流器３と、転流用ＦＥＴ４（ス
イッチング電源の二次側で転流用素子として動作するＦ
ＥＴ）と、チョークコイル５と、出力コンデンサ６と、
出力電圧制御回路７と、メインＦＥＴ８（スイッチング
電源の一次側でメインスイッチとして動作するＦＥＴ）
と、絶縁回路９と、反転回路１０と、フォトカプラ１１
（発光部１１１および受光部１１２を含むフォトカプラ
１１）と、抵抗１２と、抵抗１３と、抵抗１４と、電源
１５と、タイマＩＣ１６（第１のタイマＩＣ）と、タイ
マＩＣ１７（第２のタイマＩＣ）と、発振器１８とを含
んで構成されている（絶縁回路９と反転回路１０とによ
って特許請求の範囲における「反転・絶縁回路」が形成
される）。なお、タイマＩＣ１６およびタイマＩＣ１７
は、コントロール端子と、スレッショルド端子と、出力
端子とを有している。ここで、符号９〜１８で示される
構成要素によって、本実施例のＭＯＳＦＥＴ同期整流用
駆動回路が形成されている。また、符号１１〜１４で示
される構成要素によって、制御信号出力回路が形成され
ている。
【００２１】図１に示すスイッチング電源では、同一の
タイミングで駆動信号（パルス信号）が転流用ＦＥＴ４
およびメインＦＥＴ８のゲートに与えられた場合に、転
流用ＦＥＴ４の方がメインＦＥＴ８よりも遅れたタイミ
ングで動作するものとする。
タイミングで駆動信号（パルス信号）が転流用ＦＥＴ４
およびメインＦＥＴ８のゲートに与えられた場合に、転
流用ＦＥＴ４の方がメインＦＥＴ８よりも遅れたタイミ
ングで動作するものとする。
【００２２】図２は、本実施例のＭＯＳＦＥＴ同期整流
用駆動回路においてメインＦＥＴ８および転流用ＦＥＴ
４に送られるパルス信号Ｐ１′およびパルス信号Ｐ２の
波形等を示す図である。
用駆動回路においてメインＦＥＴ８および転流用ＦＥＴ
４に送られるパルス信号Ｐ１′およびパルス信号Ｐ２の
波形等を示す図である。
【００２３】次に、このように構成された本実施例のＭ
ＯＳＦＥＴ同期整流用駆動回路の動作について説明す
る。
ＯＳＦＥＴ同期整流用駆動回路の動作について説明す
る。
【００２４】フォトカプラ１１の受光部１１２は、出力
電圧制御回路７からフィードバックされる電圧の変化を
発光部１１１を介して検出する。
電圧制御回路７からフィードバックされる電圧の変化を
発光部１１１を介して検出する。
【００２５】図１に示すように、電源１５の電圧を分圧
するための抵抗１２，抵抗１３および抵抗１４のうちの
抵抗１２とフォトカプラ１１の受光部１１２（発光部１
１１の発光量、すなわち出力電圧制御回路７からフィー
ドバックされる電圧値に基づいて電流値が変化する部
分）とが並列に接続され、抵抗１２と抵抗１３との接点
がタイマＩＣ１６のコントロール端子に接続され、発振
器１８の出力端子がタイマＩＣ１６のスレッショルド端
子に接続される。このような接続によって、タイマＩＣ
１６の出力端子から出力されるパルス信号Ｐ１が決定さ
れる。すなわち、タイマＩＣ１６の出力信号（パルス信
号Ｐ１）のパルス幅は、タイマＩＣ１６のコントロール
端子に印加される電圧Ｖ１（出力電圧制御回路７からフ
ォトカプラ１１を介してフィードバックされる電圧値に
基づく制御信号）と、タイマＩＣ１６のスレッショルド
端子に印加される発振器１８の出力電圧Ｖ０（当該スレ
ッショルド端子に基準レベルを与える信号）とに基づい
て決定される。なお、電圧Ｖ１は、図１中の制御信号出
力回路から出力される制御信号に該当する。
するための抵抗１２，抵抗１３および抵抗１４のうちの
抵抗１２とフォトカプラ１１の受光部１１２（発光部１
１１の発光量、すなわち出力電圧制御回路７からフィー
ドバックされる電圧値に基づいて電流値が変化する部
分）とが並列に接続され、抵抗１２と抵抗１３との接点
がタイマＩＣ１６のコントロール端子に接続され、発振
器１８の出力端子がタイマＩＣ１６のスレッショルド端
子に接続される。このような接続によって、タイマＩＣ
１６の出力端子から出力されるパルス信号Ｐ１が決定さ
れる。すなわち、タイマＩＣ１６の出力信号（パルス信
号Ｐ１）のパルス幅は、タイマＩＣ１６のコントロール
端子に印加される電圧Ｖ１（出力電圧制御回路７からフ
ォトカプラ１１を介してフィードバックされる電圧値に
基づく制御信号）と、タイマＩＣ１６のスレッショルド
端子に印加される発振器１８の出力電圧Ｖ０（当該スレ
ッショルド端子に基準レベルを与える信号）とに基づい
て決定される。なお、電圧Ｖ１は、図１中の制御信号出
力回路から出力される制御信号に該当する。
【００２６】タイマＩＣ１６の出力端子から出力される
パルス信号Ｐ１は、反転器１０を経由して、反転された
パルス信号Ｐ１′となる。このパルス信号Ｐ１′は、メ
インＦＥＴ８を駆動する。
パルス信号Ｐ１は、反転器１０を経由して、反転された
パルス信号Ｐ１′となる。このパルス信号Ｐ１′は、メ
インＦＥＴ８を駆動する。
【００２７】また、図１に示すように、抵抗１３と抵抗
１４との接点がタイマＩＣ１７のコントロール端子に接
続され、発振器１８の出力端子がタイマＩＣ１７のスレ
ッショルド端子に接続される。このような接続によっ
て、タイマＩＣ１７の出力端子から出力されるパルス信
号Ｐ２が決定される。すなわち、タイマＩＣ１７の出力
信号（パルス信号Ｐ２）のパルス幅は、タイマＩＣ１７
のコントロール端子に印加される電圧Ｖ２（出力電圧制
御回路７からフォトカプラ１１を介してフィードバック
される電圧値に基づく制御信号）と、タイマＩＣ１７の
スレッショルド端子に印加される発振器１８の出力電圧
Ｖ０（当該スレッショルド端子に基準レベルを与える信
号）とに基づいて決定される。なお、電圧Ｖ２は、図１
中の制御信号出力回路から出力される制御信号に該当す
る。
１４との接点がタイマＩＣ１７のコントロール端子に接
続され、発振器１８の出力端子がタイマＩＣ１７のスレ
ッショルド端子に接続される。このような接続によっ
て、タイマＩＣ１７の出力端子から出力されるパルス信
号Ｐ２が決定される。すなわち、タイマＩＣ１７の出力
信号（パルス信号Ｐ２）のパルス幅は、タイマＩＣ１７
のコントロール端子に印加される電圧Ｖ２（出力電圧制
御回路７からフォトカプラ１１を介してフィードバック
される電圧値に基づく制御信号）と、タイマＩＣ１７の
スレッショルド端子に印加される発振器１８の出力電圧
Ｖ０（当該スレッショルド端子に基準レベルを与える信
号）とに基づいて決定される。なお、電圧Ｖ２は、図１
中の制御信号出力回路から出力される制御信号に該当す
る。
【００２８】タイマＩＣ１７の出力端子から出力される
パルス信号Ｐ２は、絶縁回路９を経由して転流用ＦＥＴ
４を駆動する。
パルス信号Ｐ２は、絶縁回路９を経由して転流用ＦＥＴ
４を駆動する。
【００２９】次に、図２を参照して、メインＦＥＴ８お
よび転流用ＦＥＴ４のゲートに与えられる駆動信号であ
るパルス信号Ｐ１′およびパルス信号Ｐ２の波形につい
て説明し、本実施例（すなわち本発明）による効果につ
いて言及する。
よび転流用ＦＥＴ４のゲートに与えられる駆動信号であ
るパルス信号Ｐ１′およびパルス信号Ｐ２の波形につい
て説明し、本実施例（すなわち本発明）による効果につ
いて言及する。
【００３０】本実施例、ひいては本発明のＭＯＳＦＥＴ
同期整流用駆動回路では、図２に示すように、パルス信
号Ｐ１′およびパルス信号Ｐ２のパルス波形の立ち上が
りのタイミングは発振器１８の出力電圧Ｖ０（本実施例
では、三角波の電圧）の波形の立ち上がりの開始時によ
って決まる。また、パルス信号Ｐ１′またはパルス信号
Ｐ２のパルス波形の立ち下がりは発振器１８の出力電圧
Ｖ０の波形と出力電圧制御回路７からフィードバックさ
れる電圧値を反映する制御信号出力回路の出力電圧Ｖ１
またはＶ２（制御信号）との交点により決まる。ここ
で、分圧抵抗である抵抗１２，抵抗１３および抵抗１４
の接続の態様により、「Ｖ１＞Ｖ２」の関係がある。
同期整流用駆動回路では、図２に示すように、パルス信
号Ｐ１′およびパルス信号Ｐ２のパルス波形の立ち上が
りのタイミングは発振器１８の出力電圧Ｖ０（本実施例
では、三角波の電圧）の波形の立ち上がりの開始時によ
って決まる。また、パルス信号Ｐ１′またはパルス信号
Ｐ２のパルス波形の立ち下がりは発振器１８の出力電圧
Ｖ０の波形と出力電圧制御回路７からフィードバックさ
れる電圧値を反映する制御信号出力回路の出力電圧Ｖ１
またはＶ２（制御信号）との交点により決まる。ここ
で、分圧抵抗である抵抗１２，抵抗１３および抵抗１４
の接続の態様により、「Ｖ１＞Ｖ２」の関係がある。
【００３１】したがって、パルス信号Ｐ１′がオフ（Ｏ
ＦＦ）からオン（ＯＮ）に切り替わる前にパルス信号Ｐ
２がオンからオフに切り替わり、パルス信号Ｐ１′とパ
ルス信号Ｐ２とが共にオフになる時間、すなわちデッド
タイム（図２中のデッドタイムＤ）を作ることができ
る。これにより、たとえパルス信号Ｐ１′によって動作
するメインＦＥＴ８よりもパルス信号Ｐ２によって動作
する転流用ＦＥＴ４が遅いタイミングで動作するとして
も（図２中のＰ２における一点鎖線に示すように遅れ時
間Ｔが存在したとしても）、制御信号である電圧Ｖ１お
よびＶ２の値を適切に設定すれば、従来のＭＯＳＦＥＴ
同期整流用駆動回路で発生していた「両ＦＥＴ同時オン
状態」が生じなくなり、メインＦＥＴ８と整流用ＦＥＴ
４との短絡損失が低減され、スイッチング電源における
効率の低下を防止することができる。
ＦＦ）からオン（ＯＮ）に切り替わる前にパルス信号Ｐ
２がオンからオフに切り替わり、パルス信号Ｐ１′とパ
ルス信号Ｐ２とが共にオフになる時間、すなわちデッド
タイム（図２中のデッドタイムＤ）を作ることができ
る。これにより、たとえパルス信号Ｐ１′によって動作
するメインＦＥＴ８よりもパルス信号Ｐ２によって動作
する転流用ＦＥＴ４が遅いタイミングで動作するとして
も（図２中のＰ２における一点鎖線に示すように遅れ時
間Ｔが存在したとしても）、制御信号である電圧Ｖ１お
よびＶ２の値を適切に設定すれば、従来のＭＯＳＦＥＴ
同期整流用駆動回路で発生していた「両ＦＥＴ同時オン
状態」が生じなくなり、メインＦＥＴ８と整流用ＦＥＴ
４との短絡損失が低減され、スイッチング電源における
効率の低下を防止することができる。
【００３２】なお、本実施例では発振器１８の出力電圧
Ｖ０（スレッショルド端子に基準レベルを与える信号）
の波形は図２に示すような三角波であるとしたが、この
Ｖ０の波形がのこぎり波等であっても本発明のＭＯＳＦ
ＥＴ同期整流用駆動回路を実現することができる。
Ｖ０（スレッショルド端子に基準レベルを与える信号）
の波形は図２に示すような三角波であるとしたが、この
Ｖ０の波形がのこぎり波等であっても本発明のＭＯＳＦ
ＥＴ同期整流用駆動回路を実現することができる。
【００３３】また、本実施例では出力電圧制御回路７か
らフィードバックされる電圧を受け取る素子がフォトカ
プラ１１であるとしたが、スイッチング電源の一次側と
二次側との絶縁を保持できる素子であれば、フォトカプ
ラ１１以外の素子を使用することも可能である。
らフィードバックされる電圧を受け取る素子がフォトカ
プラ１１であるとしたが、スイッチング電源の一次側と
二次側との絶縁を保持できる素子であれば、フォトカプ
ラ１１以外の素子を使用することも可能である。
【００３４】ところで、本実施例では「転流用ＦＥＴ４
がメインＦＥＴ８よりも遅れたタイミングで動作する」
と仮定して説明したが、逆に「メインＦＥＴ８が転流用
ＦＥＴ４よりも遅れたタイミングで動作する」場合であ
っても、供給するパルス信号Ｐ１′とパルス信号Ｐ２と
を逆にする等の簡易な回路変更によって対処することが
できる。この場合に、絶縁回路９の位置と反転回路１０
の位置とを逆にする必要も生じ得るが、両者の位置関係
は従来より可逆的であるので問題はない。
がメインＦＥＴ８よりも遅れたタイミングで動作する」
と仮定して説明したが、逆に「メインＦＥＴ８が転流用
ＦＥＴ４よりも遅れたタイミングで動作する」場合であ
っても、供給するパルス信号Ｐ１′とパルス信号Ｐ２と
を逆にする等の簡易な回路変更によって対処することが
できる。この場合に、絶縁回路９の位置と反転回路１０
の位置とを逆にする必要も生じ得るが、両者の位置関係
は従来より可逆的であるので問題はない。
【００３５】
【発明の効果】以上説明したように本発明は、パルス発
生器を用いる代わりにコントロール端子，スレッショル
ド端子および出力端子を有するタイマＩＣを用いてメイ
ンＦＥＴおよび転流用ＦＥＴを駆動するためのパルス信
号を出力することにより、両パルス信号が共にオフとな
る時間であるデッドタイムを設けることができ、メイン
ＦＥＴと転流用ＦＥＴとが同時にオンとなる状態（両Ｆ
ＥＴ同時オン状態）の発生を回避することができ、その
ような両ＦＥＴ同時オン状態の発生による短絡損失がな
くなり、スイッチング電源の効率を向上さるることがで
きるという効果を有する。
生器を用いる代わりにコントロール端子，スレッショル
ド端子および出力端子を有するタイマＩＣを用いてメイ
ンＦＥＴおよび転流用ＦＥＴを駆動するためのパルス信
号を出力することにより、両パルス信号が共にオフとな
る時間であるデッドタイムを設けることができ、メイン
ＦＥＴと転流用ＦＥＴとが同時にオンとなる状態（両Ｆ
ＥＴ同時オン状態）の発生を回避することができ、その
ような両ＦＥＴ同時オン状態の発生による短絡損失がな
くなり、スイッチング電源の効率を向上さるることがで
きるという効果を有する。
【図１】本発明の一実施例に係るＭＯＳＦＥＴ同期整流
用駆動回路を用いたスイッチング電源の構成を示す回路
図である。
用駆動回路を用いたスイッチング電源の構成を示す回路
図である。
【図２】図１に示すＭＯＳＦＥ同期整流用駆動回路によ
りメインＦＥＴおよび転流用ＦＥＴに供給（出力）され
るパルス信号の波形等を示す図である。
りメインＦＥＴおよび転流用ＦＥＴに供給（出力）され
るパルス信号の波形等を示す図である。
【図３】従来のＭＯＳＦＥＴ同期整流用駆動回路の一例
を用いたスイッチング電源の構成を示す回路図である。
を用いたスイッチング電源の構成を示す回路図である。
【図４】図３に示すＭＯＳＦＥＴ同期整流用駆動回路に
よりメインＦＥＴおよび転流用ＦＥＴに供給（出力）さ
れるパルス信号の波形を示す図である。
よりメインＦＥＴおよび転流用ＦＥＴに供給（出力）さ
れるパルス信号の波形を示す図である。
１ 入力コンデンサ ２ トランス ３ 整流器 ４ 転流用ＦＥＴ ５ チョークコイル ６ 出力コンデンサ ７ 出力電圧制御回路 ８ メインＦＥＴ ９ 絶縁回路 １０ 反転回路 １１ フォトカプラ １２，１３，１４ 抵抗 １５ 電源 １６ タイマＩＣ（第１のタイマＩＣ） １７ タイマＩＣ（第２のタイマＩＣ） １８ 発振器 １１１ 発光部 １１２ 受光部
Claims (4)
- 【請求項１】 一次側のメインＦＥＴと二次側の転流用
ＦＥＴとを有するスイッチング電源におけるＭＯＳＦＥ
Ｔ同期整流用駆動回路において、 コントロール端子，スレッショルド端子および出力端子
を有し、前記メインＦＥＴを駆動するためのパルス信号
を発生する第１のタイマＩＣと、 コントロール端子，スレッショルド端子および出力端子
を有し、前記転流用ＦＥＴを駆動するためのパルス信号
を発生する第２のタイマＩＣと、 前記第１のタイマＩＣおよび前記第２のタイマＩＣのス
レッショルド端子に基準レベルを与える信号を発生する
発振器と、 スイッチング電源の出力電圧制御回路からフィードバッ
クされる電圧に基づいて前記第１のタイマＩＣおよび前
記第２のタイマＩＣのコントロール端子に制御信号を与
え、前記メインＦＥＴを駆動するためのパルス信号と前
記転流用ＦＥＴを駆動するためのパルス信号とが共にオ
フになるデッドタイムが生じるように制御する制御信号
出力回路と、 前記メインＦＥＴを駆動するためのパルス信号と前記転
流用ＦＥＴを駆動するためのパルス信号とが互いに反転
するように制御し、スイッチング電源回路の一次側と二
次側とを絶縁する反転・絶縁回路とを有することを特徴
とするＭＯＳＦＥＴ同期整流用駆動回路。 - 【請求項２】 三角波の信号を発生する発振器を有する
ことを特徴とする請求項１記載のＭＯＳＦＥＴ同期整流
用駆動回路。 - 【請求項３】 のこぎり波の信号を発生する発振器を有
することを特徴とする請求項１記載のＭＯＳＦＥＴ同期
整流用駆動回路。 - 【請求項４】 スイッチング電源回路の出力電圧制御回
路からフィードバックされる電圧をフォトカプラによっ
て受け取る制御信号出力回路を有することを特徴とする
請求項１，請求項２または請求項３記載のＭＯＳＦＥＴ
同期整流用駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317679A JP2677220B2 (ja) | 1994-11-28 | 1994-11-28 | Ｍｏｓｆｅｔ同期整流用駆動回路 |
| CA002163848A CA2163848C (en) | 1994-11-28 | 1995-11-27 | Control of switching devices in synchronized-rectification system |
| US08/563,687 US5631810A (en) | 1994-11-28 | 1995-11-28 | Control of switching devices in synchronized-rectification system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317679A JP2677220B2 (ja) | 1994-11-28 | 1994-11-28 | Ｍｏｓｆｅｔ同期整流用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154375A true JPH08154375A (ja) | 1996-06-11 |
| JP2677220B2 JP2677220B2 (ja) | 1997-11-17 |
Family
ID=18090820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317679A Expired - Fee Related JP2677220B2 (ja) | 1994-11-28 | 1994-11-28 | Ｍｏｓｆｅｔ同期整流用駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5631810A (ja) |
| JP (1) | JP2677220B2 (ja) |
| CA (1) | CA2163848C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105186894A (zh) * | 2015-09-08 | 2015-12-23 | 北京卫星制造厂 | 一种基于副边电流采样的同步整流控制电路及方法 |
| US10381941B2 (en) | 2017-10-25 | 2019-08-13 | Fujitsu Limited | Switching power supply device and synchronous rectifier circuit |
| JP7085054B1 (ja) * | 2021-11-11 | 2022-06-15 | 株式会社オリジン | 同期整流制御装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801518A (en) * | 1995-02-28 | 1998-09-01 | Seiko Instruments Inc. | Pulse frequency modulated DC-DC converter |
| JP3467361B2 (ja) * | 1995-12-27 | 2003-11-17 | 富士通株式会社 | Ｄｃ−ｄｃコンバータ及び当該ｄｃ−ｄｃコンバータを制御する制御回路 |
| DE69822284T2 (de) * | 1997-08-04 | 2005-02-24 | Koninklijke Philips Electronics N.V. | Stromversorgung mit syncronischer gleichrichtung |
| US6876181B1 (en) | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6226190B1 (en) | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6198263B1 (en) * | 1999-10-26 | 2001-03-06 | Integrated Power Technologies, Inc. | Power MOSFET switching dead time control method and apparatus |
| US6525514B1 (en) * | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US6771059B1 (en) * | 2000-11-28 | 2004-08-03 | Delta Electronics,, Inc. | Synchronous rectifier controller for power supply systems with high power switch and high efficiency |
| JP4379903B2 (ja) * | 2001-03-23 | 2009-12-09 | Ｔｄｋラムダ株式会社 | スイッチング電源装置 |
| US6574124B2 (en) * | 2001-09-13 | 2003-06-03 | Netpower Technologies, Inc. | Plural power converters with individual conditioned error signals shared on a current sharing bus |
| US6760235B2 (en) * | 2001-09-13 | 2004-07-06 | Netpower Technologies, Inc. | Soft start for a synchronous rectifier in a power converter |
| JP3721152B2 (ja) * | 2002-09-20 | 2005-11-30 | 株式会社日立製作所 | 電波レーダ装置および車両用電波レーダ装置 |
| DE10325519B4 (de) * | 2003-06-05 | 2008-01-03 | Infineon Technologies Ag | Ansteuerschaltung für einen Schalter in einem Schaltwandler |
| US7199643B2 (en) * | 2003-09-26 | 2007-04-03 | Maxim Integrated Products, Inc. | Hot swappable pulse width modulation power supply circuits |
| US7057907B2 (en) * | 2003-11-21 | 2006-06-06 | Fairchild Semiconductor Corporation | Power converter having improved control |
| US7233504B2 (en) * | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US7528587B2 (en) * | 2005-12-27 | 2009-05-05 | Linear Technology Corporation | Switched converter with variable peak current and variable off-time control |
| JP4210868B2 (ja) * | 2007-06-15 | 2009-01-21 | サンケン電気株式会社 | スイッチング電源装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173847A (en) * | 1988-09-30 | 1992-12-22 | Canon Kabushiki Kaisha | PWM power supply with synchronous rectifier and synchronizing oscillator |
| DE3914799A1 (de) * | 1989-05-05 | 1990-11-08 | Standard Elektrik Lorenz Ag | Durchflusswandler |
| JPH04127869A (ja) * | 1990-09-18 | 1992-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 整流回路 |
| JP2867676B2 (ja) * | 1990-10-11 | 1999-03-08 | 日本電気株式会社 | 同期整流回路 |
| SE467384B (sv) * | 1990-10-24 | 1992-07-06 | Ericsson Telefon Ab L M | Saett och kopplingsanordning foer att vid omriktare balansera ingaangs- och/eller utgaangsspaenningsavvikelser |
| US5336985A (en) * | 1992-11-09 | 1994-08-09 | Compaq Computer Corp. | Tapped inductor slave regulating circuit |
| US5400239A (en) * | 1992-12-11 | 1995-03-21 | Northern Telecom Limited | Power converter with plural regulated outputs |
| US5303138A (en) * | 1993-04-29 | 1994-04-12 | At&T Bell Laboratories | Low loss synchronous rectifier for application to clamped-mode power converters |
| JP2715921B2 (ja) * | 1994-07-27 | 1998-02-18 | 日本電気株式会社 | スイッチング電源回路 |
-
1994
- 1994-11-28 JP JP6317679A patent/JP2677220B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-27 CA CA002163848A patent/CA2163848C/en not_active Expired - Fee Related
- 1995-11-28 US US08/563,687 patent/US5631810A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105186894A (zh) * | 2015-09-08 | 2015-12-23 | 北京卫星制造厂 | 一种基于副边电流采样的同步整流控制电路及方法 |
| US10381941B2 (en) | 2017-10-25 | 2019-08-13 | Fujitsu Limited | Switching power supply device and synchronous rectifier circuit |
| JP7085054B1 (ja) * | 2021-11-11 | 2022-06-15 | 株式会社オリジン | 同期整流制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2163848A1 (en) | 1996-05-29 |
| US5631810A (en) | 1997-05-20 |
| JP2677220B2 (ja) | 1997-11-17 |
| CA2163848C (en) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677220B2 (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| US8054654B2 (en) | Electrically insulated switching element driver and method for controlling same | |
| JPH11299237A (ja) | アクティブ・クランプ回路を備えたフォワード・コンバータ | |
| WO2007091374A1 (ja) | 同期整流型フォワードコンバータ | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| JPH055408B2 (ja) | ||
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP2002359965A (ja) | 電流制御型素子用駆動装置 | |
| JPH10136645A (ja) | 電源回路 | |
| JPH09285116A (ja) | 電源回路 | |
| JP2001306156A (ja) | 温度制御装置 | |
| JP2867676B2 (ja) | 同期整流回路 | |
| JPH06152363A (ja) | ゲートドライブ回路 | |
| JP3408508B2 (ja) | 同期整流式フォワード型スイッチング電源装置 | |
| JP2722522B2 (ja) | トランジスタ駆動回路 | |
| JP2003164147A (ja) | スイッチング電源 | |
| JPH0311574B2 (ja) | ||
| JPH05260738A (ja) | フォワードコンバータ | |
| US20050024899A1 (en) | Flyback type alternation power supply with primary/secondary synchronize control | |
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JP3373194B2 (ja) | スイッチング電源装置 | |
| JP4357170B2 (ja) | 同期整流回路 | |
| JP2002136121A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |