JP2722522B2 - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JP2722522B2 JP2722522B2 JP22431188A JP22431188A JP2722522B2 JP 2722522 B2 JP2722522 B2 JP 2722522B2 JP 22431188 A JP22431188 A JP 22431188A JP 22431188 A JP22431188 A JP 22431188A JP 2722522 B2 JP2722522 B2 JP 2722522B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- transistor
- circuit
- voltage
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ駆動回路に関し、特にパルスト
ランスを使用し一次と二次との巻線を絶縁する必要のあ
るスイッチングレギュレータ用のトランジスタ駆動回路
に関する。
ランスを使用し一次と二次との巻線を絶縁する必要のあ
るスイッチングレギュレータ用のトランジスタ駆動回路
に関する。
従来のトランジスタ駆動回路は、第３図に示すように
オフパルス電圧はオンパルス発生回路１′より発生した
オンパルスの後縁において起動され、一定のパルス巾の
信号を出力するワンショットマルチバイブレータ９′に
より一定のパルス巾の信号を出力し、オフパルス駆動回
路11′を通してパルストランス13′の一方の一次巻線1
6′にオフパルス電圧として加え、パルストランス13′
のもう一方の一次巻線17′に前記オンパルス発生回路
１′より発生したオンパルスをオンパルス駆動回路11′
を通してオンパルス電圧として加えて、パルストランス
13′の二次巻線18′に接続されたトランジスタ14′を駆
動し、被駆動回路15′を動作させていた。
オフパルス電圧はオンパルス発生回路１′より発生した
オンパルスの後縁において起動され、一定のパルス巾の
信号を出力するワンショットマルチバイブレータ９′に
より一定のパルス巾の信号を出力し、オフパルス駆動回
路11′を通してパルストランス13′の一方の一次巻線1
6′にオフパルス電圧として加え、パルストランス13′
のもう一方の一次巻線17′に前記オンパルス発生回路
１′より発生したオンパルスをオンパルス駆動回路11′
を通してオンパルス電圧として加えて、パルストランス
13′の二次巻線18′に接続されたトランジスタ14′を駆
動し、被駆動回路15′を動作させていた。
上述した従来のトランジスタ駆動回路は、可変長のオ
ンパルス電圧がパルストランスの一方の一次巻線に加わ
るのに対し、固定長のオフパルス電圧がパルストランス
のもう一方の一次巻線に加わることにより、オンパルス
電圧のパルス巾が短かい時はオフパルス電圧により印加
されたパルストランスの励磁エネルギーがパルストラン
ス内に残留し励磁エネルギーを放出するために、パルス
トランスの二次巻線に接続されたトランジスタのベース
エミッタ間を順方向にバイアスする方向に電圧を発生さ
せ電流が流れるので、トランジスタがオンする必要がな
いにもかかわらずオンしてしまう場合があるという欠点
がある。
ンパルス電圧がパルストランスの一方の一次巻線に加わ
るのに対し、固定長のオフパルス電圧がパルストランス
のもう一方の一次巻線に加わることにより、オンパルス
電圧のパルス巾が短かい時はオフパルス電圧により印加
されたパルストランスの励磁エネルギーがパルストラン
ス内に残留し励磁エネルギーを放出するために、パルス
トランスの二次巻線に接続されたトランジスタのベース
エミッタ間を順方向にバイアスする方向に電圧を発生さ
せ電流が流れるので、トランジスタがオンする必要がな
いにもかかわらずオンしてしまう場合があるという欠点
がある。
本発明のトランジスタ駆動回路は、パルストランスの
一次巻線の一方にオンパルス電圧を加えることにより前
記パルストランスの二次巻線に接続されたトランジスタ
のベース・エミッタ間を順方向にバイアスしトランジス
タを導通させ、前記パルストランスの一次巻線のもう一
方にオフパルス電圧を加えることにより前記トランジス
タのベースエミッタ間を逆方向にバイアスし前記トラン
ジスタをしゃ断させるトランジスタ駆動回路において、
オンパルス電圧のパルス巾が所定の最小パルス巾より短
い時には、オフパルス電圧を所定の最小オフパルス巾と
し、オンパルス電圧のパルス巾が前記最小パルス巾より
長く規定されたオンパルス巾の間である時はオンパルス
巾に比例したオフパルス巾とし、オンパルス巾が前記規
定されたオンパルス巾より長く最大オンパルス巾の間で
ある時は規定された最大オフパルス巾とすることを備え
て構成される。
一次巻線の一方にオンパルス電圧を加えることにより前
記パルストランスの二次巻線に接続されたトランジスタ
のベース・エミッタ間を順方向にバイアスしトランジス
タを導通させ、前記パルストランスの一次巻線のもう一
方にオフパルス電圧を加えることにより前記トランジス
タのベースエミッタ間を逆方向にバイアスし前記トラン
ジスタをしゃ断させるトランジスタ駆動回路において、
オンパルス電圧のパルス巾が所定の最小パルス巾より短
い時には、オフパルス電圧を所定の最小オフパルス巾と
し、オンパルス電圧のパルス巾が前記最小パルス巾より
長く規定されたオンパルス巾の間である時はオンパルス
巾に比例したオフパルス巾とし、オンパルス巾が前記規
定されたオンパルス巾より長く最大オンパルス巾の間で
ある時は規定された最大オフパルス巾とすることを備え
て構成される。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例の構成を示すブロック図である。
は本発明の一実施例の構成を示すブロック図である。
この実施例においてオンパルス発生回路１の出力はオ
ンパルス駆動回路11、充電回路２、放電回路４、ノット
ゲート７、ワンショットマルチバイブレータ９に接続さ
れ、オンパルス駆動回路11の出力はパルストランス13の
一次巻線17に接続される。充電回路２及び放電回路４の
出力はキャパシタ３にされ、キャパシタ３は比較器６の
入力端子の一方に接続される。比較器６のもう一方の入
力端子には基準電圧発生回路５の出力が接続され、比較
器６の出力はアンドゲート８の一方の入力に接続され、
アンドゲートのもう一方はノットゲート７の出力が接続
される。アンドゲート８及びワンショットマレチバイブ
レータ９の出力はオアゲート10に各々入力されオアゲー
ト10の出力はオフパルス駆動回路12の出力に接続され、
オフパルス駆動回路12の出力は、パルストランス13の一
次巻線16に接続される。パルストランス13の二次巻線18
はトランジスタ14のベース・エミッタに接続され、トラ
ンジスタ14のコレクタおよびエミッタは被駆動回路15に
接続される構成となっている。
ンパルス駆動回路11、充電回路２、放電回路４、ノット
ゲート７、ワンショットマルチバイブレータ９に接続さ
れ、オンパルス駆動回路11の出力はパルストランス13の
一次巻線17に接続される。充電回路２及び放電回路４の
出力はキャパシタ３にされ、キャパシタ３は比較器６の
入力端子の一方に接続される。比較器６のもう一方の入
力端子には基準電圧発生回路５の出力が接続され、比較
器６の出力はアンドゲート８の一方の入力に接続され、
アンドゲートのもう一方はノットゲート７の出力が接続
される。アンドゲート８及びワンショットマレチバイブ
レータ９の出力はオアゲート10に各々入力されオアゲー
ト10の出力はオフパルス駆動回路12の出力に接続され、
オフパルス駆動回路12の出力は、パルストランス13の一
次巻線16に接続される。パルストランス13の二次巻線18
はトランジスタ14のベース・エミッタに接続され、トラ
ンジスタ14のコレクタおよびエミッタは被駆動回路15に
接続される構成となっている。
以上の構成においてオンパルス発生回路１により発生
したオンパルスは、オンパルス駆動回路11によりパルス
トランス13の一次巻線17を駆動し、二次巻線18によりト
ランジスタ14のベースエミッタを順バイアスし被駆動回
路を動作させる。
したオンパルスは、オンパルス駆動回路11によりパルス
トランス13の一次巻線17を駆動し、二次巻線18によりト
ランジスタ14のベースエミッタを順バイアスし被駆動回
路を動作させる。
またオンパルスの発生中は、充電回路２によりキャパ
シタ３を充電するが規定の時間以上にオンパルスが長く
なるとキャパシタ３は充電を完了しその時のキャパシタ
３の両端の電圧以上には充電されない。一方放電回路４
はオンパルスが発生していない時にキャパシタ３を放電
させる。キャパシタ３の両端に発生した電圧は比較器６
により基準電圧発生回路５によって発生した基準電圧と
比較されキャパシタ３の電圧が基準電圧より高い時比較
器６の出力がハイとなる。比較器６の出力はノットゲー
ト７の出力とアンドゲート８により論理積がとられオン
パルスが規定の時間まではオンパルスに比例したパルス
が、オンパルスが規定の時間以上で最大巾までは規定の
オフパルスを得ることが出来る。
シタ３を充電するが規定の時間以上にオンパルスが長く
なるとキャパシタ３は充電を完了しその時のキャパシタ
３の両端の電圧以上には充電されない。一方放電回路４
はオンパルスが発生していない時にキャパシタ３を放電
させる。キャパシタ３の両端に発生した電圧は比較器６
により基準電圧発生回路５によって発生した基準電圧と
比較されキャパシタ３の電圧が基準電圧より高い時比較
器６の出力がハイとなる。比較器６の出力はノットゲー
ト７の出力とアンドゲート８により論理積がとられオン
パルスが規定の時間まではオンパルスに比例したパルス
が、オンパルスが規定の時間以上で最大巾までは規定の
オフパルスを得ることが出来る。
しかしオンパルスが非常に短い時はオフパルスをアン
ドゲート８より得ることができないので、ワンショット
マルチバイブレータ９によりオンパルスの後縁より規定
の最小オフパルスを発生させ、アンドゲート８の出力と
オアゲート10により論理和をとりオフパルスとし、オフ
パルス駆動回路12によりパスルトランス13の一次巻線12
を駆動し、トランジスタ14のベースエミッタ間を逆バイ
アスし被駆動回路15を停止させる。
ドゲート８より得ることができないので、ワンショット
マルチバイブレータ９によりオンパルスの後縁より規定
の最小オフパルスを発生させ、アンドゲート８の出力と
オアゲート10により論理和をとりオフパルスとし、オフ
パルス駆動回路12によりパスルトランス13の一次巻線12
を駆動し、トランジスタ14のベースエミッタ間を逆バイ
アスし被駆動回路15を停止させる。
第２図は第１の図に示すブロック図をタイムチャート
に表わしたものである。第２図の（Ａ）部はオンパルス
発生回路１の出力が長い時を示しオフパルス（すなわち
オアゲート10の出力）は最大オフパルス巾となってい
る。第２図の（Ｂ）部はオンパルス発生回路１の出力が
最小パルス巾以上の時を示しオフパルスはオンパルス巾
に比例したパルス巾となる。第２図の（Ｃ）の部はオン
パルス発生回路１の出力が最小パルス巾以下の時を示し
オフパルスはワンショットマルチバイブレータ９で規定
された最小パルス巾となることを示す。
に表わしたものである。第２図の（Ａ）部はオンパルス
発生回路１の出力が長い時を示しオフパルス（すなわち
オアゲート10の出力）は最大オフパルス巾となってい
る。第２図の（Ｂ）部はオンパルス発生回路１の出力が
最小パルス巾以上の時を示しオフパルスはオンパルス巾
に比例したパルス巾となる。第２図の（Ｃ）の部はオン
パルス発生回路１の出力が最小パルス巾以下の時を示し
オフパルスはワンショットマルチバイブレータ９で規定
された最小パルス巾となることを示す。
以上説明したように本発明は、トランジスタ駆動用パ
ルストランスのオフパルスを固定長でなくオンパルスに
ほぼ比例して出力し、パルストランスの励磁エネルギー
によりトランジスタが不用意にオンすることがないので
被駆動回路の信頼度を上げることができるという効果が
ある。
ルストランスのオフパルスを固定長でなくオンパルスに
ほぼ比例して出力し、パルストランスの励磁エネルギー
によりトランジスタが不用意にオンすることがないので
被駆動回路の信頼度を上げることができるという効果が
ある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例のタイムチャート、第３図は従
来のトランジスタ駆動回路のブロック図である。 １……オンパルス発生回路、２……充電回路、３……キ
ャパシタ、４……放電回路、５……基準電圧発生回路、
６……比較器、９……ワンショットマルチバイブレー
タ、11……オンパルス駆動回路、12……オフパルス駆動
回路、13……パルストランス、14……トランジスタ、15
……被駆動回路、16……一次巻線、17……一次巻線、18
……二次巻線。
２図は本発明の一実施例のタイムチャート、第３図は従
来のトランジスタ駆動回路のブロック図である。 １……オンパルス発生回路、２……充電回路、３……キ
ャパシタ、４……放電回路、５……基準電圧発生回路、
６……比較器、９……ワンショットマルチバイブレー
タ、11……オンパルス駆動回路、12……オフパルス駆動
回路、13……パルストランス、14……トランジスタ、15
……被駆動回路、16……一次巻線、17……一次巻線、18
……二次巻線。
Claims (1)
- 【請求項１】パルストランスの一次巻線の一方にオンパ
ルス電圧を加えることにより前記パルストランスの二次
巻線に接続されたトランジスタのベース・エミッタ間を
順方向にバイアスしトランジスタを導通させ、前記パル
ストランスの一次巻線のもう一方にオフパルス電圧を加
えることにより前記トランジスタのベースエミッタ間を
逆方向にバイアスし前記トランジスタをしゃ断させるト
ランジスタ駆動回路において、オンパルス電圧のパルス
巾が所定の最小パルス巾より短い時には、オフパルス電
圧を所定の最小オフパルス巾とし、オンパルス電圧のパ
ルス巾が前記最小パルス巾より長く規定されたオンパル
ス巾の間である時はオンパルス巾に比例したオフパルス
巾とし、オンパルス巾が前記規定されたオンパルス巾よ
り長く最大オンパルス巾の間である時は規定された最大
オフパルス巾とすることを備えて成ることを特徴とする
トランジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22431188A JP2722522B2 (ja) | 1988-09-06 | 1988-09-06 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22431188A JP2722522B2 (ja) | 1988-09-06 | 1988-09-06 | トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0274148A JPH0274148A (ja) | 1990-03-14 |
| JP2722522B2 true JP2722522B2 (ja) | 1998-03-04 |
Family
ID=16811772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22431188A Expired - Lifetime JP2722522B2 (ja) | 1988-09-06 | 1988-09-06 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722522B2 (ja) |
-
1988
- 1988-09-06 JP JP22431188A patent/JP2722522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0274148A (ja) | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2677220B2 (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| US4236196A (en) | Switching regulator | |
| US3302130A (en) | Blocking oscillator power converter utilizing a control of a transformer reflected voltage indicative of the load | |
| US3914672A (en) | Chopper control system | |
| JP2722522B2 (ja) | トランジスタ駆動回路 | |
| JP2507147B2 (ja) | ストロボ装置 | |
| JPS6059973A (ja) | スイツチングレギユレ−タ | |
| JPS6233837B2 (ja) | ||
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPH0226813B2 (ja) | ||
| JPH09140122A (ja) | Ｉｇｂｔ駆動の逆バイアス回路 | |
| JPS5914822Y2 (ja) | スイツチング回路 | |
| US4609981A (en) | Direct current converter for switched mode power supply | |
| KR900006072Y1 (ko) | 초음파 진동자의 구동 제어회로 | |
| JPH0413950B2 (ja) | ||
| JP2978183B2 (ja) | 自励インバータ | |
| JPS6325905Y2 (ja) | ||
| JP2507042B2 (ja) | ストロボ装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| SU932616A1 (ru) | Магнитно-транзисторный ключ | |
| JPS596585B2 (ja) | トランジスタ駆動回路 | |
| JPS6027224A (ja) | Ｆｅｔのドライブ回路 | |
| US4024450A (en) | Power transistor switching circuit | |
| JPH0231912Y2 (ja) | ||
| JPS5854874Y2 (ja) | スイツチングレギユレ−タ |