JP2000262051A - 絶縁型ｄｃーｄｃコンバータ - Google Patents
絶縁型ｄｃーｄｃコンバータInfo
- Publication number
- JP2000262051A JP2000262051A JP11057833A JP5783399A JP2000262051A JP 2000262051 A JP2000262051 A JP 2000262051A JP 11057833 A JP11057833 A JP 11057833A JP 5783399 A JP5783399 A JP 5783399A JP 2000262051 A JP2000262051 A JP 2000262051A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- drive
- turned
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 回路効率に優れ低ノイズの絶縁型ＤＣーＤＣ
コンバータを提供する。 【解決手段】 メイントランス４の１次側に主スイッチ
素子２を、２次側には整流側同期整流素子５と転流側同
期整流素子６と駆動スイッチ素子７を設ける。ＰＷＭ制
御回路１２の制御パルスによって主スイッチ素子２をス
イッチング制御する。主スイッチ素子２のオン期間に同
期させて同期整流素子５と駆動スイッチ素子７をオンさ
せ、転流側同期整流素子６をオフさせる。主スイッチ素
子２のオン期間にメイントランス４の１次側の電力を２
次側に伝達し、出力端子１０から直流出力を送出する。
ＰＷＭ制御回路１２から主スイッチ素子２に至る経路に
ドライブトランス１１の１次側を接続し、ＰＷＭ制御回
路１２からのオン信号出力時に、ドライブトランス１１
のリセットパルスを駆動スイッチ素子７に加え、主スイ
ッチ素子２がターンオンする前に転流側同期整流素子６
をターンオフさせる。
コンバータを提供する。 【解決手段】 メイントランス４の１次側に主スイッチ
素子２を、２次側には整流側同期整流素子５と転流側同
期整流素子６と駆動スイッチ素子７を設ける。ＰＷＭ制
御回路１２の制御パルスによって主スイッチ素子２をス
イッチング制御する。主スイッチ素子２のオン期間に同
期させて同期整流素子５と駆動スイッチ素子７をオンさ
せ、転流側同期整流素子６をオフさせる。主スイッチ素
子２のオン期間にメイントランス４の１次側の電力を２
次側に伝達し、出力端子１０から直流出力を送出する。
ＰＷＭ制御回路１２から主スイッチ素子２に至る経路に
ドライブトランス１１の１次側を接続し、ＰＷＭ制御回
路１２からのオン信号出力時に、ドライブトランス１１
のリセットパルスを駆動スイッチ素子７に加え、主スイ
ッチ素子２がターンオンする前に転流側同期整流素子６
をターンオフさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
等に使用され、定電圧を出力する絶縁型ＤＣーＤＣコン
バータに関するものである。
等に使用され、定電圧を出力する絶縁型ＤＣーＤＣコン
バータに関するものである。
【０００２】
【従来の技術】定電圧を出力する回路として絶縁型ＤＣ
ーＤＣコンバータが知られており、図１１にはその従来
例のフォワードコンバータタイプの回路が示されてい
る。この回路は特開平３−２３５６６８号公報に開示さ
れているものである。
ーＤＣコンバータが知られており、図１１にはその従来
例のフォワードコンバータタイプの回路が示されてい
る。この回路は特開平３−２３５６６８号公報に開示さ
れているものである。
【０００３】同図において、１は入力端子で、１ａは
（＋）入力、１ｂは（−）入力、２は主スイッチ素子、
３はダイオード、４はメイントランス、５は主スイッチ
素子２がスイッチオン時に導通する同期整流素子（整流
側同期整流素子）、６は主スイッチ素子２がスイッチオ
フ時に導通する同期整流素子（転流側同期整流素子）、
７は転流側同期整流素子６の駆動スイッチ素子、８はチ
ョークコイル、９はコンデンサ、Ｄはそれぞれの素子の
寄生ダイオードである。また、１０は出力端子で、１０
ａは（＋）出力、１０ｂは（−）出力であり、２、５、
６、７、のスイッチ素子はＮチャンネルＭＯＳ ＦＥＴ
である。
（＋）入力、１ｂは（−）入力、２は主スイッチ素子、
３はダイオード、４はメイントランス、５は主スイッチ
素子２がスイッチオン時に導通する同期整流素子（整流
側同期整流素子）、６は主スイッチ素子２がスイッチオ
フ時に導通する同期整流素子（転流側同期整流素子）、
７は転流側同期整流素子６の駆動スイッチ素子、８はチ
ョークコイル、９はコンデンサ、Ｄはそれぞれの素子の
寄生ダイオードである。また、１０は出力端子で、１０
ａは（＋）出力、１０ｂは（−）出力であり、２、５、
６、７、のスイッチ素子はＮチャンネルＭＯＳ ＦＥＴ
である。
【０００４】この回路において、入力端子１から入力さ
れた直流電力は、主スイッチ素子２のスイッチング動作
によって、交流に変換される。主スイッチ素子２のオン
期間にメイントランス４によって交流電力は２次側回路
に伝達される。そして、交流電力は同期整流素子５、６
で整流された後、チョークコイル８、コンデンサ９によ
って再び直流に変換されて出力端子１０から出力され
る。
れた直流電力は、主スイッチ素子２のスイッチング動作
によって、交流に変換される。主スイッチ素子２のオン
期間にメイントランス４によって交流電力は２次側回路
に伝達される。そして、交流電力は同期整流素子５、６
で整流された後、チョークコイル８、コンデンサ９によ
って再び直流に変換されて出力端子１０から出力され
る。
【０００５】整流側同期整流素子５および駆動スイッチ
素子７は、主スイッチ素子２のスイッチング動作に起因
して生じるメイントランス４の電圧変化によって、主ス
イッチ素子２がオンの時にオンするように駆動される。
従って、主スイッチ素子２のオン期間では、メイントラ
ンス４の２次側で、電流は図の実線の経路で流れ、チョ
ークコイル８に電磁エネルギーが蓄えられ、出力端子１
０から出力電圧が送出される。
素子７は、主スイッチ素子２のスイッチング動作に起因
して生じるメイントランス４の電圧変化によって、主ス
イッチ素子２がオンの時にオンするように駆動される。
従って、主スイッチ素子２のオン期間では、メイントラ
ンス４の２次側で、電流は図の実線の経路で流れ、チョ
ークコイル８に電磁エネルギーが蓄えられ、出力端子１
０から出力電圧が送出される。
【０００６】主スイッチ素子２がオフしてメイントラン
ス４にリセットパルスが発生すると、駆動スイッチ素子
７の寄生ダイオードＤを通して転流側同期整流素子６の
入力容量が充電され、転流側同期整流素子６がオンす
る。主スイッチ素子２のオフ期間の途中でメイントラン
ス４のリセットが完了してリセットパルスがなくなって
も、主スイッチ素子２がオンするまで駆動スイッチ素子
７はオフ状態を維持する。従って、駆動スイッチ素子７
のオフ期間は同期整流素子６の入力容量の充電電荷の放
電経路が閉ざされるので、転流側同期整流素子６はオン
状態を維持する。主スイッチ素子２のオフ期間において
はチョークコイル８に蓄積された電磁エネルギによって
電流が図の点線の経路で流れ、出力端子１０から出力電
圧が送出される。
ス４にリセットパルスが発生すると、駆動スイッチ素子
７の寄生ダイオードＤを通して転流側同期整流素子６の
入力容量が充電され、転流側同期整流素子６がオンす
る。主スイッチ素子２のオフ期間の途中でメイントラン
ス４のリセットが完了してリセットパルスがなくなって
も、主スイッチ素子２がオンするまで駆動スイッチ素子
７はオフ状態を維持する。従って、駆動スイッチ素子７
のオフ期間は同期整流素子６の入力容量の充電電荷の放
電経路が閉ざされるので、転流側同期整流素子６はオン
状態を維持する。主スイッチ素子２のオフ期間において
はチョークコイル８に蓄積された電磁エネルギによって
電流が図の点線の経路で流れ、出力端子１０から出力電
圧が送出される。
【０００７】この従来の回路では、整流側同期整流素子
５のオン・オフ動作を主スイッチ素子２のオン・オフ動
作に同期させている。その上で、さらに、駆動スイッチ
素子７を設けることによって、主スイッチ素子２のオフ
期間の全期間にわたって転流側同期整流素子６をオンさ
せることができるので、回路効率が改善されるというも
のである。
５のオン・オフ動作を主スイッチ素子２のオン・オフ動
作に同期させている。その上で、さらに、駆動スイッチ
素子７を設けることによって、主スイッチ素子２のオフ
期間の全期間にわたって転流側同期整流素子６をオンさ
せることができるので、回路効率が改善されるというも
のである。
【０００８】
【発明が解決しようとする課題】従来例の回路は、主ス
イッチ素子２のターンオンに同期させて整流側同期整流
素子５と駆動スイッチ素子７をオン動作することができ
る。しかしながら、転流側同期整流素子６は駆動スイッ
チ素子７がオンした後、転流側同期整流素子６の入力容
量の電荷が駆動スイッチ素子７を通り放電されてからオ
ンする。そのため、駆動スイッチ素子７がオンしてから
転流側同期整流素子６がオンするまで数十ｎｓｃの遅れ
が生じる。この遅れのため、主スイッチ素子２がオンし
て整流側同期整流素子５がオンした直後には転流側同期
整流素子６が未だオン状態にあるため、メイントランス
４の2次コイルが短絡状態となる。この短絡現象によっ
て、メイントランス４の２次コイル、転流側同期整流素
子６、整流側同期整流素子５、メイントランス４の２次
コイルを順に通る経路に大量の短絡電流が流れる。
イッチ素子２のターンオンに同期させて整流側同期整流
素子５と駆動スイッチ素子７をオン動作することができ
る。しかしながら、転流側同期整流素子６は駆動スイッ
チ素子７がオンした後、転流側同期整流素子６の入力容
量の電荷が駆動スイッチ素子７を通り放電されてからオ
ンする。そのため、駆動スイッチ素子７がオンしてから
転流側同期整流素子６がオンするまで数十ｎｓｃの遅れ
が生じる。この遅れのため、主スイッチ素子２がオンし
て整流側同期整流素子５がオンした直後には転流側同期
整流素子６が未だオン状態にあるため、メイントランス
４の2次コイルが短絡状態となる。この短絡現象によっ
て、メイントランス４の２次コイル、転流側同期整流素
子６、整流側同期整流素子５、メイントランス４の２次
コイルを順に通る経路に大量の短絡電流が流れる。
【０００９】この短絡電流は整流側同期整流素子５がオ
ンしてから転流側同期整流素子６がオフする期間に流れ
る。この短絡電流の流れによって無視できない大きな導
通損失およびノイズが発生する。このため、本来、主ス
イッチ素子２のオン・オフ動作に整流素子５、６の動作
を同期させて回路効率を高めようとしたにも拘らず、前
記短絡電流の導通損失のため、回路効率がかえって悪く
なり、かつ、ノイズの発生によって、回路動作の性能も
悪くなるという問題が発生した。
ンしてから転流側同期整流素子６がオフする期間に流れ
る。この短絡電流の流れによって無視できない大きな導
通損失およびノイズが発生する。このため、本来、主ス
イッチ素子２のオン・オフ動作に整流素子５、６の動作
を同期させて回路効率を高めようとしたにも拘らず、前
記短絡電流の導通損失のため、回路効率がかえって悪く
なり、かつ、ノイズの発生によって、回路動作の性能も
悪くなるという問題が発生した。
【００１０】特に、前記短絡電流による導通損失は、主
スイッチ素子２のスイッチング周波数に比例して大きく
なるため、従来の回路は、ＤＣーＤＣコンバータの小型
化を目的としたスイッチング周波数の高周波化を図る上
で支障となる。
スイッチ素子２のスイッチング周波数に比例して大きく
なるため、従来の回路は、ＤＣーＤＣコンバータの小型
化を目的としたスイッチング周波数の高周波化を図る上
で支障となる。
【００１１】本発明は、上記従来の課題を解決するため
に成されたものであり、その第１の目的は、主スイッチ
素子２のオフ期間のほぼ全域で、同期整流素子６をオン
させることで、導通損失を低減することである。また、
本発明の第２の目的は、主スイッチ素子２がターンオン
するときに、同期整流素子６のターンオフの遅れを防止
して、前記短絡電流を無くし、回路の高効率化および低
ノイズ化を達成し、スイッチング周波数の高周波化に伴
う小型化が可能な絶縁型ＤＣーＤＣコンバータを提供す
ることである。
に成されたものであり、その第１の目的は、主スイッチ
素子２のオフ期間のほぼ全域で、同期整流素子６をオン
させることで、導通損失を低減することである。また、
本発明の第２の目的は、主スイッチ素子２がターンオン
するときに、同期整流素子６のターンオフの遅れを防止
して、前記短絡電流を無くし、回路の高効率化および低
ノイズ化を達成し、スイッチング周波数の高周波化に伴
う小型化が可能な絶縁型ＤＣーＤＣコンバータを提供す
ることである。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のような手段を講じたことを特徴とす
る。すなわち、第１の発明は、メイントランスによって
１次側回路と２次側回路が絶縁され、１次側回路には制
御パルスによる入力容量の充放電動作によってオン・オ
フ駆動される主スイッチ素子を備え、２次側回路には少
なくとも前記主スイッチ素子のオン駆動に同期させてオ
フ駆動する同期整流素子が設けられ、前記主スイッチ素
子のオン駆動と前記同期整流素子のオフ駆動を同期さ
せ、主スイッチ素子のオン・オフ駆動によって１次側回
路から２次側回路にエネルギを伝達し、２次側回路で整
流平滑して直流電圧を出力端から出力する絶縁型ＤＣー
ＤＣコンバータにおいて、前記主スイッチ素子の入力容
量の充電経路にドライブトランスの１次コイルが接続さ
れ、ドライブトランスの２次側には、前記制御パルスに
よる主スイッチ素子のオン駆動時に、主スイッチ素子の
入力容量が充電してターンオンする前に前記ドライブト
ランスの２次側出力を用いて前記同期整流素子をターン
オフさせる同期整流素子の早期オフ駆動回路が設けられ
ていることを特徴とする。
するために、次のような手段を講じたことを特徴とす
る。すなわち、第１の発明は、メイントランスによって
１次側回路と２次側回路が絶縁され、１次側回路には制
御パルスによる入力容量の充放電動作によってオン・オ
フ駆動される主スイッチ素子を備え、２次側回路には少
なくとも前記主スイッチ素子のオン駆動に同期させてオ
フ駆動する同期整流素子が設けられ、前記主スイッチ素
子のオン駆動と前記同期整流素子のオフ駆動を同期さ
せ、主スイッチ素子のオン・オフ駆動によって１次側回
路から２次側回路にエネルギを伝達し、２次側回路で整
流平滑して直流電圧を出力端から出力する絶縁型ＤＣー
ＤＣコンバータにおいて、前記主スイッチ素子の入力容
量の充電経路にドライブトランスの１次コイルが接続さ
れ、ドライブトランスの２次側には、前記制御パルスに
よる主スイッチ素子のオン駆動時に、主スイッチ素子の
入力容量が充電してターンオンする前に前記ドライブト
ランスの２次側出力を用いて前記同期整流素子をターン
オフさせる同期整流素子の早期オフ駆動回路が設けられ
ていることを特徴とする。
【００１３】また、第２の発明は、前記第１の発明の構
成を備えたものにおいて、早期オフ駆動回路によってタ
ーンオフ駆動される同期整流素子のターンオン信号はメ
イントランスのリセットパルスによって供給される構成
としたことを特徴とする。
成を備えたものにおいて、早期オフ駆動回路によってタ
ーンオフ駆動される同期整流素子のターンオン信号はメ
イントランスのリセットパルスによって供給される構成
としたことを特徴とする。
【００１４】さらに、第３の発明は、前記第１又は第２
の発明の構成を備えたものにおいて、主スイッチ素子へ
制御パルスを供給する経路にｎｐｎトランジスタとｐｎ
ｐトランジスタのエミッタ側同士を接続して成るトーテ
ムポール回路をそれぞれのトランジスタのベース側を制
御パルスの供給源側として介設し、ドライブトランスの
１次コイルの一端側には補助電源を接続し、この補助電
源からドライブトランスの１次コイルおよびトーテムポ
ール回路のｎｐｎトランジスタを経由して主スイッチ素
子の入力容量に至る経路を充電経路と成し、制御パルス
のオン出力時に補助電源出力をトーテムポール回路で増
幅してドライブトランスの１次コイルへ供給する構成と
したことを特徴とする。
の発明の構成を備えたものにおいて、主スイッチ素子へ
制御パルスを供給する経路にｎｐｎトランジスタとｐｎ
ｐトランジスタのエミッタ側同士を接続して成るトーテ
ムポール回路をそれぞれのトランジスタのベース側を制
御パルスの供給源側として介設し、ドライブトランスの
１次コイルの一端側には補助電源を接続し、この補助電
源からドライブトランスの１次コイルおよびトーテムポ
ール回路のｎｐｎトランジスタを経由して主スイッチ素
子の入力容量に至る経路を充電経路と成し、制御パルス
のオン出力時に補助電源出力をトーテムポール回路で増
幅してドライブトランスの１次コイルへ供給する構成と
したことを特徴とする。
【００１５】さらに、第４の発明は、前記第１又は第２
の発明の構成を備えたものにおいて、同期整流素子は入
力容量の充放電によってオン・オフするスイッチ素子と
成し、早期オフ駆動回路は、該同期整流素子の入力容量
の放電経路に介設されスイッチオンによって同期整流素
子の入力容量を放電させて同期整流素子をオフさせる駆
動スイッチ素子と、主スイッチ素子のオン駆動時に出力
されるドライブトランスの２次コイルのパルス出力をそ
のオン期間を広げて前記駆動スイッチ素子にスイッチオ
ン駆動信号として加えるパルス幅開拡回路とを有して構
成されていることを特徴とする。
の発明の構成を備えたものにおいて、同期整流素子は入
力容量の充放電によってオン・オフするスイッチ素子と
成し、早期オフ駆動回路は、該同期整流素子の入力容量
の放電経路に介設されスイッチオンによって同期整流素
子の入力容量を放電させて同期整流素子をオフさせる駆
動スイッチ素子と、主スイッチ素子のオン駆動時に出力
されるドライブトランスの２次コイルのパルス出力をそ
のオン期間を広げて前記駆動スイッチ素子にスイッチオ
ン駆動信号として加えるパルス幅開拡回路とを有して構
成されていることを特徴とする。
【００１６】さらに、第５の発明は、前記第１又は第２
の発明の構成を備えたものにおいて、主スイッチ素子の
入力容量の充電経路には、主スイッチ素子のオン駆動時
に該主スイッチ素子がターンオンする前に主スイッチ素
子の入力容量を瞬間的に短絡してドライブトランスの１
次コイルへの供給電圧を高めてドライブトランスの出力
をアップする瞬間短絡動作回路が接続されていることを
特徴とする。。
の発明の構成を備えたものにおいて、主スイッチ素子の
入力容量の充電経路には、主スイッチ素子のオン駆動時
に該主スイッチ素子がターンオンする前に主スイッチ素
子の入力容量を瞬間的に短絡してドライブトランスの１
次コイルへの供給電圧を高めてドライブトランスの出力
をアップする瞬間短絡動作回路が接続されていることを
特徴とする。。
【００１７】さらに、第６の発明は、前記第１又は第２
の発明の構成を備えたものにおいて、早期オフ駆動回路
は主スイッチ素子のオン駆動時にドライブトランスから
出力されるパルス信号を同期整流素子のオフ駆動信号に
変換する論理回路によって構成されていることを特徴と
する。
の発明の構成を備えたものにおいて、早期オフ駆動回路
は主スイッチ素子のオン駆動時にドライブトランスから
出力されるパルス信号を同期整流素子のオフ駆動信号に
変換する論理回路によって構成されていることを特徴と
する。
【００１８】さらに、第７の発明は、メイントランスに
よって１次側回路と２次側回路が絶縁され、１次側回路
には制御パルスによる入力容量の充放電動作によってオ
ン・オフ駆動される主スイッチ素子を備え、２次側回路
には少なくとも前記主スイッチ素子のオン駆動に同期さ
せてオフ駆動する同期整流素子が設けられ、前記主スイ
ッチ素子のオン駆動と前記同期整流素子のオフ駆動を同
期させ、主スイッチ素子のオン・オフ駆動によって１次
側回路から２次側回路にエネルギを伝達し、２次側回路
で整流平滑して直流電圧を出力端から出力する絶縁型Ｄ
ＣーＤＣコンバータにおいて、前記主スイッチ素子の入
力容量の充電経路にドライブトランスの１次コイルとコ
ンデンサとの直列回路が主スイッチ素子の入力容量に並
列に接続され、ドライブトランスの２次側には、前記制
御パルスによる主スイッチ素子のオン駆動時に、主スイ
ッチ素子の入力容量が充電してターンオンする前に前記
ドライブトランスの２次側出力を用いて前記同期整流素
子をターンオフさせる同期整流素子の早期オフ駆動回路
が設けられていることを特徴とする。
よって１次側回路と２次側回路が絶縁され、１次側回路
には制御パルスによる入力容量の充放電動作によってオ
ン・オフ駆動される主スイッチ素子を備え、２次側回路
には少なくとも前記主スイッチ素子のオン駆動に同期さ
せてオフ駆動する同期整流素子が設けられ、前記主スイ
ッチ素子のオン駆動と前記同期整流素子のオフ駆動を同
期させ、主スイッチ素子のオン・オフ駆動によって１次
側回路から２次側回路にエネルギを伝達し、２次側回路
で整流平滑して直流電圧を出力端から出力する絶縁型Ｄ
ＣーＤＣコンバータにおいて、前記主スイッチ素子の入
力容量の充電経路にドライブトランスの１次コイルとコ
ンデンサとの直列回路が主スイッチ素子の入力容量に並
列に接続され、ドライブトランスの２次側には、前記制
御パルスによる主スイッチ素子のオン駆動時に、主スイ
ッチ素子の入力容量が充電してターンオンする前に前記
ドライブトランスの２次側出力を用いて前記同期整流素
子をターンオフさせる同期整流素子の早期オフ駆動回路
が設けられていることを特徴とする。
【００１９】本発明において、主スイッチ素子のオフ期
間の後、制御パルスのオン信号が主スイッチ素子に加え
られ、充電経路を通して供給される電流によって、主ス
イッチ素子の入力容量が充電を開始する。その一方で、
制御パルスのオン期間に充電経路を通して供給される電
流はドライブトランスの１次コイルに供給される。そし
て、ドライブトランスの２次コイルにリセットパルス電
圧が発生する。このパルス電圧を受けて早期オフ駆動回
路は主スイッチ素子が充電完了（入力容量の電位がター
ンオンのスレッシュホールド電位に達するまで充電され
ること）してターンオンする前に同期整流素子をターン
オフさせる。
間の後、制御パルスのオン信号が主スイッチ素子に加え
られ、充電経路を通して供給される電流によって、主ス
イッチ素子の入力容量が充電を開始する。その一方で、
制御パルスのオン期間に充電経路を通して供給される電
流はドライブトランスの１次コイルに供給される。そし
て、ドライブトランスの２次コイルにリセットパルス電
圧が発生する。このパルス電圧を受けて早期オフ駆動回
路は主スイッチ素子が充電完了（入力容量の電位がター
ンオンのスレッシュホールド電位に達するまで充電され
ること）してターンオンする前に同期整流素子をターン
オフさせる。
【００２０】したがって、メイントランスの1次側から2
次側に電力が伝達されたときには同期整流素子はオフし
ているので、この同期整流素子によって回路が短絡され
ることは無い。したがって、同期整流素子のターンオフ
遅れによって、短絡電流が同期整流素子を通って流れる
という従来の問題が解消され、短絡電流に起因した導通
損失やノイズの発生が無く、高効率高性能の絶縁型ＤＣ
ーＤＣコンバータの提供が可能となるものである。
次側に電力が伝達されたときには同期整流素子はオフし
ているので、この同期整流素子によって回路が短絡され
ることは無い。したがって、同期整流素子のターンオフ
遅れによって、短絡電流が同期整流素子を通って流れる
という従来の問題が解消され、短絡電流に起因した導通
損失やノイズの発生が無く、高効率高性能の絶縁型ＤＣ
ーＤＣコンバータの提供が可能となるものである。
【００２１】
【発明の実施の形態】以下、本発明の実施形態例を図面
に基づき説明する。なお、以下の各実施形態例の説明に
おいて、従来例を含め、共通の回路構成要素には共通の
符号を付し、その重複説明は省略又は簡略化する。図１
には本発明に係る絶縁型ＤＣーＤＣコンバータの第１実
施形態例の回路構成が示され、図２にはその主要な動作
波形が示されている。この絶縁型ＤＣーＤＣコンバータ
は共振リセットフォワードコンバータタイプのもので、
入力端子１に直流電力が加えられている。この入力端子
１のうちの１ａは（＋）側の入力端子であり、１ｂは
（−）側の入力端子である。
に基づき説明する。なお、以下の各実施形態例の説明に
おいて、従来例を含め、共通の回路構成要素には共通の
符号を付し、その重複説明は省略又は簡略化する。図１
には本発明に係る絶縁型ＤＣーＤＣコンバータの第１実
施形態例の回路構成が示され、図２にはその主要な動作
波形が示されている。この絶縁型ＤＣーＤＣコンバータ
は共振リセットフォワードコンバータタイプのもので、
入力端子１に直流電力が加えられている。この入力端子
１のうちの１ａは（＋）側の入力端子であり、１ｂは
（−）側の入力端子である。
【００２２】入力端子１ａにはメイントランス４の１次
コイル４ａの巻き始め端が接続されている。１次コイル
４ａの巻き終わり端はＭＯＳ ＦＥＴからなる主スイッ
チ素子２のドレインに接続されている。主スイッチ素子
２のソースは入力端子１ｂ側に接続されている。主スイ
ッチ素子２のゲートにはドライブトランス１１の１次コ
イル１１ａの巻き始め端が接続されている。１次コイル
１１ａの巻き終わり端と入力端子１ｂとの間にはＰＷＭ
制御回路（パルス幅制御回路）１２が介設されている。
等価回路的には、１次コイル１１ａの励磁インダクタン
スＬと主スイッチ素子２の入力容量Ｃとは直列ＬＣ共振
回路を構成する。なお、図１には図示されていないが、
このＰＷＭ制御回路１２を駆動する直流の補助電源がメ
イントランス４の１次側に設けられている。
コイル４ａの巻き始め端が接続されている。１次コイル
４ａの巻き終わり端はＭＯＳ ＦＥＴからなる主スイッ
チ素子２のドレインに接続されている。主スイッチ素子
２のソースは入力端子１ｂ側に接続されている。主スイ
ッチ素子２のゲートにはドライブトランス１１の１次コ
イル１１ａの巻き始め端が接続されている。１次コイル
１１ａの巻き終わり端と入力端子１ｂとの間にはＰＷＭ
制御回路（パルス幅制御回路）１２が介設されている。
等価回路的には、１次コイル１１ａの励磁インダクタン
スＬと主スイッチ素子２の入力容量Ｃとは直列ＬＣ共振
回路を構成する。なお、図１には図示されていないが、
このＰＷＭ制御回路１２を駆動する直流の補助電源がメ
イントランス４の１次側に設けられている。
【００２３】前記ＰＷＭ制御回路１２は主スイッチ素子
２に矩形の制御パルスを出力する回路であり、ＰＷＭ制
御回路１２の出力端からドライブトランス１１の１次コ
イル１１ａを経由して主スイッチ素子２のゲートに至る
経路は主スイッチ素子２の入力容量の充電経路を構成し
ている。１次コイル１１ａの両端間にはアノード側を１
次コイル１１ａの巻き始め端側（主スイッチ素子２のゲ
ート側）にしたダイオード１３が接続されている。
２に矩形の制御パルスを出力する回路であり、ＰＷＭ制
御回路１２の出力端からドライブトランス１１の１次コ
イル１１ａを経由して主スイッチ素子２のゲートに至る
経路は主スイッチ素子２の入力容量の充電経路を構成し
ている。１次コイル１１ａの両端間にはアノード側を１
次コイル１１ａの巻き始め端側（主スイッチ素子２のゲ
ート側）にしたダイオード１３が接続されている。
【００２４】前記メイントランス４はコアを共通にして
１次コイル４ａと、２次コイル２ｂと、３次コイル４ｃ
とが券装されてなるもので、２次コイル４ｂの巻き始め
端はＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素
子（整流側同期整流素子）５のゲート側に接続されてい
る。同期整流素子５のドレインは２次コイル４ｂの巻き
終わり端に接続されている。
１次コイル４ａと、２次コイル２ｂと、３次コイル４ｃ
とが券装されてなるもので、２次コイル４ｂの巻き始め
端はＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素
子（整流側同期整流素子）５のゲート側に接続されてい
る。同期整流素子５のドレインは２次コイル４ｂの巻き
終わり端に接続されている。
【００２５】また、２次コイル４ｂの巻き始め端側には
ＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素子
（転流側同期整流素子）６のドレイン側が接続されてい
る。転流側同期整流素子６のゲートは前記３次コイル４
ｃの巻き終わり端に接続されている。３次コイル４ｃの
巻き始め端はＭＯＳ ＦＥＴからなる駆動スイッチ素子
７のドレインに接続されている。駆動スイッチ素子７の
ゲートはドライブトランス１１の２次コイル１１ｂの巻
き終わり端に接続されている。２次コイル１１ｂの巻き
始め端と駆動スイッチ素子７のソース端と転流側同期整
流素子６のソース端と前記整流側同期整流素子５のソー
ス端は共通の導通ラインに接続されている。
ＭＯＳ ＦＥＴのスイッチ素子からなる同期整流素子
（転流側同期整流素子）６のドレイン側が接続されてい
る。転流側同期整流素子６のゲートは前記３次コイル４
ｃの巻き終わり端に接続されている。３次コイル４ｃの
巻き始め端はＭＯＳ ＦＥＴからなる駆動スイッチ素子
７のドレインに接続されている。駆動スイッチ素子７の
ゲートはドライブトランス１１の２次コイル１１ｂの巻
き終わり端に接続されている。２次コイル１１ｂの巻き
始め端と駆動スイッチ素子７のソース端と転流側同期整
流素子６のソース端と前記整流側同期整流素子５のソー
ス端は共通の導通ラインに接続されている。
【００２６】整流側同期整流素子５と転流側同期整流素
子６と駆動スイッチ素子７のそれぞれの共通ソース端側
にはチョークコイル８の一端側が接続されている。チョ
ークコイル８の他端側にはコンデンサ９の一端が接続さ
れ、コンデンサ９の他端は２次コイル４ｂの巻き始め端
と、整流側同期整流素子５のゲートと、転流側同期整流
素子６のドレインとの共通接続導通ラインに接続されて
いる。コンデンサ９の両端は出力端子１０となってお
り、そのうち、１０ａは（＋）側出力端子であり、１０
ｂは（−）側出力端子である。なお、図から明らかなよ
うに、各スイッチ素子２、５、６、７はＮチャンネルＭ
ＯＳ ＦＥＴである。
子６と駆動スイッチ素子７のそれぞれの共通ソース端側
にはチョークコイル８の一端側が接続されている。チョ
ークコイル８の他端側にはコンデンサ９の一端が接続さ
れ、コンデンサ９の他端は２次コイル４ｂの巻き始め端
と、整流側同期整流素子５のゲートと、転流側同期整流
素子６のドレインとの共通接続導通ラインに接続されて
いる。コンデンサ９の両端は出力端子１０となってお
り、そのうち、１０ａは（＋）側出力端子であり、１０
ｂは（−）側出力端子である。なお、図から明らかなよ
うに、各スイッチ素子２、５、６、７はＮチャンネルＭ
ＯＳ ＦＥＴである。
【００２７】第１実施形態例の絶縁型ＤＣーＤＣコンバ
ータは上記のように構成され、前記従来例と同様に、入
力端子１から入力する直流電力は、主スイッチ素子２の
スイッチング動作によって交流電力に変換され、メイン
トランス４の１次側からメイントランス４の２次側に伝
達される。そして、この伝達された交流電力は、メイン
トランス４の２次側で、同期整流素子５、６で整流され
た後、チョークコイル８およびコンデンサ９によって直
流に変換されて出力端子１０から負荷へ送出される。
ータは上記のように構成され、前記従来例と同様に、入
力端子１から入力する直流電力は、主スイッチ素子２の
スイッチング動作によって交流電力に変換され、メイン
トランス４の１次側からメイントランス４の２次側に伝
達される。そして、この伝達された交流電力は、メイン
トランス４の２次側で、同期整流素子５、６で整流され
た後、チョークコイル８およびコンデンサ９によって直
流に変換されて出力端子１０から負荷へ送出される。
【００２８】この実施形態例において特徴的なことは、
ＰＷＭ制御回路１２から主スイッチ素子２に制御パルス
のオン信号が加えられたときに、主スイッチ素子２がタ
ーンオンする前に転流側の同期整流素子６をターンオフ
させる特有な回路を付加したことである。本実施形態例
において、この特有な回路は、ドライブトランス１１と
早期オフ駆動回路３０とによって構成され、この第１実
施形態例では、駆動スイッチ素子７が早期オフ駆動回路
３０として機能している。
ＰＷＭ制御回路１２から主スイッチ素子２に制御パルス
のオン信号が加えられたときに、主スイッチ素子２がタ
ーンオンする前に転流側の同期整流素子６をターンオフ
させる特有な回路を付加したことである。本実施形態例
において、この特有な回路は、ドライブトランス１１と
早期オフ駆動回路３０とによって構成され、この第１実
施形態例では、駆動スイッチ素子７が早期オフ駆動回路
３０として機能している。
【００２９】次にこのドライブトランス１１と早期オフ
駆動回路３０の特有な動作を説明する。先ず、ＰＷＭ制
御回路１２から図２の（ａ）に示すような制御パルスの
オン信号が出力されると、このオン信号は充電経路を通
ってドライブトランス１１の１次コイル１１ａと主スイ
ッチ素子２の入力容量に加えられる。この制御パルスの
オン信号を受けて主スイッチ素子２の入力容量は充電を
開始する。一方ドライブトランス１１は１次コイル１１
ａにオン信号を受けて図２の（ｃ）に示すごとく瞬間的
に駆動スイッチ素子７の入力容量を充電するに十分なパ
ルス電圧を２次コイル１１ｂに誘起する。このリセット
パルスは１次コイル１１ａの励磁インダクタンスＬと主
スイッチ素子２の入力容量Ｃとの直列ＬＣ共振によって
作成され、例えば８００Ｈｚという如く周波数の低い制
御パルスのオン信号が高周波のリセットパルスに信号変
換される。
駆動回路３０の特有な動作を説明する。先ず、ＰＷＭ制
御回路１２から図２の（ａ）に示すような制御パルスの
オン信号が出力されると、このオン信号は充電経路を通
ってドライブトランス１１の１次コイル１１ａと主スイ
ッチ素子２の入力容量に加えられる。この制御パルスの
オン信号を受けて主スイッチ素子２の入力容量は充電を
開始する。一方ドライブトランス１１は１次コイル１１
ａにオン信号を受けて図２の（ｃ）に示すごとく瞬間的
に駆動スイッチ素子７の入力容量を充電するに十分なパ
ルス電圧を２次コイル１１ｂに誘起する。このリセット
パルスは１次コイル１１ａの励磁インダクタンスＬと主
スイッチ素子２の入力容量Ｃとの直列ＬＣ共振によって
作成され、例えば８００Ｈｚという如く周波数の低い制
御パルスのオン信号が高周波のリセットパルスに信号変
換される。
【００３０】この２次コイル１１ｂのパルス電圧を受け
て駆動スイッチ素子７の入力容量は瞬間的に充電を終了
し、駆動スイッチ素子７をターンオンさせる。駆動スイ
ッチ素子７がターンオンすると、転流側同期整流素子６
の入力容量の電荷が３次コイルおよび駆動スイッチ素子
７を通る放電経路を通って引き抜き放電される。この電
荷の放電により、転流側同期整流素子６は未だ主スイッ
チ素子２がターンオン（図２の（ｂ）のＡ点がターンオ
ン位置）の充電電位に達する前にターンオフする（図２
の（ｆ）のＢ点がターンオフ位置）。
て駆動スイッチ素子７の入力容量は瞬間的に充電を終了
し、駆動スイッチ素子７をターンオンさせる。駆動スイ
ッチ素子７がターンオンすると、転流側同期整流素子６
の入力容量の電荷が３次コイルおよび駆動スイッチ素子
７を通る放電経路を通って引き抜き放電される。この電
荷の放電により、転流側同期整流素子６は未だ主スイッ
チ素子２がターンオン（図２の（ｂ）のＡ点がターンオ
ン位置）の充電電位に達する前にターンオフする（図２
の（ｆ）のＢ点がターンオフ位置）。
【００３１】したがって、主スイッチ素子２がターンオ
ンして整流側同期整流素子５がターンオンする前にすで
に転流側同期整流素子６がターンオフしているので、整
流側同期整流素子５がターンオンしたときにメイントラ
ンス４の２次コイル４ｂが転流側同期整流素子６によっ
て短絡されるということが無い。この結果、転流側同期
整流素子６のターンオフの遅れによってメイントランス
４の２次側に短絡電流が流れて、導通損失が増大し、か
つ、ノイズが発生するという従来回路の問題点を完璧に
解消解決することが可能となる。
ンして整流側同期整流素子５がターンオンする前にすで
に転流側同期整流素子６がターンオフしているので、整
流側同期整流素子５がターンオンしたときにメイントラ
ンス４の２次コイル４ｂが転流側同期整流素子６によっ
て短絡されるということが無い。この結果、転流側同期
整流素子６のターンオフの遅れによってメイントランス
４の２次側に短絡電流が流れて、導通損失が増大し、か
つ、ノイズが発生するという従来回路の問題点を完璧に
解消解決することが可能となる。
【００３２】なお、主スイッチ素子２のオン期間におい
ては、２次コイル４ｂ、コンデンサ９、チョークコイル
８、整流側同期整流素子５、２次コイル４ｂを順に通る
経路で、電流が流れ、出力端子１０から直流出力が負荷
（図示せず）へ送出される。
ては、２次コイル４ｂ、コンデンサ９、チョークコイル
８、整流側同期整流素子５、２次コイル４ｂを順に通る
経路で、電流が流れ、出力端子１０から直流出力が負荷
（図示せず）へ送出される。
【００３３】また、ＰＷＭ制御回路１２から制御パルス
のオフ信号が充電経路を通って主スイッチ素子２に加え
られると、主スイッチ素子２の入力容量の電荷がＰＷＭ
制御回路１２を通して入力端子１ｂ側（アース側）に引
き抜かれるので、主スイッチ素子２はターンオフする。
そうすると、メイントランス４およびドライブトランス
１１の極性が反転し、メイントランス４から発するリセ
ットパルスによって（このリセットパルスに同期し
て）、整流側同期整流素子５がターンオフし、転流側同
期整流素子６がターンオンする。転流側同期整流素子６
は３次コイル４ｃから供給されるリセットパルスによっ
てターンオンするが、そのリセットパルスが主スイッチ
素子２のオフ期間の途中で無くなっても、駆動スイッチ
素子７がオフされているので、転流側同期整流素子６の
入力容量の電荷の放電経路が閉ざされた状態となる。そ
の結果、転流側同期整流素子６は主スイッチ素子２のオ
フ期間のほぼ全領域にわたってオン状態を維持すること
となるので、主スイッチ素子２のオフ期間での回路効率
を高めることも可能である。
のオフ信号が充電経路を通って主スイッチ素子２に加え
られると、主スイッチ素子２の入力容量の電荷がＰＷＭ
制御回路１２を通して入力端子１ｂ側（アース側）に引
き抜かれるので、主スイッチ素子２はターンオフする。
そうすると、メイントランス４およびドライブトランス
１１の極性が反転し、メイントランス４から発するリセ
ットパルスによって（このリセットパルスに同期し
て）、整流側同期整流素子５がターンオフし、転流側同
期整流素子６がターンオンする。転流側同期整流素子６
は３次コイル４ｃから供給されるリセットパルスによっ
てターンオンするが、そのリセットパルスが主スイッチ
素子２のオフ期間の途中で無くなっても、駆動スイッチ
素子７がオフされているので、転流側同期整流素子６の
入力容量の電荷の放電経路が閉ざされた状態となる。そ
の結果、転流側同期整流素子６は主スイッチ素子２のオ
フ期間のほぼ全領域にわたってオン状態を維持すること
となるので、主スイッチ素子２のオフ期間での回路効率
を高めることも可能である。
【００３４】また、転流側同期整流素子６のターンオン
信号を３次コイル４ｃから加える構成としているので、
３次コイル４ｃの巻数の最適設計により、転流側同期整
流素子６のターンオン駆動電圧を最適電圧に設定できる
という効果が得られる。
信号を３次コイル４ｃから加える構成としているので、
３次コイル４ｃの巻数の最適設計により、転流側同期整
流素子６のターンオン駆動電圧を最適電圧に設定できる
という効果が得られる。
【００３５】なお、主スイッチ素子２のオフ期間におい
ては、チョークコイル８の電磁エネルギの電流がチョー
クコイル８、転流側同期整流素子６、コンデンサ９、チ
ョークコイル８を順に通る経路で流れ、出力端子１０か
ら負荷に直流電圧が加えられる。また、この実施形態例
においても、従来例と同様に、メイントランス４の出力
（電圧）が検出され、この出力が一定となるようにＰＷ
Ｍ制御回路１２により、制御パルスのパルス幅制御が行
われる。
ては、チョークコイル８の電磁エネルギの電流がチョー
クコイル８、転流側同期整流素子６、コンデンサ９、チ
ョークコイル８を順に通る経路で流れ、出力端子１０か
ら負荷に直流電圧が加えられる。また、この実施形態例
においても、従来例と同様に、メイントランス４の出力
（電圧）が検出され、この出力が一定となるようにＰＷ
Ｍ制御回路１２により、制御パルスのパルス幅制御が行
われる。
【００３６】図３は、本発明に係る絶縁型ＤＣーＤＣコ
ンバータの第２実施形態例の回路構成が示されている。
この第２実施形態例が前記第１実施形態例と異なる点
は、主スイッチ素子２の充電経路にトーテムポール回路
を接続し、ダイオード１３を省略したことである。それ
以外の構成は前記第１実施形態例と同様である。
ンバータの第２実施形態例の回路構成が示されている。
この第２実施形態例が前記第１実施形態例と異なる点
は、主スイッチ素子２の充電経路にトーテムポール回路
を接続し、ダイオード１３を省略したことである。それ
以外の構成は前記第１実施形態例と同様である。
【００３７】図３において、補助電源１４の負極は入力
端子１ｂ側に接続され、補助電源１４の正極はドライブ
トランス１１の１次コイル１１ａの巻き始め端に接続さ
れている。トーテムポール回路はｎｐｎトランジスタ１
５のエミッタとｐｎｐトランジスタ１６のエミッタを接
続することによって形成されている。トランジスタ１
５、１６のエミッタ相互の接続点は主スイッチ素子２の
ゲートに接続され、トランジスタ１５、１６のベースは
それぞれＰＷＭ制御回路１２の出力端に接続されてい
る。そして、ｎｐｎトランジスタ１５のコレクタは１次
コイル１１ａの巻き終わり端に、ｐｎｐトランジスタ１
６のコレクタは入力端子１ｂにそれぞれ接続されてい
る。
端子１ｂ側に接続され、補助電源１４の正極はドライブ
トランス１１の１次コイル１１ａの巻き始め端に接続さ
れている。トーテムポール回路はｎｐｎトランジスタ１
５のエミッタとｐｎｐトランジスタ１６のエミッタを接
続することによって形成されている。トランジスタ１
５、１６のエミッタ相互の接続点は主スイッチ素子２の
ゲートに接続され、トランジスタ１５、１６のベースは
それぞれＰＷＭ制御回路１２の出力端に接続されてい
る。そして、ｎｐｎトランジスタ１５のコレクタは１次
コイル１１ａの巻き終わり端に、ｐｎｐトランジスタ１
６のコレクタは入力端子１ｂにそれぞれ接続されてい
る。
【００３８】補助電源１４の正極から１次コイル１１
ａ、ｎｐｎトランジスタ１５を順に経て主スイッチ素子
２のゲートに至る経路は主スイッチ素子２の入力容量の
充電経路と成している。また、主スイッチ素子２のゲー
トからｐｎｐトランジスタ１６を経て入力端子１ｂに至
る経路は主スイッチ素子２の入力容量の放電経路と成し
ている。
ａ、ｎｐｎトランジスタ１５を順に経て主スイッチ素子
２のゲートに至る経路は主スイッチ素子２の入力容量の
充電経路と成している。また、主スイッチ素子２のゲー
トからｐｎｐトランジスタ１６を経て入力端子１ｂに至
る経路は主スイッチ素子２の入力容量の放電経路と成し
ている。
【００３９】この第２実施形態例では、ＰＷＭ制御回路
１２から制御パルスのオン信号がｎｐｎトランジスタ１
５とｐｎｐトランジスタ１６のベースに加えられると、
ｎｐｎトランジスタ１５はターンオンし、ｐｎｐトラン
ジスタ１６はターンオフする。この結果、補助電源１４
の直流電力は充電経路を通ってドライブトランス１１の
１次コイル１１ａと主スイッチ素子２の入力容量に加え
られ、前記第１実施形態例と同様に、主スイッチ素子２
がターンオンする前に転流側同期整流素子６をターンオ
フすることができ、第１実施形態例と同様な効果を奏す
る。なお、トーテムポール回路は電流増幅作用があるの
で、メイントランス４の１次コイル１１ａへより大きな
電流を加えることができるという利点が得られる。
１２から制御パルスのオン信号がｎｐｎトランジスタ１
５とｐｎｐトランジスタ１６のベースに加えられると、
ｎｐｎトランジスタ１５はターンオンし、ｐｎｐトラン
ジスタ１６はターンオフする。この結果、補助電源１４
の直流電力は充電経路を通ってドライブトランス１１の
１次コイル１１ａと主スイッチ素子２の入力容量に加え
られ、前記第１実施形態例と同様に、主スイッチ素子２
がターンオンする前に転流側同期整流素子６をターンオ
フすることができ、第１実施形態例と同様な効果を奏す
る。なお、トーテムポール回路は電流増幅作用があるの
で、メイントランス４の１次コイル１１ａへより大きな
電流を加えることができるという利点が得られる。
【００４０】図４は本発明の第３実施形態例の回路構成
を示す。この第３実施形態例が前記図１に示す第１実施
形態例と異なることは、早期オフ駆動回路３０を駆動ス
イッチ素子７とパルス幅開拡回路とによって構成したこ
とである。それ以外の構成は第１実施形態例と同様であ
る。駆動スイッチ素子７は第１実施形態例の場合と同様
に転流側同期整流素子６の放電経路に介設されている。
パルス幅開拡回路はダイオード１７と抵抗体１８、１９
によって構成されている。このパルス幅開拡回路はドラ
イブトランス１１の２次コイル１１ｂの巻き終わり端と
駆動スイッチ素子７のゲート間に接続されている。
を示す。この第３実施形態例が前記図１に示す第１実施
形態例と異なることは、早期オフ駆動回路３０を駆動ス
イッチ素子７とパルス幅開拡回路とによって構成したこ
とである。それ以外の構成は第１実施形態例と同様であ
る。駆動スイッチ素子７は第１実施形態例の場合と同様
に転流側同期整流素子６の放電経路に介設されている。
パルス幅開拡回路はダイオード１７と抵抗体１８、１９
によって構成されている。このパルス幅開拡回路はドラ
イブトランス１１の２次コイル１１ｂの巻き終わり端と
駆動スイッチ素子７のゲート間に接続されている。
【００４１】すなわち、ダイオード１７のアノードが２
次コイル１１ｂの巻き終わり端に接続され、ダイオード
１７のカソードが駆動スイッチ素子７のゲートに接続さ
れている。そして、ダイオード１７に抵抗体１８が並列
接続され、ダイオード１７のカソードと駆動スイッチ素
子７のゲートとの接続部に抵抗体１９の一端側が接続さ
れ、抵抗体１９の他端側はメイントランス４の２次コイ
ル４ｂの巻き始め端と出力端子１０ａを結ぶプラス側出
力ラインＬに接続されている。
次コイル１１ｂの巻き終わり端に接続され、ダイオード
１７のカソードが駆動スイッチ素子７のゲートに接続さ
れている。そして、ダイオード１７に抵抗体１８が並列
接続され、ダイオード１７のカソードと駆動スイッチ素
子７のゲートとの接続部に抵抗体１９の一端側が接続さ
れ、抵抗体１９の他端側はメイントランス４の２次コイ
ル４ｂの巻き始め端と出力端子１０ａを結ぶプラス側出
力ラインＬに接続されている。
【００４２】この第３の実施形態例はドライブトランス
１１の２次コイル１１ｂから発せられるリセットパルス
（ＰＷＭ制御回路１２から制御パルスのオン信号が出力
されたときに２次コイル１１ｂから出力されるパルス）
のパルス幅を開拡して駆動スイッチ素子７のゲートに加
える構成としたことを特徴としている。
１１の２次コイル１１ｂから発せられるリセットパルス
（ＰＷＭ制御回路１２から制御パルスのオン信号が出力
されたときに２次コイル１１ｂから出力されるパルス）
のパルス幅を開拡して駆動スイッチ素子７のゲートに加
える構成としたことを特徴としている。
【００４３】図５はこのリセットパルスの開拡状況を示
したもので、図５の（ａ）はＰＷＭ制御回路１２から出
力される制御パルスを示し、同図の（ｂ）はドライブト
ランス１１の２次コイル１１ｂから出力されるリセット
パルスを示している。また、同図の（ｃ）は抵抗体１８
のみによって開拡されたリセットパルスの波形を示し、
同図の（ｄ）は抵抗体１８と１９の共同によって開拡さ
れたリセットパルスの波形を示す。
したもので、図５の（ａ）はＰＷＭ制御回路１２から出
力される制御パルスを示し、同図の（ｂ）はドライブト
ランス１１の２次コイル１１ｂから出力されるリセット
パルスを示している。また、同図の（ｃ）は抵抗体１８
のみによって開拡されたリセットパルスの波形を示し、
同図の（ｄ）は抵抗体１８と１９の共同によって開拡さ
れたリセットパルスの波形を示す。
【００４４】このように、パルス幅開拡回路によって、
リセットパルスの幅が開拡されて駆動スイッチ素子７の
ゲートに加えられるので、この広いパルス幅の期間にわ
たって駆動スイッチ素子７がオン状態を維持できる。し
たがって、転流側同期整流素子６の入力容量電荷の引き
抜き放電時間が長くなるので、その入力容量電荷の放電
が確実に行われ、転流側同期整流素子６のターンオフを
確実に行わせることができるという効果が得られる。
リセットパルスの幅が開拡されて駆動スイッチ素子７の
ゲートに加えられるので、この広いパルス幅の期間にわ
たって駆動スイッチ素子７がオン状態を維持できる。し
たがって、転流側同期整流素子６の入力容量電荷の引き
抜き放電時間が長くなるので、その入力容量電荷の放電
が確実に行われ、転流側同期整流素子６のターンオフを
確実に行わせることができるという効果が得られる。
【００４５】パルス幅開拡回路を設けないと、リセット
パルスのパルス幅が狭い場合には、駆動スイッチ素子７
のオン時間が短くなる。そのため、転流側同期整流素子
６の入力容量の電荷が抜けきらないうちに駆動スイッチ
素子７がオフして放電経路が断たれ、転流側同期整流素
子６のターンオフ動作が正常に行われなくなるという虞
が生じる。第３実施形態例では、パルス幅開拡回路を設
けているので、このような虞は生ぜず、転流側同期整流
素子６のターンオフ動作を信頼性をもって確実に行わせ
ることができる。
パルスのパルス幅が狭い場合には、駆動スイッチ素子７
のオン時間が短くなる。そのため、転流側同期整流素子
６の入力容量の電荷が抜けきらないうちに駆動スイッチ
素子７がオフして放電経路が断たれ、転流側同期整流素
子６のターンオフ動作が正常に行われなくなるという虞
が生じる。第３実施形態例では、パルス幅開拡回路を設
けているので、このような虞は生ぜず、転流側同期整流
素子６のターンオフ動作を信頼性をもって確実に行わせ
ることができる。
【００４６】本発明者の実験によれば、リセットパルス
の開拡は抵抗体１８と１９のうち抵抗体１８のみで充分
であり、抵抗体１９は省略してもよい。
の開拡は抵抗体１８と１９のうち抵抗体１８のみで充分
であり、抵抗体１９は省略してもよい。
【００４７】この第３実施形態例のそれ以外の動作は前
記第１実施形態例と同様であり、第１実施形態例によっ
て得られる効果を当然に奏するものである。
記第１実施形態例と同様であり、第１実施形態例によっ
て得られる効果を当然に奏するものである。
【００４８】図６は本発明の第４実施形態例を示す。こ
の第４実施形態例が前記第１実施形態例と異なること
は、メイントランス４の構造を簡易にするために、転流
側同期整流素子６をターンオンする３次コイル４ｃを省
略し、メイントランス４の２次コイル４ｂを用いて転流
側同期整流素子６をターンオンする構成としたことであ
る。そのため、駆動スイッチ素子７のドレインが転流側
同期整流素子６のゲートに接続されている。
の第４実施形態例が前記第１実施形態例と異なること
は、メイントランス４の構造を簡易にするために、転流
側同期整流素子６をターンオンする３次コイル４ｃを省
略し、メイントランス４の２次コイル４ｂを用いて転流
側同期整流素子６をターンオンする構成としたことであ
る。そのため、駆動スイッチ素子７のドレインが転流側
同期整流素子６のゲートに接続されている。
【００４９】それ以外の構成は前記第１実施形態例と同
様であり、第１実施形態例と同様な動作により、第１実
施形態例と同様な短絡電流防止による効果が得られるも
のである。
様であり、第１実施形態例と同様な動作により、第１実
施形態例と同様な短絡電流防止による効果が得られるも
のである。
【００５０】図７は本発明に係る絶縁型ＤＣーＤＣコン
バータの第５実施形態例を示す。この第５実施形態例が
前記第１実施形態例と異なることは、メイントランス４
の１次側に、ドライブトランス１１のリセットパルスの
出力電圧をアップする瞬間短絡動作回路が設けられてい
ることである。それ以外の構成は前記第１実施形態例と
同様である。この特徴的な瞬間短絡動作回路はｎｐｎト
ランジスタ２０と、コンデンサ２１と、抵抗体２２とに
よって構成されている。
バータの第５実施形態例を示す。この第５実施形態例が
前記第１実施形態例と異なることは、メイントランス４
の１次側に、ドライブトランス１１のリセットパルスの
出力電圧をアップする瞬間短絡動作回路が設けられてい
ることである。それ以外の構成は前記第１実施形態例と
同様である。この特徴的な瞬間短絡動作回路はｎｐｎト
ランジスタ２０と、コンデンサ２１と、抵抗体２２とに
よって構成されている。
【００５１】コンデンサ２１の一端側はＰＷＭ制御回路
１２の出力端側に接続され、コンデンサ２１の他端側は
ｎｐｎトランジスタ２０のベースに接続されている。ｎ
ｐｎトランジスタ２０のエミッタは主スイッチ素子２の
ソースと入力端子１ｂを結ぶ導通ライン２８に接続され
ている。また、ｎｐｎトランジスタ２０のコレクタはド
ライブトランス１１の１次コイル１１ａと主スイッチ素
子２のゲートを結ぶ区間の充電経路に接続されている。
そして、抵抗体２２の一端はコンデンサ２１とｎｐｎト
ランジスタ２０のゲートを結ぶ導通経路に接続され、抵
抗体２２の他端は前記導通ライン２８に接続されてい
る。
１２の出力端側に接続され、コンデンサ２１の他端側は
ｎｐｎトランジスタ２０のベースに接続されている。ｎ
ｐｎトランジスタ２０のエミッタは主スイッチ素子２の
ソースと入力端子１ｂを結ぶ導通ライン２８に接続され
ている。また、ｎｐｎトランジスタ２０のコレクタはド
ライブトランス１１の１次コイル１１ａと主スイッチ素
子２のゲートを結ぶ区間の充電経路に接続されている。
そして、抵抗体２２の一端はコンデンサ２１とｎｐｎト
ランジスタ２０のゲートを結ぶ導通経路に接続され、抵
抗体２２の他端は前記導通ライン２８に接続されてい
る。
【００５２】この瞬間短絡動作回路４０は、ＰＷＭ制御
回路１２から制御パルスのオン信号が出力されたとき
に、主スイッチ素子２の入力容量が小さい等の理由で、
ドライブトランス１１に駆動スイッチ素子７をターンオ
ンする十分な電圧を発生できなくなる虞を解消する回路
構成と成している。
回路１２から制御パルスのオン信号が出力されたとき
に、主スイッチ素子２の入力容量が小さい等の理由で、
ドライブトランス１１に駆動スイッチ素子７をターンオ
ンする十分な電圧を発生できなくなる虞を解消する回路
構成と成している。
【００５３】すなわち、コンデンサ２１と抵抗体２２の
部分は微分回路となっている。この微分回路はＰＷＭ制
御回路１２から制御パルスのオン信号が出力されたと
き、主スイッチ素子２の入力容量が充電されて主スイッ
チ素子２がターンオンする前の数十ｎｓｅｃの間だけ、
ｎｐｎトランジスタ２０をオンさせて、主スイッチ素子
２の入力容量（ゲート・ソース間）を短絡する。この短
絡により、ドライブトランス１１の１次コイル１１ａに
瞬間的に大きな電圧（電流）を供給し、ドライブトラン
ス１１の２次コイル１１ｂから駆動スイッチ素子７をオ
ンさせる充分大きなパルス電圧を出力して、主スイッチ
素子２がターンオンする前に転流側同期整流素子６を確
実にターンオフさせることが可能となる。また、この回
路では、主スイッチ素子２の入力容量（ゲート・ソース
間）が短絡されているときには入力容量の充電が行われ
ないので、ＰＷＭ制御回路１２から制御パルスのオン信
号が出力されてから主スイッチ素子２の入力容量がター
ンオン電位まで充電される時間を遅らせることができる
という効果が得られる。
部分は微分回路となっている。この微分回路はＰＷＭ制
御回路１２から制御パルスのオン信号が出力されたと
き、主スイッチ素子２の入力容量が充電されて主スイッ
チ素子２がターンオンする前の数十ｎｓｅｃの間だけ、
ｎｐｎトランジスタ２０をオンさせて、主スイッチ素子
２の入力容量（ゲート・ソース間）を短絡する。この短
絡により、ドライブトランス１１の１次コイル１１ａに
瞬間的に大きな電圧（電流）を供給し、ドライブトラン
ス１１の２次コイル１１ｂから駆動スイッチ素子７をオ
ンさせる充分大きなパルス電圧を出力して、主スイッチ
素子２がターンオンする前に転流側同期整流素子６を確
実にターンオフさせることが可能となる。また、この回
路では、主スイッチ素子２の入力容量（ゲート・ソース
間）が短絡されているときには入力容量の充電が行われ
ないので、ＰＷＭ制御回路１２から制御パルスのオン信
号が出力されてから主スイッチ素子２の入力容量がター
ンオン電位まで充電される時間を遅らせることができる
という効果が得られる。
【００５４】図８は本発明の第６実施形態例を示す。こ
の第６実施形態例が前記第１実施形態例と異なること
は、早期オフ駆動回路３０を論理回路を用いて構成した
ことであり、それ以外の構成は前記第１実施形態例と同
様である。この第６実施形態例における早期オフ駆動回
路３０は、論理素子のＮＯＲゲート２３と、ダイオード
２４と、抵抗体２５と、コンデンサ２６とを有して構成
されている。
の第６実施形態例が前記第１実施形態例と異なること
は、早期オフ駆動回路３０を論理回路を用いて構成した
ことであり、それ以外の構成は前記第１実施形態例と同
様である。この第６実施形態例における早期オフ駆動回
路３０は、論理素子のＮＯＲゲート２３と、ダイオード
２４と、抵抗体２５と、コンデンサ２６とを有して構成
されている。
【００５５】ＮＯＲゲート２３の出力端は転流側同期整
流素子６のゲートに接続され、ＮＯＲゲート２３の一方
の入力端は整流側同期整流素子５のゲートとメイントラ
ンス４の２次コイル４ｂの巻き始め端とを結ぶ導通路に
接続されている。また、ＮＯＲゲート２３の他方側の入
力端は、ダイオード２４と抵抗体２５との並列回路を介
してドライブトランス１１の２次コイル１１ｂの巻き終
わり端に接続されている。なお、ダイオード２４はカソ
ード側をＮＯＲゲート２３側の向きとしている。コンデ
ンサ２６はその一端側が同期整流素子５、６のソース側
に接続され、他端側がダイオード２４と抵抗体２５の並
列回路が接続されている側のＮＯＲゲート２３の入力端
子に接続されている。
流素子６のゲートに接続され、ＮＯＲゲート２３の一方
の入力端は整流側同期整流素子５のゲートとメイントラ
ンス４の２次コイル４ｂの巻き始め端とを結ぶ導通路に
接続されている。また、ＮＯＲゲート２３の他方側の入
力端は、ダイオード２４と抵抗体２５との並列回路を介
してドライブトランス１１の２次コイル１１ｂの巻き終
わり端に接続されている。なお、ダイオード２４はカソ
ード側をＮＯＲゲート２３側の向きとしている。コンデ
ンサ２６はその一端側が同期整流素子５、６のソース側
に接続され、他端側がダイオード２４と抵抗体２５の並
列回路が接続されている側のＮＯＲゲート２３の入力端
子に接続されている。
【００５６】この第６実施形態例においては、ＰＷＭ制
御回路１２から制御パルスのオン信号が出力されてドラ
イブトランス１１の２次コイル１１ｂにリセットパルス
が発生したときに、ＮＯＲゲート２３はこのリセットパ
ルスをうけて、主スイッチ素子２がターンオンする前に
転流側同期整流素子６をターンオフさせる。この結果、
前記各実施形態例と同様に転流側同期整流素子６のター
ンオフ遅れに起因する短絡電流の発生を防止し、回路動
作の高効率化とノイズ低減を図ることができるものであ
る。この実施形態例の回路においては、主スイッチ素子
２のターンオン時にメイントランス４の２次コイル４ｂ
に発生するＨレベル出力によっても転流側同期整流素子
６をターンオフさせることが可能である。しかし、実際
の回路動作では、メイントランス４の２次コイル４ｂに
Ｈレベル出力が現われるよりもドライブトランス１１の
２次コイル１１ｂにリセットパルスが現われるのが早い
ので、２次コイル１１ｂのリセットパルスによって転流
側同期整流素子６のターンオフ動作が行われる。
御回路１２から制御パルスのオン信号が出力されてドラ
イブトランス１１の２次コイル１１ｂにリセットパルス
が発生したときに、ＮＯＲゲート２３はこのリセットパ
ルスをうけて、主スイッチ素子２がターンオンする前に
転流側同期整流素子６をターンオフさせる。この結果、
前記各実施形態例と同様に転流側同期整流素子６のター
ンオフ遅れに起因する短絡電流の発生を防止し、回路動
作の高効率化とノイズ低減を図ることができるものであ
る。この実施形態例の回路においては、主スイッチ素子
２のターンオン時にメイントランス４の２次コイル４ｂ
に発生するＨレベル出力によっても転流側同期整流素子
６をターンオフさせることが可能である。しかし、実際
の回路動作では、メイントランス４の２次コイル４ｂに
Ｈレベル出力が現われるよりもドライブトランス１１の
２次コイル１１ｂにリセットパルスが現われるのが早い
ので、２次コイル１１ｂのリセットパルスによって転流
側同期整流素子６のターンオフ動作が行われる。
【００５７】この実施形態例の早期オフ駆動回路３０に
組み込まれているダイオード２４と抵抗体２５とコンデ
ンサ２６の回路部分はドライブトランス１１に発生して
ＮＯＲゲート２３に加えられるリセットパルスのパルス
幅を広げる機能を持っている。なお、図８に示す例で
は、論理素子をＮＯＲゲート２３で構成したが、インバ
ータ、ＮＡＮＤゲート等の適宜の論理素子を用いて転流
側同期整流素子６のターンオフを駆動する回路を早期オ
フ駆動回路３０の回路として構成することが可能であ
る。
組み込まれているダイオード２４と抵抗体２５とコンデ
ンサ２６の回路部分はドライブトランス１１に発生して
ＮＯＲゲート２３に加えられるリセットパルスのパルス
幅を広げる機能を持っている。なお、図８に示す例で
は、論理素子をＮＯＲゲート２３で構成したが、インバ
ータ、ＮＡＮＤゲート等の適宜の論理素子を用いて転流
側同期整流素子６のターンオフを駆動する回路を早期オ
フ駆動回路３０の回路として構成することが可能であ
る。
【００５８】図９は本発明に係る絶縁型ＤＣーＤＣコン
バータの第７実施形態例を示す。前述した第１〜第６の
各実施形態例では、等価回路的には主スイッチ素子２の
入力容量（寄生容量）をドライブトランス１１の１次コ
イル１１ａに直列に接続し、その入力容量を利用してド
ライブトランス１１にパルスの電圧を発生させたが、第
７実施形態例ではドライブトランス１１にパルスの電圧
を発生させるコンデンサを外付けのコンデンサによって
構成したことを特徴としている。
バータの第７実施形態例を示す。前述した第１〜第６の
各実施形態例では、等価回路的には主スイッチ素子２の
入力容量（寄生容量）をドライブトランス１１の１次コ
イル１１ａに直列に接続し、その入力容量を利用してド
ライブトランス１１にパルスの電圧を発生させたが、第
７実施形態例ではドライブトランス１１にパルスの電圧
を発生させるコンデンサを外付けのコンデンサによって
構成したことを特徴としている。
【００５９】そのため、第７実施形態例では、ドライブ
トランス１１の１次コイル１１ａと外付けのコンデンサ
３１との直列回路が主スイッチ素子２の入力容量と並列
に接続されている。そして、ドライブトランス１１の１
次コイル１１ａと外付けのコンデンサ３１との直列回路
がＬＣ共振回路を構成している。また、ダイオード１３
のカソード側が１次コイル１１ａの巻き始め端側に接続
され、ダイオード１３のアノード側は、１次コイル１１
ａの巻き終わり端側に接続されている。それ以外の構成
は前記第１実施形態例と同様であり、第１実施形態例と
同様な回路動作により、第１実施形態例と同様な効果を
得ることができる。なお、この第７実施形態例の回路
で、メイントランス４の２次側の回路は図４、図６、図
８の２次側の回路と同様に構成することも可能である。
トランス１１の１次コイル１１ａと外付けのコンデンサ
３１との直列回路が主スイッチ素子２の入力容量と並列
に接続されている。そして、ドライブトランス１１の１
次コイル１１ａと外付けのコンデンサ３１との直列回路
がＬＣ共振回路を構成している。また、ダイオード１３
のカソード側が１次コイル１１ａの巻き始め端側に接続
され、ダイオード１３のアノード側は、１次コイル１１
ａの巻き終わり端側に接続されている。それ以外の構成
は前記第１実施形態例と同様であり、第１実施形態例と
同様な回路動作により、第１実施形態例と同様な効果を
得ることができる。なお、この第７実施形態例の回路
で、メイントランス４の２次側の回路は図４、図６、図
８の２次側の回路と同様に構成することも可能である。
【００６０】以上説明した各実施形態例の回路は、いず
れもメイントランス４とドライブトランス１１の２つの
トランスを備えている。この２つのトランスは、それぞ
れ別個のコアを用いてそれぞれ独立した別個のトランス
構成としてもよいが、１個の共通のコアを用いてメイン
トランス４とドライブトランス１１を構成してもよい。
れもメイントランス４とドライブトランス１１の２つの
トランスを備えている。この２つのトランスは、それぞ
れ別個のコアを用いてそれぞれ独立した別個のトランス
構成としてもよいが、１個の共通のコアを用いてメイン
トランス４とドライブトランス１１を構成してもよい。
【００６１】１個のコアを用い巻線を巻いて２つのトラ
ンス４、１１を構成する場合、装置の小型化のためには
ドライブトランス１１の巻線の巻回数を少なくすること
が望ましい。また、基板上にコアとコイルのパターンを
印刷して、共通の１個のコアを用いて２つのトランスを
基板上に形成する場合も、コイルパターンの幅とパター
ン間隔に規格上の制約があるため、コイルのパターン数
が多くなるとトランスが大型化してしまうという問題が
ある。そのため、基板上に２個のトランス４、１１を形
成する場合もドライブトランス１１のコイルのパターン
巻回数は少なくすることが望ましい。
ンス４、１１を構成する場合、装置の小型化のためには
ドライブトランス１１の巻線の巻回数を少なくすること
が望ましい。また、基板上にコアとコイルのパターンを
印刷して、共通の１個のコアを用いて２つのトランスを
基板上に形成する場合も、コイルパターンの幅とパター
ン間隔に規格上の制約があるため、コイルのパターン数
が多くなるとトランスが大型化してしまうという問題が
ある。そのため、基板上に２個のトランス４、１１を形
成する場合もドライブトランス１１のコイルのパターン
巻回数は少なくすることが望ましい。
【００６２】しかし、ドライブトランス１１の巻線や、
パターンの巻回数を少なくすると、ドライブトランスの
励磁インダクタンスが小さくなり、主スイッチ素子２の
スイッチング周波数が例えば数百Ｋｈｚという如く１Ｍ
ｈｚ未満の周波数の場合には、その低周波数の信号をド
ライブトランス１１の１次側から２次側に伝送するのが
困難になるという事情がある。
パターンの巻回数を少なくすると、ドライブトランスの
励磁インダクタンスが小さくなり、主スイッチ素子２の
スイッチング周波数が例えば数百Ｋｈｚという如く１Ｍ
ｈｚ未満の周波数の場合には、その低周波数の信号をド
ライブトランス１１の１次側から２次側に伝送するのが
困難になるという事情がある。
【００６３】この点、上記第１〜第６実施形態例では、
主スイッチ素子２の入力容量を利用して、また、第７実
施形態例ではコンデンサ３１を利用してドライブトラン
ス１１の１次コイル１１ａとで直列ＬＣ共振回路を形成
し、狭幅のパルスの形態で、つまり、高周波のパルスの
形態に変換してドライブトランス１１の１次側から２次
側へ信号を伝達するようにしている。そのため、主スイ
ッチ素子２のスイッチング周波数を１ＭＨｚ未満の例え
ば５００ｋＨｚという如く低周波数で動作させた場合に
おいても、ドライブトランス１１の１次側から２次側へ
リセットパルスを支障無く信頼性をもって伝達すること
が可能である。
主スイッチ素子２の入力容量を利用して、また、第７実
施形態例ではコンデンサ３１を利用してドライブトラン
ス１１の１次コイル１１ａとで直列ＬＣ共振回路を形成
し、狭幅のパルスの形態で、つまり、高周波のパルスの
形態に変換してドライブトランス１１の１次側から２次
側へ信号を伝達するようにしている。そのため、主スイ
ッチ素子２のスイッチング周波数を１ＭＨｚ未満の例え
ば５００ｋＨｚという如く低周波数で動作させた場合に
おいても、ドライブトランス１１の１次側から２次側へ
リセットパルスを支障無く信頼性をもって伝達すること
が可能である。
【００６４】そのため、上記各実施形態例の回路構成と
することで、メイントランス４とドライブトランス１１
を１個の共通のコアを用いて形成し、ドライブトランス
１１のコイル数を少なくして装置の小型化、低コスト
化、トランス設置の省スペース化を図り、かつ、低周波
数でスイッチング動作を行わせるにも拘らず、ドライブ
トランス１１のパルスを早期オフ駆動回路３０へ確実に
伝達して転流側同期整流素子６のターンオフ動作のタイ
ミングを正確にコントロールできるという画期的な効果
を奏することが可能である。
することで、メイントランス４とドライブトランス１１
を１個の共通のコアを用いて形成し、ドライブトランス
１１のコイル数を少なくして装置の小型化、低コスト
化、トランス設置の省スペース化を図り、かつ、低周波
数でスイッチング動作を行わせるにも拘らず、ドライブ
トランス１１のパルスを早期オフ駆動回路３０へ確実に
伝達して転流側同期整流素子６のターンオフ動作のタイ
ミングを正確にコントロールできるという画期的な効果
を奏することが可能である。
【００６５】なお、本発明は上記実施形態例に限定され
ることなく様々な実施の形態を採り得る。例えば、上記
各実施形態例で示したメイントランス４の１字側と２次
側の回路の組み合わせを変える（その場合、必要に応じ
回路変更を加える）ことで、様々な組み合わせパターン
の回路構成とすることができる。
ることなく様々な実施の形態を採り得る。例えば、上記
各実施形態例で示したメイントランス４の１字側と２次
側の回路の組み合わせを変える（その場合、必要に応じ
回路変更を加える）ことで、様々な組み合わせパターン
の回路構成とすることができる。
【００６６】また、上記各実施形態例では、転流側同期
整流素子６のターンオフのタイミングを主スイッチ素子
２のターンオン前としたが、転流側同期整流素子６にド
レイン電圧が発生する以前であればよい（転流側同期整
流素子６のドレイン電圧は、主スイッチ素子２がターン
オンしてから数十ｎｓｅｃ遅れて正の電圧が現れる）。
整流素子６のターンオフのタイミングを主スイッチ素子
２のターンオン前としたが、転流側同期整流素子６にド
レイン電圧が発生する以前であればよい（転流側同期整
流素子６のドレイン電圧は、主スイッチ素子２がターン
オンしてから数十ｎｓｅｃ遅れて正の電圧が現れる）。
【００６７】この点をさらに説明すれば次の如くであ
る。ＰＷＭ制御回路１２から制御パルスのオン信号が出
力されてからドライブトランス１１が励磁されてリセッ
トパルスが出力されるまでに例えば、２０ｎｓｅｃの遅
れがあり、リセットパルスを受けて駆動スイッチ素子７
がオンするまで（駆動スイッチ素子７の入力容量が充電
されるまで）に例えば２０ｎｓｅｃの遅れがあり、さら
に、駆動スイッチ素子７がターンオンしてから転流側同
期整流素子６の入力容量電荷が引き抜かれて同期整流素
子６がターンオフするまでに例えば２０ｎｓｅｃの遅れ
がある。
る。ＰＷＭ制御回路１２から制御パルスのオン信号が出
力されてからドライブトランス１１が励磁されてリセッ
トパルスが出力されるまでに例えば、２０ｎｓｅｃの遅
れがあり、リセットパルスを受けて駆動スイッチ素子７
がオンするまで（駆動スイッチ素子７の入力容量が充電
されるまで）に例えば２０ｎｓｅｃの遅れがあり、さら
に、駆動スイッチ素子７がターンオンしてから転流側同
期整流素子６の入力容量電荷が引き抜かれて同期整流素
子６がターンオフするまでに例えば２０ｎｓｅｃの遅れ
がある。
【００６８】その一方で、ＰＷＭ制御回路１２から制御
パルスのオン信号が出力されてから主スイッチ素子２の
入力容量が充電されて主スイッチ素子２がターンオンす
るまでに数十ｎｓｅｃの遅れがあり、主スイッチ素子２
がターンオンしてからメイントランス４が励磁されて２
次コイル４ｂに転流側同期整流素子６のドレイン電圧が
現れるまでに、トランスのリーケージインダクタンスを
原因とする数十ｎｓｅｃの遅れがある。
パルスのオン信号が出力されてから主スイッチ素子２の
入力容量が充電されて主スイッチ素子２がターンオンす
るまでに数十ｎｓｅｃの遅れがあり、主スイッチ素子２
がターンオンしてからメイントランス４が励磁されて２
次コイル４ｂに転流側同期整流素子６のドレイン電圧が
現れるまでに、トランスのリーケージインダクタンスを
原因とする数十ｎｓｅｃの遅れがある。
【００６９】したがって、ＰＷＭ制御回路１２からオン
信号が出力されてから転流側同期整流素子６がターンオ
フするまでの遅れ時間を、ＰＷＭ制御回路１２からオン
信号が出力されてから転流側同期整流素子６に２次コイ
ル４ｂのドレイン電圧が現われるまでの遅れ時間よりも
小さくなるように設計することにより、整流側同期整流
素子５がターンオンする前に転流側同期整流素子６をタ
ーンオフさせることができる。このことにより、転流側
同期整流素子６のターンオフ遅れに起因した短絡電流の
発生を確実に防止することができることとなる。
信号が出力されてから転流側同期整流素子６がターンオ
フするまでの遅れ時間を、ＰＷＭ制御回路１２からオン
信号が出力されてから転流側同期整流素子６に２次コイ
ル４ｂのドレイン電圧が現われるまでの遅れ時間よりも
小さくなるように設計することにより、整流側同期整流
素子５がターンオンする前に転流側同期整流素子６をタ
ーンオフさせることができる。このことにより、転流側
同期整流素子６のターンオフ遅れに起因した短絡電流の
発生を確実に防止することができることとなる。
【００７０】さらに、上記各実施形態例では、主スイッ
チ素子２、同期整流素子５、６、駆動スイッチ素子７の
各スイッチ素子をＮチャンネルＭＯＳ ＦＥＴとした
が、例えば、ＰチャンネルＭＯＳ ＦＥＴ、バイポーラ
トランジスタ、ＩＧＢＴ等の他の種類のスイッチ素子を
用いて構成してもよい。
チ素子２、同期整流素子５、６、駆動スイッチ素子７の
各スイッチ素子をＮチャンネルＭＯＳ ＦＥＴとした
が、例えば、ＰチャンネルＭＯＳ ＦＥＴ、バイポーラ
トランジスタ、ＩＧＢＴ等の他の種類のスイッチ素子を
用いて構成してもよい。
【００７１】さらに、上記各実施形態例の整流側の同期
整流素子５はダイオードを用いてもよい。
整流素子５はダイオードを用いてもよい。
【００７２】さらに、上記実施形態例では、単出力のＤ
ＣーＤＣコンバータの回路例で説明したが、本発明の絶
縁型ＤＣーＤＣコンバータは多出力（２以上の出力）の
絶縁型ＤＣーＤＣコンバータとしてもよい。
ＣーＤＣコンバータの回路例で説明したが、本発明の絶
縁型ＤＣーＤＣコンバータは多出力（２以上の出力）の
絶縁型ＤＣーＤＣコンバータとしてもよい。
【００７３】さらに、上記各実施形態例では、共振リセ
ットフォワードコンバータタイプの絶縁型ＤＣーＤＣコ
ンバータを例にして説明したが、本発明はフライバック
コンバータタイプの絶縁型ＤＣーＤＣコンバータに適用
することが可能である。図１０はその一例を示す。この
図１０に示す回路は電流連続モードのフライバックコン
バータタイプの絶縁型ＤＣーＤＣコンバータである。こ
の図１０の回路は、上記図８に示した第６実施形態例の
共振リセットフォワードコンバータタイプの早期オフ駆
動回路３０の回路をフライバックコンバータタイプの絶
縁型ＤＣーＤＣコンバータに組み込んだ回路構成となっ
ており、上記各実施形態例の回路と共通する回路素子に
は同一符号が付されている。
ットフォワードコンバータタイプの絶縁型ＤＣーＤＣコ
ンバータを例にして説明したが、本発明はフライバック
コンバータタイプの絶縁型ＤＣーＤＣコンバータに適用
することが可能である。図１０はその一例を示す。この
図１０に示す回路は電流連続モードのフライバックコン
バータタイプの絶縁型ＤＣーＤＣコンバータである。こ
の図１０の回路は、上記図８に示した第６実施形態例の
共振リセットフォワードコンバータタイプの早期オフ駆
動回路３０の回路をフライバックコンバータタイプの絶
縁型ＤＣーＤＣコンバータに組み込んだ回路構成となっ
ており、上記各実施形態例の回路と共通する回路素子に
は同一符号が付されている。
【００７４】図１０の回路は、主スイッチ素子２がオン
期間のときにメイントランス４の１次コイル４ａに電磁
エネルギを蓄え、主スイッチ素子２がターンオフしたと
きにその蓄えたエネルギをメイントランス４の２次側に
伝達するように回路動作を行うものである。
期間のときにメイントランス４の１次コイル４ａに電磁
エネルギを蓄え、主スイッチ素子２がターンオフしたと
きにその蓄えたエネルギをメイントランス４の２次側に
伝達するように回路動作を行うものである。
【００７５】この図１０に示す回路も、主スイッチ素子
２がターンオンする前に同期整流素子６をターンオフし
て同期整流素子６のターンオフの遅れに起因する回路効
率の低下およびノイズの発生を防止することが可能であ
る。
２がターンオンする前に同期整流素子６をターンオフし
て同期整流素子６のターンオフの遅れに起因する回路効
率の低下およびノイズの発生を防止することが可能であ
る。
【００７６】
【発明の効果】本発明は、メイントランスの１次側に主
スイッチ素子を備え、メイントランスの２次側に主スイ
ッチ素子のターンオン時に同期させてターンオフし、主
スイッチ素子のターンオフ時に同期させてターンオンす
る同期整流素子を設けた絶縁型ＤＣーＤＣコンバータに
おいて、前記主スイッチ素子の充電回路に接続されて前
記主スイッチ素子を駆動する制御パルスのオン信号が出
力されたときにパルスを出力するドライブトランスと、
このドライブトランスのパルスを受けて前記同期整流素
子を主スイッチ素子がターンオンする前にターンオフさ
せる早期オフ駆動回路を設けた構成としたので、主スイ
ッチ素子がターンオンしたときには既に同期整流素子は
ターンオフしているので、メイントランスの２次側に同
期整流素子のターンオフの遅れに起因して、同期整流素
子を通る短絡通路が形成されるのを防止できる。
スイッチ素子を備え、メイントランスの２次側に主スイ
ッチ素子のターンオン時に同期させてターンオフし、主
スイッチ素子のターンオフ時に同期させてターンオンす
る同期整流素子を設けた絶縁型ＤＣーＤＣコンバータに
おいて、前記主スイッチ素子の充電回路に接続されて前
記主スイッチ素子を駆動する制御パルスのオン信号が出
力されたときにパルスを出力するドライブトランスと、
このドライブトランスのパルスを受けて前記同期整流素
子を主スイッチ素子がターンオンする前にターンオフさ
せる早期オフ駆動回路を設けた構成としたので、主スイ
ッチ素子がターンオンしたときには既に同期整流素子は
ターンオフしているので、メイントランスの２次側に同
期整流素子のターンオフの遅れに起因して、同期整流素
子を通る短絡通路が形成されるのを防止できる。
【００７７】このことにより、前記同期整流素子のター
ンオフの遅れに起因して同期整流素子を通る通路に大量
の短絡電流が流れるのを防止できるので、この短絡電流
の流れにより、大きな導通損失が生じるのを防止できる
とともに、短絡電流がノイズ源となる弊害も防止でき
る。このことにより、回路効率に優れ、ノイズの無い高
性能の絶縁型ＤＣーＤＣコンバータを提供することが可
能である。
ンオフの遅れに起因して同期整流素子を通る通路に大量
の短絡電流が流れるのを防止できるので、この短絡電流
の流れにより、大きな導通損失が生じるのを防止できる
とともに、短絡電流がノイズ源となる弊害も防止でき
る。このことにより、回路効率に優れ、ノイズの無い高
性能の絶縁型ＤＣーＤＣコンバータを提供することが可
能である。
【００７８】また、回路動作の損失が小さいため、低損
失の高周波駆動が可能であり、将来の目標とされる、小
型軽量、低コスト、低損失、高性能および高信頼性の高
周波タイプ絶縁型ＤＣーＤＣコンバータの市場要求に充
分応えることができる。
失の高周波駆動が可能であり、将来の目標とされる、小
型軽量、低コスト、低損失、高性能および高信頼性の高
周波タイプ絶縁型ＤＣーＤＣコンバータの市場要求に充
分応えることができる。
【００７９】さらに、前記早期オフ駆動回路によってタ
ーンオフされる同期整流素子のターンオン動作をメイン
トランスのリセットパルスによって行う構成としたこと
で、主スイッチ素子のオフ期間のほぼ全領域にわたって
同期整流素子をオン状態に維持できるので、主スイッチ
素子のオフ期間における回路動作の効率化を図ることが
できる。
ーンオフされる同期整流素子のターンオン動作をメイン
トランスのリセットパルスによって行う構成としたこと
で、主スイッチ素子のオフ期間のほぼ全領域にわたって
同期整流素子をオン状態に維持できるので、主スイッチ
素子のオフ期間における回路動作の効率化を図ることが
できる。
【００８０】さらに、主スイッチ素子のオン・オフを制
御する制御パルスのオン出力時（オン信号の出力時）に
補助電源出力を増幅してドライブトランスの１次コイル
に加えるトーテムポール回路をメイントランスの１次側
に設ける構成としたものや、主スイッチ素子のオン駆動
時（制御パルスのオン信号出力時）に該主スイッチ素子
がターンオンする前に主スイッチ素子の入力容量を瞬間
的に短絡してドライブトランスの出力をアップする瞬間
短絡動作回路をメイントランスの１次側に設けた構成と
することにより、同期整流素子をターンオフ駆動させる
充分大きな出力をドライブトランスから早期オフ駆動回
路へ供給できる。このことで、主スイッチ素子がターン
オンする前に同期整流素子を確実にターンオフさせるこ
とが可能であり、同期整流素子のターンオフ遅れ防止の
回路動作の信頼性を高めることができる。
御する制御パルスのオン出力時（オン信号の出力時）に
補助電源出力を増幅してドライブトランスの１次コイル
に加えるトーテムポール回路をメイントランスの１次側
に設ける構成としたものや、主スイッチ素子のオン駆動
時（制御パルスのオン信号出力時）に該主スイッチ素子
がターンオンする前に主スイッチ素子の入力容量を瞬間
的に短絡してドライブトランスの出力をアップする瞬間
短絡動作回路をメイントランスの１次側に設けた構成と
することにより、同期整流素子をターンオフ駆動させる
充分大きな出力をドライブトランスから早期オフ駆動回
路へ供給できる。このことで、主スイッチ素子がターン
オンする前に同期整流素子を確実にターンオフさせるこ
とが可能であり、同期整流素子のターンオフ遅れ防止の
回路動作の信頼性を高めることができる。
【００８１】さらに、同期整流素子の入力容量の電荷を
ターンオン状態にある駆動スイッチ素子を通し引き抜く
ことで同期整流素子がターンオフされる構成とし、駆動
スイッチ素子をターンオン駆動するドライブトランスの
パルスを広げて駆動スイッチ素子に加えるパルス幅開拡
回路を早期オフ駆動回路に設けることにより、ドライブ
トランスから出力されるパルスのパルス幅が狭い場合に
おいても、確実に駆動スイッチ素子をターンオンさせ、
同期整流素子の入力容量の電荷を迅速に引き抜いて、主
スイッチ素子がターンオンする前に同期整流素子を確実
にターンオフさせることができ、同期整流素子のターン
オフ遅れ防止の回路動作の信頼性を高めることができ
る。
ターンオン状態にある駆動スイッチ素子を通し引き抜く
ことで同期整流素子がターンオフされる構成とし、駆動
スイッチ素子をターンオン駆動するドライブトランスの
パルスを広げて駆動スイッチ素子に加えるパルス幅開拡
回路を早期オフ駆動回路に設けることにより、ドライブ
トランスから出力されるパルスのパルス幅が狭い場合に
おいても、確実に駆動スイッチ素子をターンオンさせ、
同期整流素子の入力容量の電荷を迅速に引き抜いて、主
スイッチ素子がターンオンする前に同期整流素子を確実
にターンオフさせることができ、同期整流素子のターン
オフ遅れ防止の回路動作の信頼性を高めることができ
る。
【図１】本発明に係る絶縁型ＤＣーＤＣコンバータの第
１実施形態例の回路図である。
１実施形態例の回路図である。
【図２】第１実施形態例の主要回路要素部分の波形説明
図である。
図である。
【図３】絶縁型ＤＣーＤＣコンバータの第２実施形態例
の回路図である。
の回路図である。
【図４】絶縁型ＤＣーＤＣコンバータの第３実施形態例
の回路図である。
の回路図である。
【図５】図４の回路中のパルス幅開拡回路の動作波形の
説明図である。
説明図である。
【図６】絶縁型ＤＣーＤＣコンバータの第４実施形態例
の回路図である。
の回路図である。
【図７】絶縁型ＤＣーＤＣコンバータの第５実施形態例
の回路図である。
の回路図である。
【図８】絶縁型ＤＣーＤＣコンバータの第６実施形態例
の回路図である。
の回路図である。
【図９】絶縁型ＤＣーＤＣコンバータの第７実施形態例
の回路図である。
の回路図である。
【図１０】フライバックコンバータタイプの絶縁型ＤＣ
ーＤＣコンバータの実施形態例を示す回路図である。
ーＤＣコンバータの実施形態例を示す回路図である。
【図１１】従来例の絶縁型ＤＣーＤＣコンバータの回路
図である。
図である。
１（１ａ、１ｂ） 入力端子 ２ 主スイッチ素子 ４ メイントランス ５ 同期整流素子 ６ 同期整流素子 ７ 駆動スイッチ素子 １０（１０ａ、１０ｂ） 出力端子 １１ ドライブトランス ３０ 早期オフ駆動回路 ４０ 瞬間短絡動作回路
Claims (7)
- 【請求項１】 メイントランスによって１次側回路と２
次側回路が絶縁され、１次側回路には制御パルスによる
入力容量の充放電動作によってオン・オフ駆動される主
スイッチ素子を備え、２次側回路には少なくとも前記主
スイッチ素子のオン駆動に同期させてオフ駆動する同期
整流素子が設けられ、前記主スイッチ素子のオン駆動と
前記同期整流素子のオフ駆動を同期させ、主スイッチ素
子のオン・オフ駆動によって１次側回路から２次側回路
にエネルギを伝達し、２次側回路で整流平滑して直流電
圧を出力端から出力する絶縁型ＤＣーＤＣコンバータに
おいて、前記主スイッチ素子の入力容量の充電経路にド
ライブトランスの１次コイルが接続され、ドライブトラ
ンスの２次側には、前記制御パルスによる主スイッチ素
子のオン駆動時に、主スイッチ素子の入力容量が充電し
てターンオンする前に前記ドライブトランスの２次側出
力を用いて前記同期整流素子をターンオフさせる同期整
流素子の早期オフ駆動回路が設けられていることを特徴
とする絶縁型ＤＣーＤＣコンバータ。 - 【請求項２】 早期オフ駆動回路によってターンオフ駆
動される同期整流素子のターンオン信号はメイントラン
スのリセットパルスによって供給される構成とした請求
項１記載の絶縁型ＤＣーＤＣコンバータ。 - 【請求項３】 主スイッチ素子へ制御パルスを供給する
経路にｎｐｎトランジスタとｐｎｐトランジスタのエミ
ッタ側同士を接続して成るトーテムポール回路をそれぞ
れのトランジスタのベース側を制御パルスの供給源側と
して介設し、ドライブトランスの１次コイルの一端側に
は補助電源を接続し、この補助電源からドライブトラン
スの１次コイルおよびトーテムポール回路のｎｐｎトラ
ンジスタを経由して主スイッチ素子の入力容量に至る経
路を充電経路と成し、制御パルスのオン出力時に補助電
源出力をトーテムポール回路で増幅してドライブトラン
スの１次コイルへ供給する構成とした請求項１又は請求
項２記載の絶縁型ＤＣーＤＣコンバータ。 - 【請求項４】 同期整流素子は入力容量の充放電によっ
てオン・オフするスイッチ素子と成し、早期オフ駆動回
路は、該同期整流素子の入力容量の放電経路に介設され
スイッチオンによって同期整流素子の入力容量を放電さ
せて同期整流素子をオフさせる駆動スイッチ素子と、主
スイッチ素子のオン駆動時に出力されるドライブトラン
スの２次コイルのパルス出力をそのオン期間を広げて前
記駆動スイッチ素子にスイッチオン駆動信号として加え
るパルス幅開拡回路とを有して構成されている請求項１
又は請求項２記載の絶縁型ＤＣーＤＣコンバータ。 - 【請求項５】 主スイッチ素子の入力容量の充電経路に
は、主スイッチ素子のオン駆動時に該主スイッチ素子が
ターンオンする前に主スイッチ素子の入力容量を瞬間的
に短絡してドライブトランスの１次コイルへの供給電圧
を高めてドライブトランスの出力をアップする瞬間短絡
動作回路が接続されている請求項１又は請求項２記載の
絶縁型ＤＣーＤＣコンバータ。 - 【請求項６】 早期オフ駆動回路は主スイッチ素子のオ
ン駆動時にドライブトランスから出力されるパルス信号
を同期整流素子のオフ駆動信号に変換する論理回路によ
って構成されている請求項１又は請求項２記載の絶縁型
ＤＣーＤＣコンバータ。 - 【請求項７】 メイントランスによって１次側回路と２
次側回路が絶縁され、１次側回路には制御パルスによる
入力容量の充放電動作によってオン・オフ駆動される主
スイッチ素子を備え、２次側回路には少なくとも前記主
スイッチ素子のオン駆動に同期させてオフ駆動する同期
整流素子が設けられ、前記主スイッチ素子のオン駆動と
前記同期整流素子のオフ駆動を同期させ、主スイッチ素
子のオン・オフ駆動によって１次側回路から２次側回路
にエネルギを伝達し、２次側回路で整流平滑して直流電
圧を出力端から出力する絶縁型ＤＣーＤＣコンバータに
おいて、前記主スイッチ素子の入力容量の充電経路にド
ライブトランスの１次コイルとコンデンサとの直列回路
が主スイッチ素子の入力容量に並列に接続され、ドライ
ブトランスの２次側には、前記制御パルスによる主スイ
ッチ素子のオン駆動時に、主スイッチ素子の入力容量が
充電してターンオンする前に前記ドライブトランスの２
次側出力を用いて前記同期整流素子をターンオフさせる
同期整流素子の早期オフ駆動回路が設けられていること
を特徴とする絶縁型ＤＣーＤＣコンバータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05783399A JP3339452B2 (ja) | 1999-03-05 | 1999-03-05 | 絶縁型ｄｃーｄｃコンバータ |
| US09/507,041 US6185114B1 (en) | 1999-03-05 | 2000-02-18 | Isolating DC-DC converter |
| DE60001243T DE60001243T2 (de) | 1999-03-05 | 2000-03-01 | Trennender Gleichstrom/Gleichstrom-Umrichter |
| EP00104262A EP1037368B1 (en) | 1999-03-05 | 2000-03-01 | Isolating DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05783399A JP3339452B2 (ja) | 1999-03-05 | 1999-03-05 | 絶縁型ｄｃーｄｃコンバータ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027045A Division JP3475953B2 (ja) | 2002-02-04 | 2002-02-04 | 絶縁型ｄｃーｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000262051A true JP2000262051A (ja) | 2000-09-22 |
| JP3339452B2 JP3339452B2 (ja) | 2002-10-28 |
Family
ID=13066959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05783399A Expired - Lifetime JP3339452B2 (ja) | 1999-03-05 | 1999-03-05 | 絶縁型ｄｃーｄｃコンバータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6185114B1 (ja) |
| EP (1) | EP1037368B1 (ja) |
| JP (1) | JP3339452B2 (ja) |
| DE (1) | DE60001243T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330590A (ja) * | 2001-05-08 | 2002-11-15 | Shindengen Electric Mfg Co Ltd | Ｍｏｓｆｅｔ駆動回路 |
| WO2004021554A1 (ja) * | 2002-08-29 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | スイッチング電源装置 |
| JP2004173480A (ja) * | 2002-11-07 | 2004-06-17 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| WO2007091374A1 (ja) * | 2006-02-09 | 2007-08-16 | Murata Manufacturing Co., Ltd. | 同期整流型フォワードコンバータ |
| JP2011023494A (ja) * | 2009-07-15 | 2011-02-03 | Cosel Co Ltd | スイッチング電源用信号伝達トランス及びスイッチング電源装置 |
| JP2013081283A (ja) * | 2011-10-03 | 2013-05-02 | Cosel Co Ltd | スイッチング電源用の信号伝達トランス及びスイッチング電源装置 |
| US8908391B2 (en) | 2009-07-24 | 2014-12-09 | Power Integrations, Inc. | Method and apparatus for regulating an additional output of a power converter |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW497327B (en) * | 2000-07-27 | 2002-08-01 | Wonderland Internat Inc | Simple flyback synchronous rectifier power supply |
| US7102898B2 (en) * | 2001-02-01 | 2006-09-05 | Di/Dt, Inc. | Isolated drive circuitry used in switch-mode power converters |
| WO2002061927A2 (en) * | 2001-02-01 | 2002-08-08 | Di/Dt, Inc. | Isolated drive circuitry used in switch-mode power converters |
| FR2851379B1 (fr) * | 2003-02-18 | 2008-02-01 | Cit Alcatel | Convertisseur en transfert direct d'energie |
| US6912138B2 (en) | 2002-09-03 | 2005-06-28 | Artesyn Technologies, Inc. | Synchronous rectifier control circuit |
| CN100388609C (zh) * | 2003-10-24 | 2008-05-14 | 中兴通讯股份有限公司 | 一种同步整流管的驱动装置 |
| US20070041223A1 (en) * | 2003-11-14 | 2007-02-22 | Koninklijke Philips Electronics N.V. | Optocouplerless switched mode power supply |
| US7148738B2 (en) * | 2004-02-17 | 2006-12-12 | Siemens Energy & Automation, Inc. | Systems, devices, and methods for providing control signals |
| US7122999B1 (en) * | 2004-02-23 | 2006-10-17 | Stangenes Industries, Inc. | Circuit for compensating rise times and ringing in high impedance loads |
| KR100593926B1 (ko) * | 2004-10-07 | 2006-06-30 | 삼성전기주식회사 | 동기 정류기를 갖는 플라이백 컨버터 |
| US7474543B2 (en) | 2005-01-31 | 2009-01-06 | Murata Manufacturing Co., Ltd. | Isolated DC-DC converter |
| CN101019300B (zh) * | 2005-08-11 | 2011-07-27 | 株式会社村田制作所 | 绝缘型开关电源装置 |
| CN101517878B (zh) * | 2006-10-02 | 2012-02-08 | 株式会社村田制作所 | 双端绝缘型dc-dc转换器 |
| JP5012905B2 (ja) * | 2007-11-20 | 2012-08-29 | 株式会社村田製作所 | 絶縁型ｄｃ−ｄｃコンバータ |
| CN101262177A (zh) * | 2008-04-22 | 2008-09-10 | 英飞特电子（杭州）有限公司 | 电流控制同步整流驱动电路 |
| US8451628B2 (en) | 2010-04-01 | 2013-05-28 | Analog Devices, Inc. | Switching converter systems with isolating digital feedback loops |
| EP2826145A4 (en) * | 2012-03-14 | 2015-10-28 | Advanced Environmental Technologies Ltd | BILATERAL SWITCH |
| CN109390131B (zh) | 2017-08-02 | 2023-12-29 | Abb瑞士股份有限公司 | 集成磁性组件及组装其的方法 |
| US11631523B2 (en) | 2020-11-20 | 2023-04-18 | Analog Devices International Unlimited Company | Symmetric split planar transformer |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03235668A (ja) * | 1990-02-08 | 1991-10-21 | Mitsubishi Electric Corp | 電源装置 |
| JPH09103073A (ja) * | 1995-10-05 | 1997-04-15 | Fujitsu Denso Ltd | Ｄｃ−ｄｃコンバータ |
| JP3467361B2 (ja) * | 1995-12-27 | 2003-11-17 | 富士通株式会社 | Ｄｃ−ｄｃコンバータ及び当該ｄｃ−ｄｃコンバータを制御する制御回路 |
| JPH10210740A (ja) * | 1997-01-17 | 1998-08-07 | Murata Mfg Co Ltd | 同期整流器 |
| US6011703A (en) * | 1997-07-30 | 2000-01-04 | Lucent Technologies Inc. | Self-synchronized gate drive for power converter employing self-driven synchronous rectifier and method of operation thereof |
| JP3247328B2 (ja) * | 1997-12-09 | 2002-01-15 | 浩 坂本 | 非接触電力伝達装置 |
| JP2002510460A (ja) * | 1998-01-30 | 2002-04-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 出力電力を制限したフライバックコンバータ |
| US6049471A (en) * | 1998-02-11 | 2000-04-11 | Powerdsine Ltd. | Controller for pulse width modulation circuit using AC sine wave from DC input signal |
| JP3280615B2 (ja) * | 1998-02-18 | 2002-05-13 | ティーディーケイ株式会社 | スイッチング電源装置 |
| US6069802A (en) * | 1998-07-31 | 2000-05-30 | Priegnitz; Robert A. | Transformer isolated driver and isolated forward converter |
| US6038148A (en) * | 1998-12-11 | 2000-03-14 | Ericsson, Inc. | Self-driven synchronous rectification scheme |
-
1999
- 1999-03-05 JP JP05783399A patent/JP3339452B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-18 US US09/507,041 patent/US6185114B1/en not_active Expired - Lifetime
- 2000-03-01 EP EP00104262A patent/EP1037368B1/en not_active Expired - Lifetime
- 2000-03-01 DE DE60001243T patent/DE60001243T2/de not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002330590A (ja) * | 2001-05-08 | 2002-11-15 | Shindengen Electric Mfg Co Ltd | Ｍｏｓｆｅｔ駆動回路 |
| WO2004021554A1 (ja) * | 2002-08-29 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | スイッチング電源装置 |
| US7400519B2 (en) | 2002-08-29 | 2008-07-15 | Matsushita Electric Industrial Co., Ltd. | Switching power supply |
| JP2004173480A (ja) * | 2002-11-07 | 2004-06-17 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| US6879499B2 (en) | 2002-11-07 | 2005-04-12 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| WO2007091374A1 (ja) * | 2006-02-09 | 2007-08-16 | Murata Manufacturing Co., Ltd. | 同期整流型フォワードコンバータ |
| US7423889B2 (en) | 2006-02-09 | 2008-09-09 | Murata Manufacturing Co., Ltd. | Forward converter with synchronous rectification |
| JPWO2007091374A1 (ja) * | 2006-02-09 | 2009-07-02 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| JP4548484B2 (ja) * | 2006-02-09 | 2010-09-22 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| JP2011023494A (ja) * | 2009-07-15 | 2011-02-03 | Cosel Co Ltd | スイッチング電源用信号伝達トランス及びスイッチング電源装置 |
| US8908391B2 (en) | 2009-07-24 | 2014-12-09 | Power Integrations, Inc. | Method and apparatus for regulating an additional output of a power converter |
| JP2013081283A (ja) * | 2011-10-03 | 2013-05-02 | Cosel Co Ltd | スイッチング電源用の信号伝達トランス及びスイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60001243D1 (de) | 2003-02-27 |
| DE60001243T2 (de) | 2003-10-16 |
| EP1037368A2 (en) | 2000-09-20 |
| EP1037368A3 (en) | 2001-11-28 |
| EP1037368B1 (en) | 2003-01-22 |
| JP3339452B2 (ja) | 2002-10-28 |
| US6185114B1 (en) | 2001-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3339452B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| CN107979288B (zh) | 强迫式零电压开关反激变换器 | |
| CN107979287B (zh) | 用于主开关切换转换的零电压开关式逆变器 | |
| JP5170165B2 (ja) | 絶縁型スイッチング電源装置 | |
| EP1405394B1 (en) | Isolated drive circuitry used in switch-mode power converters | |
| USRE37510E1 (en) | Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter | |
| US7102898B2 (en) | Isolated drive circuitry used in switch-mode power converters | |
| EP3509203B1 (en) | Converter with zvs | |
| US8284573B2 (en) | Synchronous rectifier circuit capable of preventing flow-through current | |
| JP2004173480A (ja) | Ｄｃ−ｄｃコンバータ | |
| US11075582B2 (en) | Switching converter | |
| TWI650927B (zh) | 用於主開關切換轉換的零電壓開關式返馳變換器 | |
| JP5012404B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US7423889B2 (en) | Forward converter with synchronous rectification | |
| US9564819B2 (en) | Switching power supply circuit | |
| EP0966091A2 (en) | DC to DC power converter with integrated magnetic power transformer | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
| JPH07194104A (ja) | 同期整流回路 | |
| JP3475953B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| EP0942520A2 (en) | DC to DC power converter | |
| JPH10225114A (ja) | 同期整流回路 | |
| JPH07337006A (ja) | 同期整流回路 | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2003333845A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |