JP3280615B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3280615B2 JP3280615B2 JP03574098A JP3574098A JP3280615B2 JP 3280615 B2 JP3280615 B2 JP 3280615B2 JP 03574098 A JP03574098 A JP 03574098A JP 3574098 A JP3574098 A JP 3574098A JP 3280615 B2 JP3280615 B2 JP 3280615B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- switch means
- current
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【産業上の利用分野】 本発明は、入力電圧をスイッチ
手段によりスイッチングして高周波電圧に変換し、この
高周波電圧を変圧器により変圧し、整流して任意の出力
電圧を出力するスイッチング電源装置に関する。特に本
発明は、出力部の整流回路の整流素子としてスイッチ手
段を設け、該スイッチ手段を入力回路のスイッチ手段の
作動と同期して作動させるようにした同期整流型スイッ
チング電源装置に関する。
手段によりスイッチングして高周波電圧に変換し、この
高周波電圧を変圧器により変圧し、整流して任意の出力
電圧を出力するスイッチング電源装置に関する。特に本
発明は、出力部の整流回路の整流素子としてスイッチ手
段を設け、該スイッチ手段を入力回路のスイッチ手段の
作動と同期して作動させるようにした同期整流型スイッ
チング電源装置に関する。
【０００２】
【従来技術】 入力電圧をスイッチ手段により高周波電
圧に変換して変圧器の１次巻線に印加し、この変圧器の
２次巻線を整流回路を有する出力回路から直流出力とし
て取り出すようにしたスイッチング電源装置はよく知ら
れている。このスイッチング電源装置においては、整流
回路は、変圧器の２次巻線に直列に接続されたダイオー
ド等の整流素子とコイル等の磁気素子、及び、２次巻線
に並列に接続され別の整流素子を備える。入力側のスイ
ッチ手段は、出力電圧が所定の値となるように制御回路
からの制御信号によりオン・オフ制御される。この形式
のスイッチング電源装置において、ダイオードに固有の
順方向降下電圧による損失を軽減するためにダイオード
に代えてスイッチ素子を使用し、これらのスイッチ素子
を入力側のスイッチ手段と同期させてオン・オフ制御す
るようにした構成が、同期整流型スイッチ電源装置とし
て知られており、これらの形式のスイッチ電源装置の代
表的なものは、特開平4-4750号公報、特開平5-260738号
公報及び特開平7-194104号公報、並びに米国特許第4,87
0,555 号明細書に記載されている。
圧に変換して変圧器の１次巻線に印加し、この変圧器の
２次巻線を整流回路を有する出力回路から直流出力とし
て取り出すようにしたスイッチング電源装置はよく知ら
れている。このスイッチング電源装置においては、整流
回路は、変圧器の２次巻線に直列に接続されたダイオー
ド等の整流素子とコイル等の磁気素子、及び、２次巻線
に並列に接続され別の整流素子を備える。入力側のスイ
ッチ手段は、出力電圧が所定の値となるように制御回路
からの制御信号によりオン・オフ制御される。この形式
のスイッチング電源装置において、ダイオードに固有の
順方向降下電圧による損失を軽減するためにダイオード
に代えてスイッチ素子を使用し、これらのスイッチ素子
を入力側のスイッチ手段と同期させてオン・オフ制御す
るようにした構成が、同期整流型スイッチ電源装置とし
て知られており、これらの形式のスイッチ電源装置の代
表的なものは、特開平4-4750号公報、特開平5-260738号
公報及び特開平7-194104号公報、並びに米国特許第4,87
0,555 号明細書に記載されている。
【０００３】図５に、従来の同期整流型スイッチ電源装
置の一例を示す。図５において、電源１３は変圧器１１
の一次巻線１１ａに接続され、該一次巻線１１ａにはさ
らにＦＥＴ型のスイッチ素子１が接続される。変圧器１
１の二次側巻線１１ｂには、整流回路１２を有する出力
回路１４が接続され、該出力回路１４は負荷１５に接続
される。整流回路１２は、変圧器１１の二次巻線１１ｂ
に直列に接続された第２のスイッチ素子２と磁気素子す
なわちインダクタ１２ａを備える。また、整流回路１２
は、変圧器１１の二次巻線１１ｂに並列に接続された第
３のスイッチ素子３を備える。スイッチ素子１、２、３
を制御するために制御回路４が設けられている。制御回
路４は、フォトカプラ又は変圧器などで構成される絶縁
回路９或いは負荷電圧検出回路１０を介して出力回路１
４に接続されており、出力電圧が一定になるようにパル
ス幅を変調した、スイッチ素子１を制御するための制御
信号Ｖ４を出力する。制御回路４の出力Ｖ４は、駆動回
路５を介して出力Ｖ１として第１のスイッチ素子１のゲ
ート電極に印加される。制御回路４からの制御信号Ｖ４
は又、変圧器又はフォトカプラなどで構成された絶縁回
路９を介して駆動回路６、７に接続される。駆動回路６
は、第１のスイッチ素子１に印加される出力Ｖ１と同じ
極性の出力Ｖ２を第２のスイッチ素子２のゲート電極に
印加する。駆動回路７は、第１のスイッチ素子１に印加
される出力Ｖ１とは逆極性の出力Ｖ３を第３のスイッチ
素子３のゲート電極に印加する。
置の一例を示す。図５において、電源１３は変圧器１１
の一次巻線１１ａに接続され、該一次巻線１１ａにはさ
らにＦＥＴ型のスイッチ素子１が接続される。変圧器１
１の二次側巻線１１ｂには、整流回路１２を有する出力
回路１４が接続され、該出力回路１４は負荷１５に接続
される。整流回路１２は、変圧器１１の二次巻線１１ｂ
に直列に接続された第２のスイッチ素子２と磁気素子す
なわちインダクタ１２ａを備える。また、整流回路１２
は、変圧器１１の二次巻線１１ｂに並列に接続された第
３のスイッチ素子３を備える。スイッチ素子１、２、３
を制御するために制御回路４が設けられている。制御回
路４は、フォトカプラ又は変圧器などで構成される絶縁
回路９或いは負荷電圧検出回路１０を介して出力回路１
４に接続されており、出力電圧が一定になるようにパル
ス幅を変調した、スイッチ素子１を制御するための制御
信号Ｖ４を出力する。制御回路４の出力Ｖ４は、駆動回
路５を介して出力Ｖ１として第１のスイッチ素子１のゲ
ート電極に印加される。制御回路４からの制御信号Ｖ４
は又、変圧器又はフォトカプラなどで構成された絶縁回
路９を介して駆動回路６、７に接続される。駆動回路６
は、第１のスイッチ素子１に印加される出力Ｖ１と同じ
極性の出力Ｖ２を第２のスイッチ素子２のゲート電極に
印加する。駆動回路７は、第１のスイッチ素子１に印加
される出力Ｖ１とは逆極性の出力Ｖ３を第３のスイッチ
素子３のゲート電極に印加する。
【０００４】周知のように、制御回路４からの制御信号
により第１のスイッチ素子１がオン・オフ制御されて電
源１３からの電圧を高周波電圧とし、この高周波電圧が
変圧器１１の一次巻線に印加される。変圧器１１の二次
巻線１１ｂに発生する電圧は整流回路１２により整流さ
れて出力回路１４から出力される。出力回路１４の出力
電圧は負荷電圧検出回路１０により検出されて制御回路
４に入力される。制御回路４は、出力電圧が所定の値と
なるように第１のスイッチ素子１を制御するための制御
信号を生成する。整流回路１２において、第１のスイッ
チ素子１がオン状態のときは第２のスイッチ素子２もオ
ン状態となり、第３のスイッチ素子３はオフ状態にな
る。第１のスイッチ素子１がオフになると、第の２スイ
ッチ素子２もオフになり、第３スイッチ素子３はオンに
なる。
により第１のスイッチ素子１がオン・オフ制御されて電
源１３からの電圧を高周波電圧とし、この高周波電圧が
変圧器１１の一次巻線に印加される。変圧器１１の二次
巻線１１ｂに発生する電圧は整流回路１２により整流さ
れて出力回路１４から出力される。出力回路１４の出力
電圧は負荷電圧検出回路１０により検出されて制御回路
４に入力される。制御回路４は、出力電圧が所定の値と
なるように第１のスイッチ素子１を制御するための制御
信号を生成する。整流回路１２において、第１のスイッ
チ素子１がオン状態のときは第２のスイッチ素子２もオ
ン状態となり、第３のスイッチ素子３はオフ状態にな
る。第１のスイッチ素子１がオフになると、第の２スイ
ッチ素子２もオフになり、第３スイッチ素子３はオンに
なる。
【０００５】ここで、第１、第２、第３のスイッチ素子
１、２、３に同じタイミングで制御信号が印加される場
合には、スイッチ素子を構成するＦＥＴの作動特性のた
めに、各スイッチ素子間で動作のタイミングにずれを生
じる。すなわち、スイッチ素子のゲート電極に駆動電圧
が印加されてから該スイッチ素子を流れるドレイン電流
が定常値に達するまでの動作遅れ時間及びゲート電極に
印加される電圧が絶たれてからドレイン電流が流れなく
なるまでの動作遅れ時間がある。この遅れ時間のため
に、スイッチング電源装置の効率が低下する。この点を
詳細に説明すると、入力側は電圧が高いために、入力側
のスイッチ素子１を構成するＦＥＴは、一般に耐圧が比
較的高く、電流容量の小さいものが使用される。したが
って、このスイッチ素子１は、ゲート電極に駆動電圧が
印加されてからオン状態となるまでの遅れ時間及び駆動
電圧が除去されてからオフ状態となるまでの遅れ時間が
比較的短い。これに対して、出力側は電圧が低く、出力
側のスイッチ素子２、３を構成するＦＥＴは、一般に耐
圧が低く電流容量の大きいものが使用される。このた
め、これらスイッチ素子２、３においては、ゲート電極
に駆動電圧が印加されてからオン状態となるまでの遅れ
時間及び駆動電圧が除去されてからオフ状態となるまで
の遅れ時間が比較的長い。
１、２、３に同じタイミングで制御信号が印加される場
合には、スイッチ素子を構成するＦＥＴの作動特性のた
めに、各スイッチ素子間で動作のタイミングにずれを生
じる。すなわち、スイッチ素子のゲート電極に駆動電圧
が印加されてから該スイッチ素子を流れるドレイン電流
が定常値に達するまでの動作遅れ時間及びゲート電極に
印加される電圧が絶たれてからドレイン電流が流れなく
なるまでの動作遅れ時間がある。この遅れ時間のため
に、スイッチング電源装置の効率が低下する。この点を
詳細に説明すると、入力側は電圧が高いために、入力側
のスイッチ素子１を構成するＦＥＴは、一般に耐圧が比
較的高く、電流容量の小さいものが使用される。したが
って、このスイッチ素子１は、ゲート電極に駆動電圧が
印加されてからオン状態となるまでの遅れ時間及び駆動
電圧が除去されてからオフ状態となるまでの遅れ時間が
比較的短い。これに対して、出力側は電圧が低く、出力
側のスイッチ素子２、３を構成するＦＥＴは、一般に耐
圧が低く電流容量の大きいものが使用される。このた
め、これらスイッチ素子２、３においては、ゲート電極
に駆動電圧が印加されてからオン状態となるまでの遅れ
時間及び駆動電圧が除去されてからオフ状態となるまで
の遅れ時間が比較的長い。
【０００６】図５に示すスイッチング電源装置の各部の
電圧又は電流波形を図６に示す。時刻ｔ0 で制御信号Ｖ
４がローからハイになると、駆動回路５からの出力Ｖ１
と駆動回路６からの出力Ｖ２が同時にハイになる。ま
た、駆動回路７からの出力Ｖ３は同じタイミングでロー
になる。この時刻ｔ0 からスイッチング素子の作動特性
に応じた遅れ時間の後、時刻ｔ1 でスイッチング素子１
がオンになり、電流Ｉ1が変圧器１１の一次側巻線１１
ａに流れる。同時に、変圧器１１の二次側巻線１１ｂに
電流Ｉ2 が発生する。スイッチング素子１のオフ状態で
スイッチング素子３に流れていた電流Ｉ3 は、時刻ｔ1
で減少し始め、時刻ｔ2 でゼロになる。素子の特性上、
スイッチング素子３の作動遅れ時間はスイッチング素子
１の遅れ時間より長いので、この時点ではスイッチング
素子３はまだオン状態にある。したがって、変圧器１１
の二次巻線１１ｂは、スイッチング素子２、３を介して
短絡状態となり、大きな短絡電流が流れ、効率低下及び
ノイズの原因となる。また、スイッチング素子２も作動
遅れ時間がスイッチング素子１よりも長いので、この時
点では、スイッチング素子２はオフ状態にある。そのた
め、該スイッチング素子２を通って流れる短絡電流は、
ドレイン・ソース間のチャンネルではなく、内部の寄生
ダイオードを通ることになるので、損失が大きくなる。
図６において、電流Ｉ2 のうち寄生ダイオードに流れる
電流を斜線で示す。
電圧又は電流波形を図６に示す。時刻ｔ0 で制御信号Ｖ
４がローからハイになると、駆動回路５からの出力Ｖ１
と駆動回路６からの出力Ｖ２が同時にハイになる。ま
た、駆動回路７からの出力Ｖ３は同じタイミングでロー
になる。この時刻ｔ0 からスイッチング素子の作動特性
に応じた遅れ時間の後、時刻ｔ1 でスイッチング素子１
がオンになり、電流Ｉ1が変圧器１１の一次側巻線１１
ａに流れる。同時に、変圧器１１の二次側巻線１１ｂに
電流Ｉ2 が発生する。スイッチング素子１のオフ状態で
スイッチング素子３に流れていた電流Ｉ3 は、時刻ｔ1
で減少し始め、時刻ｔ2 でゼロになる。素子の特性上、
スイッチング素子３の作動遅れ時間はスイッチング素子
１の遅れ時間より長いので、この時点ではスイッチング
素子３はまだオン状態にある。したがって、変圧器１１
の二次巻線１１ｂは、スイッチング素子２、３を介して
短絡状態となり、大きな短絡電流が流れ、効率低下及び
ノイズの原因となる。また、スイッチング素子２も作動
遅れ時間がスイッチング素子１よりも長いので、この時
点では、スイッチング素子２はオフ状態にある。そのた
め、該スイッチング素子２を通って流れる短絡電流は、
ドレイン・ソース間のチャンネルではなく、内部の寄生
ダイオードを通ることになるので、損失が大きくなる。
図６において、電流Ｉ2 のうち寄生ダイオードに流れる
電流を斜線で示す。
【０００７】時刻ｔ3 で制御信号Ｖ４がハイからローに
なると、駆動回路５からの出力Ｖ１と駆動回路６からの
出力Ｖ２がローになる。駆動回路の出力Ｖ３は同じタイ
ミングでローからハイになる。時刻ｔ3 からスイッチン
グ素子の作動特性に応じた遅れ時間の後、時刻ｔ4 でス
イッチング素子１がオフになり、電流Ｉ1 、Ｉ2 が減少
し始め、電流Ｉ3 が増加し始める。このとき、スイッチ
ング素子３はまだオン状態でないため、該スイッチング
素子３には寄生ダイオードを通って電流が流れるように
なり、損失が大きくなる。図６に、電流Ｉ3 のうち、寄
生ダイオードに流れる電流を視線で示す。
なると、駆動回路５からの出力Ｖ１と駆動回路６からの
出力Ｖ２がローになる。駆動回路の出力Ｖ３は同じタイ
ミングでローからハイになる。時刻ｔ3 からスイッチン
グ素子の作動特性に応じた遅れ時間の後、時刻ｔ4 でス
イッチング素子１がオフになり、電流Ｉ1 、Ｉ2 が減少
し始め、電流Ｉ3 が増加し始める。このとき、スイッチ
ング素子３はまだオン状態でないため、該スイッチング
素子３には寄生ダイオードを通って電流が流れるように
なり、損失が大きくなる。図６に、電流Ｉ3 のうち、寄
生ダイオードに流れる電流を視線で示す。
【０００８】
【発明が解決しようとする課題】 本発明は、上述した
形式の同期整流型スイッチング電鍵装置において、スイ
ッチ回路のスイッチング素子と整流回路のスイッチング
素子の作動遅れ時間の相違による損失及びノイズの発生
を抑制できるスイッチング電源装置を提供することを解
決すべき課題とする。
形式の同期整流型スイッチング電鍵装置において、スイ
ッチ回路のスイッチング素子と整流回路のスイッチング
素子の作動遅れ時間の相違による損失及びノイズの発生
を抑制できるスイッチング電源装置を提供することを解
決すべき課題とする。
【０００９】
【課題を解決するための手段】 上記課題を解決するた
めの本発明によるスイッチング電源装置は、入力電圧を
高周波電圧に変換する第１のスイッチ手段を有するスイ
ッチ回路と、該スイッチ回路に１次巻線が接続され、２
次巻線が出力回路に接続されたた変圧器と、を備え、該
出力回路は、変圧器の２次巻線に直列に接続された第２
のスイッチ手段及び磁気素子と、２次巻線に並列に接続
された第３スイッチ手段とからなる整流手段を有し、出
力電圧が所定の値となるように第１のスイッチ手段をオ
ン・オフ制御するため該第１のスイッチ手段に与えられ
る制御信号を形成する制御手段が設けられ、第２のスイ
ッチ手段は第１のスイッチ手段に与えられる制御信号と
同期した制御手段からの信号でオン・オフ制御され、第
３のスイッチ手段は第１のスイッチ手段に与えられる制
御信号とは逆のタイミングを有する制御手段からの信号
でオン・オフ制御されるようになった、同期整流型の装
置である。本発明の電源装置は、その特徴として、第１
のスイッチ手段と第２及び第３のスイッチ手段の間の耐
圧特性又は電流容量の差に基づく作動遅れ時間の差を補
償するため第２及び第３のスイッチ手段に制御信号が入
力されるタイミングよりも第１のスイッチ手段に制御信
号が入力されるタイミングが遅くなるようにする信号タ
イミング調整手段を有する。この信号タイミング調整手
段は、第１のスイッチ手段に入力される制御信号のタイ
ミングを遅らす遅延手段として構成することが最も望ま
しい。この場合、該遅延手段は、第１スイッチ手段への
オン信号に対する遅延時間とオフ信号に対する遅延時間
とを別々に設定できるようにすることが好ましい。本発
明のさらに好ましい態様においては、負荷電流検出手段
を設け、第１スイッチ手段へのオン信号に対する遅延時
間が負荷電流の大きさに応じて変化させられるようにす
る。
めの本発明によるスイッチング電源装置は、入力電圧を
高周波電圧に変換する第１のスイッチ手段を有するスイ
ッチ回路と、該スイッチ回路に１次巻線が接続され、２
次巻線が出力回路に接続されたた変圧器と、を備え、該
出力回路は、変圧器の２次巻線に直列に接続された第２
のスイッチ手段及び磁気素子と、２次巻線に並列に接続
された第３スイッチ手段とからなる整流手段を有し、出
力電圧が所定の値となるように第１のスイッチ手段をオ
ン・オフ制御するため該第１のスイッチ手段に与えられ
る制御信号を形成する制御手段が設けられ、第２のスイ
ッチ手段は第１のスイッチ手段に与えられる制御信号と
同期した制御手段からの信号でオン・オフ制御され、第
３のスイッチ手段は第１のスイッチ手段に与えられる制
御信号とは逆のタイミングを有する制御手段からの信号
でオン・オフ制御されるようになった、同期整流型の装
置である。本発明の電源装置は、その特徴として、第１
のスイッチ手段と第２及び第３のスイッチ手段の間の耐
圧特性又は電流容量の差に基づく作動遅れ時間の差を補
償するため第２及び第３のスイッチ手段に制御信号が入
力されるタイミングよりも第１のスイッチ手段に制御信
号が入力されるタイミングが遅くなるようにする信号タ
イミング調整手段を有する。この信号タイミング調整手
段は、第１のスイッチ手段に入力される制御信号のタイ
ミングを遅らす遅延手段として構成することが最も望ま
しい。この場合、該遅延手段は、第１スイッチ手段への
オン信号に対する遅延時間とオフ信号に対する遅延時間
とを別々に設定できるようにすることが好ましい。本発
明のさらに好ましい態様においては、負荷電流検出手段
を設け、第１スイッチ手段へのオン信号に対する遅延時
間が負荷電流の大きさに応じて変化させられるようにす
る。
【００１０】本発明のスイッチング電源装置において
は、上述のように、信号タイミング調整手段により、第
１のスイッチ手段と第２及び第３のスイッチ手段の間の
耐圧特性の差に基づく作動遅れ時間の差を補償するため
第２及び第３のスイッチ手段に制御信号が入力されるタ
イミングよりも第１のスイッチ手段に制御信号が入力さ
れるタイミングが遅くなるように調整するので、第１、
第２、第３スイッチング素子のオン・オフタイミングを
完全に同期させることができ、スイッチング素子の寄生
ダイオードに流れる電流を減少させて損失を低下させ、
ノイズの発生を抑制することができる。
は、上述のように、信号タイミング調整手段により、第
１のスイッチ手段と第２及び第３のスイッチ手段の間の
耐圧特性の差に基づく作動遅れ時間の差を補償するため
第２及び第３のスイッチ手段に制御信号が入力されるタ
イミングよりも第１のスイッチ手段に制御信号が入力さ
れるタイミングが遅くなるように調整するので、第１、
第２、第３スイッチング素子のオン・オフタイミングを
完全に同期させることができ、スイッチング素子の寄生
ダイオードに流れる電流を減少させて損失を低下させ、
ノイズの発生を抑制することができる。
【００１１】
【実施例】 以下、本発明の実施例を図について説明す
る。先ず図１を参照すると、ここに示された実施例の回
路は、図５に示す従来の回路と、構成及び作用ともほぼ
同一で、対応する部分は同一の符合を付して詳細な説明
を省略する。この実施例の回路では、制御回路４から第
１のスイッチング素子１の駆動回路５に至る回路に遅延
回路８が配置される。第２、第３のスイッチング素子
２、３の駆動回路６、７に接続される絶縁回路９は、制
御回路４と遅延回路８の間で制御回路４に接続される。
したがって、制御回路４からの制御信号Ｖ４は、駆動回
路６、７には直接入力されるが、駆動回路５には遅延回
路８を経て入力される。図２に、図１に示す回路の各部
の電圧又は電流波形を示す。時刻ｔ0 で制御信号Ｖ４が
ローからハイになると、駆動回路６からの出力Ｖ２がハ
イになり、同時に、駆動回路７からの出力Ｖ３は同じタ
イミングでローになる。第１のスイッチング素子１の駆
動回路５には、制御信号Ｖ４が時間ΔＴ1 だけ遅れて入
力されるので、駆動回路５の出力Ｖ1 は、時刻ｔ0 より
時間ΔＴ1 だけ遅れた時刻ｔ1 でローからハイになる。
スイッチング素子１は時刻ｔ0 から該スイッチング素子
の動作特性に応じた遅れ時間の後、時刻ｔ2 でオンにな
り、電流Ｉ1 が変圧器１１の一次巻線１１a に流れ、同
時に、変圧器１１の二次巻線１１b に電流Ｉ2 が発生す
る。スイッチング素子１のオフ状態でスイッチング素子
３に流れていた電流Ｉ3 は時刻ｔ2 で減少し始め、時刻
ｔ3 でゼロになる。時刻ｔ3 では電流Ｉ1 、Ｉ2 も定常
値に達する。スイッチング素子３は時刻ｔo から該スイ
ッチング素子の作動特性に応じた遅れ時間の後、時刻ｔ
3 でオフする。△Ｔ1 は時刻ｔ3 でスイッチ素子３がオ
フするように定められている。一般にスイッチング素子
における作動遅れ時間は、オフする時の方がオンする時
間が長いので、スイッチング素子２は時刻ｔ2 よりも早
い時点でオンになっている。
る。先ず図１を参照すると、ここに示された実施例の回
路は、図５に示す従来の回路と、構成及び作用ともほぼ
同一で、対応する部分は同一の符合を付して詳細な説明
を省略する。この実施例の回路では、制御回路４から第
１のスイッチング素子１の駆動回路５に至る回路に遅延
回路８が配置される。第２、第３のスイッチング素子
２、３の駆動回路６、７に接続される絶縁回路９は、制
御回路４と遅延回路８の間で制御回路４に接続される。
したがって、制御回路４からの制御信号Ｖ４は、駆動回
路６、７には直接入力されるが、駆動回路５には遅延回
路８を経て入力される。図２に、図１に示す回路の各部
の電圧又は電流波形を示す。時刻ｔ0 で制御信号Ｖ４が
ローからハイになると、駆動回路６からの出力Ｖ２がハ
イになり、同時に、駆動回路７からの出力Ｖ３は同じタ
イミングでローになる。第１のスイッチング素子１の駆
動回路５には、制御信号Ｖ４が時間ΔＴ1 だけ遅れて入
力されるので、駆動回路５の出力Ｖ1 は、時刻ｔ0 より
時間ΔＴ1 だけ遅れた時刻ｔ1 でローからハイになる。
スイッチング素子１は時刻ｔ0 から該スイッチング素子
の動作特性に応じた遅れ時間の後、時刻ｔ2 でオンにな
り、電流Ｉ1 が変圧器１１の一次巻線１１a に流れ、同
時に、変圧器１１の二次巻線１１b に電流Ｉ2 が発生す
る。スイッチング素子１のオフ状態でスイッチング素子
３に流れていた電流Ｉ3 は時刻ｔ2 で減少し始め、時刻
ｔ3 でゼロになる。時刻ｔ3 では電流Ｉ1 、Ｉ2 も定常
値に達する。スイッチング素子３は時刻ｔo から該スイ
ッチング素子の作動特性に応じた遅れ時間の後、時刻ｔ
3 でオフする。△Ｔ1 は時刻ｔ3 でスイッチ素子３がオ
フするように定められている。一般にスイッチング素子
における作動遅れ時間は、オフする時の方がオンする時
間が長いので、スイッチング素子２は時刻ｔ2 よりも早
い時点でオンになっている。
【００１２】この回路においては、時刻ｔ3 で電流Ｉ3
ゼロになるとき、第３のスイッチング素子３もオフにな
るので、変圧器１１の二次巻線１１ｂに短絡電流が流れ
るのを阻止できる。電流Ｉ2 が流れ始める時刻ｔ2 まで
に第２のスイッチング素子２はオン状態になっているの
で、電流Ｉ2 は素子２のドレイン・ソース間のチャンネ
ルを流れ、寄生ダイオードには電流はほとんど流れな
い。このようにして、本発明のこの実施例では、損失を
低減し、ノイズを減少させることができる。時刻ｔ4 で
制御信号Ｖ４がハイからローになると、駆動回路６の出
力Ｖ２がローになる。駆動回路の出力Ｖ３も同じタイミ
ングでローからハイになる。第１のスイッチング素子１
の駆動回路５の出力Ｖ１は、時刻ｔ4 から時間ΔＴ2 だ
け遅れた時刻ｔ5 でハイからローになる。この時刻ｔ5
からスイッチング素子の作動特性に応じた遅れ時間の
後、時刻ｔ6 でスイッチング素子１がオフになり、電流
Ｉ1 、Ｉ2 が減少し始め、電流Ｉ3 が増加し始める。時
間ΔＴ2 は、第１のスイッチング素子１がオン状態から
オフ状態になる場合の作動遅れ時間と第３のスイッチン
グ素子３がオフ状態からオン状態になる場合の作動遅れ
時間の差に対応するように定めてあるので、時刻ｔ6 で
スイッチング素子１がオフになるときには、スイッチン
グ素子３はすでにオン状態になっており、該スイッチン
グ素子３には寄生ダイオードを通って電流はほとんど流
れない。
ゼロになるとき、第３のスイッチング素子３もオフにな
るので、変圧器１１の二次巻線１１ｂに短絡電流が流れ
るのを阻止できる。電流Ｉ2 が流れ始める時刻ｔ2 まで
に第２のスイッチング素子２はオン状態になっているの
で、電流Ｉ2 は素子２のドレイン・ソース間のチャンネ
ルを流れ、寄生ダイオードには電流はほとんど流れな
い。このようにして、本発明のこの実施例では、損失を
低減し、ノイズを減少させることができる。時刻ｔ4 で
制御信号Ｖ４がハイからローになると、駆動回路６の出
力Ｖ２がローになる。駆動回路の出力Ｖ３も同じタイミ
ングでローからハイになる。第１のスイッチング素子１
の駆動回路５の出力Ｖ１は、時刻ｔ4 から時間ΔＴ2 だ
け遅れた時刻ｔ5 でハイからローになる。この時刻ｔ5
からスイッチング素子の作動特性に応じた遅れ時間の
後、時刻ｔ6 でスイッチング素子１がオフになり、電流
Ｉ1 、Ｉ2 が減少し始め、電流Ｉ3 が増加し始める。時
間ΔＴ2 は、第１のスイッチング素子１がオン状態から
オフ状態になる場合の作動遅れ時間と第３のスイッチン
グ素子３がオフ状態からオン状態になる場合の作動遅れ
時間の差に対応するように定めてあるので、時刻ｔ6 で
スイッチング素子１がオフになるときには、スイッチン
グ素子３はすでにオン状態になっており、該スイッチン
グ素子３には寄生ダイオードを通って電流はほとんど流
れない。
【００１３】一般に、スイッチング素子における作動遅
れ時間は、オフする時の方がオンする時より長い。した
がって、この実施例では、第２のスイッチング素子２が
オフするタイミングは、時刻ｔ6 より遅れた時刻ｔ7 と
なる。したがって、電流Ｉ2は時刻ｔ7 までスイッチン
グ素子２のチャンネルを流れることができ、寄生ダイオ
ードに流れることはない。上述の実施例において、制御
信号Ｖ４がローからハイになる場合の遅延回路の遅れ時
間ΔＴ1 と、制御信号Ｖ４がハイからローになる場合の
遅延回路の遅れ時間ΔＴ2 は、それぞれ別個に選定する
ことが望ましいが、同じ値にしても相当程度の効果を達
成することができる。なお、回路の構成、入力状態或い
はスイッチング素子の特性によっては、制御信号Ｖ４が
ハイからローになる場合の遅延回路の遅れ時間ΔＴ2 は
ゼロとしてもよい。
れ時間は、オフする時の方がオンする時より長い。した
がって、この実施例では、第２のスイッチング素子２が
オフするタイミングは、時刻ｔ6 より遅れた時刻ｔ7 と
なる。したがって、電流Ｉ2は時刻ｔ7 までスイッチン
グ素子２のチャンネルを流れることができ、寄生ダイオ
ードに流れることはない。上述の実施例において、制御
信号Ｖ４がローからハイになる場合の遅延回路の遅れ時
間ΔＴ1 と、制御信号Ｖ４がハイからローになる場合の
遅延回路の遅れ時間ΔＴ2 は、それぞれ別個に選定する
ことが望ましいが、同じ値にしても相当程度の効果を達
成することができる。なお、回路の構成、入力状態或い
はスイッチング素子の特性によっては、制御信号Ｖ４が
ハイからローになる場合の遅延回路の遅れ時間ΔＴ2 は
ゼロとしてもよい。
【００１４】図３に本発明の他の実施例を示す。この実
施例では、制御回路４は変圧器１１の二次側回路内に配
置されており、該制御回路４からの制御信号Ｖ４は、絶
縁回路を経ずに直接に駆動回路６、７に入力される。そ
の他の点では、この実施例は図１の実施例と同様であ
り、作動も同じである。図４は、本発明のさらに別の実
施例を示す。この実施例では、変圧器１１の一次側回路
に電流検出回路１５が設けられる。この電流検出回路１
５は遅延回路８に接続され、出力電流の減少に応じて遅
れ時間ΔＴ1 が大きくなり、出力電流の増加に応じて遅
れ時間ΔＴ1 が小さくなるように遅延回路８を制御す
る。図１の実施例の構成では、負荷電流が減少すると、
電流Ｉ3 が定常値からゼロになる時刻及び電流Ｉ1 、Ｉ
2 がゼロから定常値になる時刻は、ｔ3 より早くなり、
時刻ｔ2 に近づく。ところが、第３のスイッチング素子
３がオフする時刻は、ｔ3 のままであるので、スイッチ
ング素子３がオン状態を継続している間にスイッチング
素子１、２がオン状態になる。このため、変圧器１１の
二次側巻線を通る回路には、スイッチング素子２、３を
介して短絡電流が流れ、ノイズ発生の原因となる。図４
の実施例は、出力電流に応じて遅れ時間を制御するの
で、この問題を解消することができる。
施例では、制御回路４は変圧器１１の二次側回路内に配
置されており、該制御回路４からの制御信号Ｖ４は、絶
縁回路を経ずに直接に駆動回路６、７に入力される。そ
の他の点では、この実施例は図１の実施例と同様であ
り、作動も同じである。図４は、本発明のさらに別の実
施例を示す。この実施例では、変圧器１１の一次側回路
に電流検出回路１５が設けられる。この電流検出回路１
５は遅延回路８に接続され、出力電流の減少に応じて遅
れ時間ΔＴ1 が大きくなり、出力電流の増加に応じて遅
れ時間ΔＴ1 が小さくなるように遅延回路８を制御す
る。図１の実施例の構成では、負荷電流が減少すると、
電流Ｉ3 が定常値からゼロになる時刻及び電流Ｉ1 、Ｉ
2 がゼロから定常値になる時刻は、ｔ3 より早くなり、
時刻ｔ2 に近づく。ところが、第３のスイッチング素子
３がオフする時刻は、ｔ3 のままであるので、スイッチ
ング素子３がオン状態を継続している間にスイッチング
素子１、２がオン状態になる。このため、変圧器１１の
二次側巻線を通る回路には、スイッチング素子２、３を
介して短絡電流が流れ、ノイズ発生の原因となる。図４
の実施例は、出力電流に応じて遅れ時間を制御するの
で、この問題を解消することができる。
【００１５】本発明の構成により達成できる効率改善を
特定の例について試算した。仮定として、従来の回路に
おいては、スイッチング素子の動作遅れの違いにより、
スイッチング素子の寄生ダイオードに211 nSの間電流が
流れ、寄生ダイオードにおける電圧降下は0.9 Ｖとす
る。電源装置の仕様は、Ｖ0 ＝3.3 Ｖ、Ｉ0 ＝15Ａ、駆
動周波数を250 ｋＨｚとし、スイッチング素子の導通状
態での抵抗値を5.7mΩとする。ダイオードで整流回路を
構成した場合の効率を75％とすると、このダイオードを
FET 型のスイッチング素子に置き換えた整流回路を備え
る同期整流型スイッチング電源装置の効率は、82.9％と
なり、図１に示す本発明の実施例の装置の効率は83.9％
になる。この計算においては、本発明により得られる効
果のうち、スイッチング素子の作動遅れを補償すること
により得られる効率の改善のみを考慮したものである。
本発明においては、この他に、短絡電流に起因する損失
の改善効果が達成され、ノイズ軽減効果も顕著である。
特定の例について試算した。仮定として、従来の回路に
おいては、スイッチング素子の動作遅れの違いにより、
スイッチング素子の寄生ダイオードに211 nSの間電流が
流れ、寄生ダイオードにおける電圧降下は0.9 Ｖとす
る。電源装置の仕様は、Ｖ0 ＝3.3 Ｖ、Ｉ0 ＝15Ａ、駆
動周波数を250 ｋＨｚとし、スイッチング素子の導通状
態での抵抗値を5.7mΩとする。ダイオードで整流回路を
構成した場合の効率を75％とすると、このダイオードを
FET 型のスイッチング素子に置き換えた整流回路を備え
る同期整流型スイッチング電源装置の効率は、82.9％と
なり、図１に示す本発明の実施例の装置の効率は83.9％
になる。この計算においては、本発明により得られる効
果のうち、スイッチング素子の作動遅れを補償すること
により得られる効率の改善のみを考慮したものである。
本発明においては、この他に、短絡電流に起因する損失
の改善効果が達成され、ノイズ軽減効果も顕著である。
【００１６】図７に、上述の計算に用いた仕様の回路に
おける作動遅れ時間ΔＴ2 をゼロとし、ΔＴ1 を変化さ
せた場合の効率の変化と、短絡電流及びリカバリ電流の
変化を示す。ここで、短絡電流及びリカバリ電流は、第
３のスイッチング素子３を流れる電流Ｉ3 のうち、矢印
と反対方向に流れる電流を指す。この図から、遅延時間
を増加させると、短絡電流が減少し、効率が約５％改善
されることが分かる。この効率改善には、第２のスイッ
チング素子２の作動遅れの補償が寄与する部分もある。
遅延時間が大きくなり過ぎると、電流Ｉ3 が流れている
ときに第３のスイッチング素子３がオフする状態を生じ
るので、電流Ｉ3 が寄生ダイオードを流れることにな
り、効率が低下する。寄生ダイオードに電流Ｉ3 が流れ
ている途中で第１のスイッチング素子１がオンになる
と、第３のスイッチング素子３の寄生ダイオードにリカ
バリ電流が流れる。このリカバリ電流は遅延時間に比例
して増加し、効率を悪くする原因になる。
おける作動遅れ時間ΔＴ2 をゼロとし、ΔＴ1 を変化さ
せた場合の効率の変化と、短絡電流及びリカバリ電流の
変化を示す。ここで、短絡電流及びリカバリ電流は、第
３のスイッチング素子３を流れる電流Ｉ3 のうち、矢印
と反対方向に流れる電流を指す。この図から、遅延時間
を増加させると、短絡電流が減少し、効率が約５％改善
されることが分かる。この効率改善には、第２のスイッ
チング素子２の作動遅れの補償が寄与する部分もある。
遅延時間が大きくなり過ぎると、電流Ｉ3 が流れている
ときに第３のスイッチング素子３がオフする状態を生じ
るので、電流Ｉ3 が寄生ダイオードを流れることにな
り、効率が低下する。寄生ダイオードに電流Ｉ3 が流れ
ている途中で第１のスイッチング素子１がオンになる
と、第３のスイッチング素子３の寄生ダイオードにリカ
バリ電流が流れる。このリカバリ電流は遅延時間に比例
して増加し、効率を悪くする原因になる。
【００１７】なお、図４の実施例において、負荷電流の
検出に、変圧器１１の一次側回路に接続した電流検出回
路１５を用いたが、この電流検出回路１５は、変圧器１
１の二次側回路に設けてもよい。
検出に、変圧器１１の一次側回路に接続した電流検出回
路１５を用いたが、この電流検出回路１５は、変圧器１
１の二次側回路に設けてもよい。
【図面の簡単な説明】
【図１】 本発明の一実施例によるスイッチング電源装
置を示す回路図である。
置を示す回路図である。
【図２】 図１の回路における各部の電圧又は電流の波
形を示す波形図である。
形を示す波形図である。
【図３】 本発明の他の実施例によるスイッチング電源
装置を示す図１と同様な回路図である。
装置を示す図１と同様な回路図である。
【図４】 本発明のさらに他の実施例によるスイッチン
グ電源装置を示す図１と同様な回路図である。
グ電源装置を示す図１と同様な回路図である。
【図５】 従来の同期整流型スイッチング電源装置の一
例を示す図１と同様な回路図である。
例を示す図１と同様な回路図である。
【図６】 図５の回路における各部の波形を示す図であ
る。
る。
【図７】 本発明に実施例における遅延時間により得ら
れる効率の改善と短絡電流及びリカバリ電流の変化を示
す図表である。
れる効率の改善と短絡電流及びリカバリ電流の変化を示
す図表である。
１、２、３・・・スイッチング素子、４・・・制御回
路、５、６、７・・・駆動回路、８・・・遅延回路、９
・・・絶縁回路、１０・・・負荷電圧検出回路、１１・
・・変圧器、１２・・・整流回路、１３・・・電源、１
４・・・出力回路、１５・・・負荷
路、５、６、７・・・駆動回路、８・・・遅延回路、９
・・・絶縁回路、１０・・・負荷電圧検出回路、１１・
・・変圧器、１２・・・整流回路、１３・・・電源、１
４・・・出力回路、１５・・・負荷
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/335 H02M 7/21
Claims (2)
- 【請求項１】 入力電圧を高周波電圧に変換する第１の
スイッチ手段を有するスイッチ回路と、 前記スイッチ回路に１次巻線が接続され、２次巻線が出
力回路に接続されたた変圧器と、 を備え、前記出力回路は、前記変圧器の前記２次巻線に
直列に接続された第２のスイッチ手段及び磁気素子と、
前記２次巻線に並列に接続された第３スイッチ手段とか
らなる整流手段を有し、 出力電圧が所定の値となるように前記第１のスイッチ手
段をオン・オフ制御するため前記第１のスイッチ手段に
与えられる制御信号を形成する制御手段が設けられ、 前記第２のスイッチ手段は前記第１のスイッチ手段に与
えられる制御信号と同期した前記制御手段からの信号で
オン・オフ制御され、 前記第３のスイッチ手段は前記第１のスイッチ手段に与
えられる制御信号とは逆のタイミングを有する前記制御
手段からの信号でオン・オフ制御されるようになった、 同期整流型電源装置であって、 前記第１のスイッチ手段と前記第２及び前記第３のスイ
ッチ手段の間の耐圧特性又は電流容量の差に基づく作動
遅れ時間の差を補償するため前記第２及び第３のスイッ
チ手段に制御信号が入力されるタイミングよりも前記第
１のスイッチ手段に制御信号が入力されるタイミングが
遅くなるようにする信号タイミング調整手段が設けら
れ、前記信号タイミング調整手段は、前記第１のスイッ
チ手段に入力される制御信号のタイミングを遅らす遅延
手段であり、前記遅延手段は、前記第１スイッチ手段へ
のオン信号に対する遅延時間とオフ信号に対する遅延時
間とを別々に設定できるようになったことを特徴とする
スイッチング電源装置。 - 【請求項２】 請求項１に記載したスイッチング電源装
置であって、負荷電流検出手段が設けられ、前記第１ス
イッチ手段へのオン信号に対する遅延時間が負荷電流の
大きさに応じて変化させられるようになったことを特徴
とするスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03574098A JP3280615B2 (ja) | 1998-02-18 | 1998-02-18 | スイッチング電源装置 |
| US09/207,721 US5999420A (en) | 1998-02-18 | 1998-12-08 | Switching power source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03574098A JP3280615B2 (ja) | 1998-02-18 | 1998-02-18 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11235029A JPH11235029A (ja) | 1999-08-27 |
| JP3280615B2 true JP3280615B2 (ja) | 2002-05-13 |
Family
ID=12450234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03574098A Expired - Lifetime JP3280615B2 (ja) | 1998-02-18 | 1998-02-18 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5999420A (ja) |
| JP (1) | JP3280615B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773013B1 (fr) * | 1997-12-23 | 2000-03-03 | Sextant Avionique | Procede de commande d'un convertisseur de tension continu-continu a stockage inductif |
| CN1179475C (zh) * | 1998-09-16 | 2004-12-08 | 西门子公司 | 在换流器中自动控制整流的电路装置和方法 |
| US6115276A (en) * | 1998-11-24 | 2000-09-05 | Lucent Technologies Inc. | AC bus system with battery charger/inverter backup |
| JP3339452B2 (ja) * | 1999-03-05 | 2002-10-28 | 株式会社村田製作所 | 絶縁型ｄｃーｄｃコンバータ |
| JP3336995B2 (ja) * | 1999-04-30 | 2002-10-21 | 株式会社村田製作所 | Ｄｃーｄｃコンバータ |
| US6061255A (en) * | 1999-06-04 | 2000-05-09 | Astec International Limited | Drive circuit for synchronous rectifiers in isolated forward converter |
| US6262905B1 (en) * | 1999-11-22 | 2001-07-17 | General Electric Company | Secondary-side controlled resonant AC voltage regulator module |
| FI19992686A (fi) * | 1999-12-14 | 2001-06-15 | Nokia Networks Oy | Synkronitasasuuntaus |
| US6163467A (en) * | 1999-12-14 | 2000-12-19 | Nagano Japan Radio Co., Ltd. | Switching power supply for generating DC voltage by synchronous rectification |
| SE0000759L (sv) * | 2000-03-10 | 2001-11-12 | Ericsson Telefon Ab L M | Synkron likriktning i en flyback-omvandlare |
| US6577518B2 (en) | 2000-03-21 | 2003-06-10 | International Rectifier Corporation | Integrated controller for synchronous rectifiers |
| JP2002044946A (ja) * | 2000-07-25 | 2002-02-08 | Tdk Corp | スイッチング電源装置 |
| US6625043B2 (en) | 2001-02-21 | 2003-09-23 | Tdk Corporation | Power supply unit and driving method thereof |
| JP4379903B2 (ja) * | 2001-03-23 | 2009-12-09 | Ｔｄｋラムダ株式会社 | スイッチング電源装置 |
| US6324077B1 (en) | 2001-04-19 | 2001-11-27 | Martek Power, Inc. | Switch mode power supply |
| JP4033082B2 (ja) * | 2002-11-07 | 2008-01-16 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US7199643B2 (en) | 2003-09-26 | 2007-04-03 | Maxim Integrated Products, Inc. | Hot swappable pulse width modulation power supply circuits |
| JP3929428B2 (ja) * | 2003-09-29 | 2007-06-13 | 三菱電機株式会社 | 電力制御装置 |
| US7345896B2 (en) * | 2004-05-10 | 2008-03-18 | Semiconductor Components Industries, L.L.C. | Secondary side power supply controller and method therefor |
| US7173831B1 (en) * | 2005-09-23 | 2007-02-06 | Intel Corporation | Power converter having a primary side switching circuit |
| US7173835B1 (en) * | 2005-11-16 | 2007-02-06 | System General Corp. | Control circuit associated with saturable inductor operated as synchronous rectifier forward power converter |
| JP4821339B2 (ja) * | 2006-01-31 | 2011-11-24 | 株式会社村田製作所 | 双方向パルス信号伝送回路および絶縁型スイッチング電源装置 |
| US7741827B2 (en) * | 2007-05-01 | 2010-06-22 | Semiconductor Components Industries, Llc | Parameter control circuit including charging and discharging current mirrors and method therefor |
| US8064229B2 (en) * | 2008-11-11 | 2011-11-22 | Semiconductor Components Industries, Llc | Method of forming a series resonant switching power supply control circuit and structure therefor |
| US9276476B1 (en) | 2010-09-15 | 2016-03-01 | The Boeing Company | Forced commutating a current through a diode |
| US9077258B2 (en) * | 2011-07-26 | 2015-07-07 | System General Corp. | Regulation circuit associated with synchronous rectifier providing cable compensation for the power converter and method thereof |
| CN103683943B (zh) * | 2012-09-14 | 2015-12-02 | 冠捷投资有限公司 | 直流转直流电源供应器 |
| CN103856054A (zh) * | 2012-12-06 | 2014-06-11 | 东林科技股份有限公司 | 隔离式电源转换装置及其电源转换方法 |
| JP6188487B2 (ja) * | 2013-08-26 | 2017-08-30 | ローム株式会社 | Ｄｃ／ｄｃコンバータおよびその動作方法、および電子機器 |
| JP6248680B2 (ja) * | 2014-02-18 | 2017-12-20 | 富士通株式会社 | 同期整流コンバータおよび同期整流コンバータの制御方法 |
| JP2018121390A (ja) * | 2017-01-23 | 2018-08-02 | Ntn株式会社 | スイッチング電源 |
| CN107980201A (zh) * | 2017-02-13 | 2018-05-01 | 上海欣锐电控技术有限公司 | 一种整流电路以及直流-直流变换器 |
| JP6908849B2 (ja) | 2017-10-25 | 2021-07-28 | 富士通株式会社 | 同期整流回路及びスイッチング電源装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870555A (en) * | 1988-10-14 | 1989-09-26 | Compaq Computer Corporation | High-efficiency DC-to-DC power supply with synchronous rectification |
| JPH044750A (ja) * | 1990-04-19 | 1992-01-09 | Nec Corp | スイッチングレギュレータ |
| JPH05260738A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | フォワードコンバータ |
| US5303138A (en) * | 1993-04-29 | 1994-04-12 | At&T Bell Laboratories | Low loss synchronous rectifier for application to clamped-mode power converters |
| JPH07194104A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 同期整流回路 |
| JP2795217B2 (ja) * | 1995-06-01 | 1998-09-10 | 日本電気株式会社 | 同期整流方式コンバータ |
| JPH09103073A (ja) * | 1995-10-05 | 1997-04-15 | Fujitsu Denso Ltd | Ｄｃ−ｄｃコンバータ |
| JP3467361B2 (ja) * | 1995-12-27 | 2003-11-17 | 富士通株式会社 | Ｄｃ−ｄｃコンバータ及び当該ｄｃ−ｄｃコンバータを制御する制御回路 |
| US5781420A (en) * | 1996-07-18 | 1998-07-14 | International Power Devices, Inc. | Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification |
| US5870299A (en) * | 1997-05-28 | 1999-02-09 | Lucent Technologies Inc. | Method and apparatus for damping ringing in self-driven synchronous rectifiers |
-
1998
- 1998-02-18 JP JP03574098A patent/JP3280615B2/ja not_active Expired - Lifetime
- 1998-12-08 US US09/207,721 patent/US5999420A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11235029A (ja) | 1999-08-27 |
| US5999420A (en) | 1999-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3280615B2 (ja) | スイッチング電源装置 | |
| US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
| JP4515683B2 (ja) | 同期整流の外部駆動方式 | |
| JP2795217B2 (ja) | 同期整流方式コンバータ | |
| US5508904A (en) | Switching regulator having superimposing chopping-wave voltage forming circuit | |
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US6804125B2 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US6021059A (en) | Integrated synchronous rectifier for power supplies | |
| US20050152158A1 (en) | DC-to-DC converter | |
| JP2005503099A (ja) | 調整された２つの出力を有する電力コンバータ | |
| JP3339452B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JPH0760998B2 (ja) | 全ブリッジ・電力変換回路 | |
| US6879499B2 (en) | DC-DC converter | |
| JP2000295841A (ja) | スイッチング電源装置 | |
| JP2001069756A (ja) | スイッチング電源装置 | |
| US6239993B1 (en) | Circuit associated with a power converter and method of operation thereof | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP2976180B2 (ja) | カレントトランスを用いた同期整流回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| JP2002044946A (ja) | スイッチング電源装置 | |
| JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
| JP3393990B2 (ja) | スイッチング電源装置 | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JP3475953B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JP3483501B2 (ja) | 同期整流回路のドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020204 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |