JP3336995B2 - Ｄｃーｄｃコンバータ - Google Patents

Ｄｃーｄｃコンバータ

Info

Publication number
JP3336995B2
JP3336995B2 JP12352699A JP12352699A JP3336995B2 JP 3336995 B2 JP3336995 B2 JP 3336995B2 JP 12352699 A JP12352699 A JP 12352699A JP 12352699 A JP12352699 A JP 12352699A JP 3336995 B2 JP3336995 B2 JP 3336995B2
Authority
JP
Japan
Prior art keywords
rectifier
voltage
synchronous rectifier
charge storage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12352699A
Other languages
English (en)
Other versions
JP2000324819A (ja
Inventor
淳 長井
匡彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12352699A priority Critical patent/JP3336995B2/ja
Priority to US09/558,403 priority patent/US6181579B1/en
Publication of JP2000324819A publication Critical patent/JP2000324819A/ja
Application granted granted Critical
Publication of JP3336995B2 publication Critical patent/JP3336995B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ ＦＥＴの
同期整流素子を用い、並列運転に適したＤＣーＤＣコン
バータ（フォワードコンバータ）に関するものである。
【０００２】
【従来の技術】ＭＯＳ ＦＥＴの同期整流素子を用いた
ＤＣーＤＣコンバータ（フォワードコンバータ）の主要
部の回路が図７に示されている。この回路は、特開平９
ー５１２６０号公報に開示されているもので、トランス
１０によって、入力側と出力側の回路が絶縁されたタイ
プの回路である。同図において、トランス１０の一次コ
イル１１の一端は直流入力電源１４の陽極に接続され、
一次コイル１１の他端はＭＯＳ ＦＥＴから成る主スイ
ッチ素子Ｑ１のドレインに接続されている。主スイッチ
素子Ｑ１のソースは直流入力電源１４の陰極に接続さ
れ、主スイッチ素子Ｑ１のゲートはパルス幅制御回路８
に接続されている。
【０００３】前記トランス１０の二次コイル１２にはそ
の下流側に同期整流器駆動回路１が接続されている。こ
の同期整流器駆動回路１は、ＭＯＳ ＦＥＴから成る整
流側同期整流器２と、整流側入力コンデンサ４と、整流
側クランプダイオード６とを有して構成され、二次コイ
ル１２の一端側に整流側入力コンデンサ４の一端側が接
続され、整流側入力コンデンサ４の他端側は整流側同期
整流器２のゲートに接続されている。そして、整流側同
期整流器２のドレインは二次コイル１２の他端側に接続
され、整流側同期整流器２のゲート・ソース間にはゲー
ト側をカソード側とした整流側クランプダイオード６が
接続されている。
【０００４】前記二次コイル１２と整流側入力コンデン
サ４との接続部はチョークコイルＬを介して出力端（＋
側出力端）２９に接続され、整流側同期整流器２のソー
ス端は導体ライン３１を介して出力端（−側出力端）３
０に接続されている。そして、この導体ライン３１とチ
ョークコイルＬの入力端間にはチョークコイルＬ側をカ
ソード側としてダイオードＤ１が接続され、また、導体
ライン３１とチョークコイルＬの出力端間には平滑コン
デンサ１６が接続され、出力端２９、３０間には負荷が
接続されている。これら、二次コイル１２と同期整流器
駆動回路１とダイオードＤ１とチョークコイルＬと平滑
コンデンサ１６の接続回路は整流平滑回路１８を構成す
る。
【０００５】チョークコイルＬの出力端側には出力電圧
検出用の電圧検出端が接続され、この電圧検出端によっ
て検出される出力電圧は比較回路９に加えられている。
比較回路９は電圧検出端から加えられる検出電圧と予め
与えられる基準電圧とを比較し、その比較結果の信号を
パルス幅制御回路８に加えている。パルス幅制御回路８
は比較回路９からの信号を受けて、出力電圧が設定の一
定電圧となるように主スイッチ素子Ｑ１のゲートに加え
るスイッチ駆動制御信号のパルス幅を制御する。
【０００６】この回路で、主スイッチ素子Ｑ１がオンす
ると、二次コイル１２が、一次コイル１１の電圧を一次
コイル１１の巻数ｎ１に対する二次コイル１２の巻数ｎ
２の割合（ｎ２／ｎ１）で出力する。このとき、整流側
入力コンデンサ４から整流側同期整流器２のゲートに向
かう方向の電圧が発生して、整流側入力コンデンサ４と
整流側同期整流器２の入力容量Ｃissに電荷が充電さ
れ、整流側同期整流器２がオンする。前記二次コイル１
２から出力される電圧は、整流側同期整流器２で整流さ
れた後、チョークコイルＬおよび平滑コンデンサ１６に
よって平滑されてほぼ定電圧の直流出力電圧Ｖoutとし
て負荷に供給される。このとき、ダイオードD１はオフ
状態を保っている。
【０００７】主スイッチ素子Ｑ１がオフすると、二次コ
イル１２には前記主スイッチ素子Ｑ１がオンの時とは逆
極性の電圧が発生し、ダイオードＤ１はオンする。ま
た、主スイッチ素子Ｑ１のオン期間（整流側同期整流器
２のオン期間）に整流側入力コンデンサ４および整流側
同期整流器２の入力容量Ｃissに充電した電荷が放電さ
れて整流側同期整流器２はオフする。その一方で、整流
側同期整流器２のゲート・ソース間電圧Ｖgsが−Ｖｆ
（Ｖｆ：整流側クランプダイオード６の順方向降下電
圧）となったときにオンとなって電流が流れ、整流側同
期整流器２のゲート・ソース間電圧Ｖgsの最小値は−Ｖ
ｆでクランプされる。このことにより、主スイッチ素子
Ｑ１のデューティの変化に関わらず、整流側同期整流器
２のオン期間のゲート・ソース間電圧Ｖgsは変化せず一
定に維持される。
【０００８】すなわち、整流側入力コンデンサ４の静電
容量をＣ２、整流側同期整流器２の入力容量をＣiss、
二次コイル１２の出力電圧をＶ２とすると、定常動作時
には、主スイッチ素子Ｑ１のオン時（整流側同期整流器
２のオン時）における整流側同期整流器２のゲート・ソ
ース間電圧Ｖgsは下記の式によって決定される。
【０００９】Ｖgs＝｛Ｃ２／（Ｃiss＋Ｃ２）｝×Ｖ２
【００１０】この式から分かるように、ＣissとＣ２の
比率を最適に設定することにより、整流側同期整流器２
のゲート駆動電圧を最適に設定でき、この最適ゲート駆
動電圧が前記整流側クランプダイオード６のクランプ作
用により、主スイッチ素子Ｑ１のデューティの変化に関
わらず一定に維持されることで、整流側同期整流器２の
ゲート駆動損失を最小化できるという利点を有する。
【００１１】
【発明が解決しようとする課題】図４の（ａ）は上記従
来例の回路における整流側同期整流器２のゲート駆動波
形を示しており、この波形から分かるようにスイッチオ
ンの開始位置で、トランス１０のリーケージインダクタ
ンスに起因するスパイク電圧Ｓが発生し、整流側同期整
流器２のゲートとソース間、ダイオードＤ１のカソード
とアノード間に印加される。このスパイク電圧Ｓによる
ゲート駆動損失はトランス１０のリーケージインダクタ
ンスが大きくなるに連れ大きくなるため、整流側同期整
流器２又はダイオードＤ１の絶縁破壊を引き起こす可能
性がある。このため、その改善が望まれるものである。
【００１２】また、ＤＣーＤＣコンバータ（以下、フォ
ワードコンバータともいう）の使用形態として、図８に
示すように、複数のフォワードコンバータ（図では２個
のフォワードコンバータ）を並列運転して共通の負荷に
それぞれのフォワードコンバータから一定の直流電圧を
供給する方式が採用されている。この種の並列運転は１
個のフォワードコンバータからの出力電流では負荷の要
求する電流量を賄えない場合等に行われる。
【００１３】しかしながら、このようなフォワードコン
バータの並列運転を行う場合、各フォワードコンバータ
の回路部品等の特性のばらつき等から、回路起動動作の
タイミングにずれが生じ、例えば、フォワードコンバー
タＡがスイッチング動作を開始したにもかかわらず、フ
ォワードコンバータＢは未だ停止状態にあるという現象
が生じる。そうなると、動作状態のフォワードコンバー
タＡの出力電圧によってフォワードコンバータＢの同期
整流器が誤ってオンされ、フォワードコンバータＡの出
力端から停止状態のフォワードコンバータＢの出力端に
電流が入り込み、この電流が停止状態のフォワードコン
バータＢの二次コイル１２側に向けて流れ、この逆電流
によって、フォワードコンバータＢの主スイッチ素子Ｑ
１等の部品が破壊される問題が生じる。
【００１４】動作状態のフォワードコンバータＡの出力
電圧が発振停止状態のフォワードコンバータＢの整流側
同期整流器２のゲート・ソース間に印加されて整流側同
期整流器２のスレッショルド電圧を超えると、フォワー
ドコンバータＢの出力端からフォワードコンバータＢの
チョークコイルＬ、トランス１０の二次コイル１２、整
流側同期整流器２の経路で電流が逆流し、停止状態のフ
ォワードコンバータＢのトランス１０のコアを励磁す
る。このコアの励磁状態で、フォワードコンバータＢが
遅れてスイッチング動作を開始すると、その瞬間に主ス
イッチ素子Ｑ１やダイオードＤ１に過大なサージ電圧が
発生してこれらの回路素子が破壊するという問題が生じ
る。
【００１５】また、トランス１０のリーケージインダク
タンスが大きい場合には、主スイッチ素子Ｑ１がオンさ
れた瞬間に前記リーケージインダクタンスに起因するサ
ージ電圧が、整流側同期整流器２のゲート・ソース間、
ダイオードＤ１に発生し、電圧ディレーティングの確保
が困難になるという問題が生じる。
【００１６】本発明は以上の問題点に着目し、これを有
効に解決すべく創案されたものであり、その目的は、整
流側同期整流器のスイッチオン時にトランスのリーケー
ジインダクタンスに起因するスパイク電圧の発生を抑制
し、複数のＤＣーＤＣコンバータ（フォワードコンバー
タ）の並列運転を行う場合に起動動作のタイミングにず
れが生じたとしても、動作状態のフォワードコンバータ
から停止状態のフォワードコンバータへの電流逆流現象
が発生せず、逆流電流による主スイッチ素子Ｑ１やダイ
オードＤ１の破損を防止すると同時に、トランスのリー
ケージインダクタンスに起因してダイオードＤ１にサー
ジ電圧がかかるのを抑制し、かつ、従来例のフォワード
コンバータの回路と同様に整流側クランプダイオードを
設けた場合にはそのクランプ作用によって、整流側同期
整流器のゲート駆動電圧を最適化することで整流側同期
整流器のゲート駆動損失を低減できるフォワードコンバ
ータを提供することにある。
【００１７】さらに、必要に応じて電荷蓄積コンデンサ
の電荷を放電するように構成し、例えば動作中のＤＣ−
ＤＣコンバータがリモートスイッチによって発振停止し
た瞬間に前記放電スイッチをオンして電荷蓄積コンデン
サの電荷を放電させて、同期整流器をオフする等の動作
を行わせることにより、同期整流器の他の様々な逆流モ
ード（電流逆流モード）にも対応できる安全を確保した
ＤＣ−ＤＣコンバータを提供することにある。
【００１８】
【課題を解決するための手段】本発明は上記目的を達成
するため次のような構成をもって、課題を解決する手段
としている。すなわち、第１の発明は、トランスの一次
側に主スイッチ素子が設けられ、トランスの二次側には
該トランスの二次コイルの一端側と回路出力端とを結ぶ
経路上に前記主スイッチ素子のスイッチング動作に同期
してスイッチング動作するＭＯＳ ＦＥＴの整流側同期
整流器のドレイン・ソース間が介設され、この整流側同
期整流器のゲートは整流側入力コンデンサを介して前記
二次コイルの出力電圧に対応する電圧が印加されるよう
に接続され、前記主スイッチ素子のスイッチング動作に
よって一次側に発生する電圧を二次側に伝達し整流平滑
して直流電圧を出力するＤＣーＤＣコンバータにおい
て、前記整流側同期整流器のゲート・ソース間には整流
側同期整流器のゲートからソースへの向きをダイオード
の順方向の向きとして整流側ダイオードと電荷蓄積コン
デンサとの直列回路が接続され、前記電荷蓄積コンデン
サには並列に該電荷蓄積コンデンサの放電手段が接続さ
れている構成をもって課題を解決する手段としている。
【００１９】また、第２の発明は、前記第１の発明の構
成を備えたものにおいて、主スイッチ素子のスイッチン
グ動作に同期してスイッチング動作するＭＯＳ ＦＥＴ
の転流側同期整流器のソースは二次コイルの一端側と回
路出力端の間に介設されたＭＯＳ ＦＥＴの整流側同期
整流器のソースに接続され、また、前記転流側同期整流
器のドレインは二次コイルの他端側に接続され、転流側
同期整流器のゲートは転流側入力コンデンサを介して主
スイッチ素子のオフ時の二次コイルの極性反転電圧に対
応する電圧が印加されるように接続されており、前記転
流側同期整流器のゲート・ソース間にはゲートからソー
スへの向きをダイオードの順方向の向きとして転流側ダ
イオードと電荷蓄積コンデンサとの直列回路が接続され
ており、この電荷蓄積コンデンサは整流側ダイオードに
接続される電荷蓄積コンデンサと共通使用されている構
成をもって課題を解決する手段としている。
【００２０】さらに、第３の発明は、前記第１又は第２
の発明の構成を備えたものにおいて、電荷蓄積コンデン
サに並列に接続された放電スイッチと、回路のスイッチ
ング動作の停止を検出したとき、又はトランスのリセッ
トパルスのピーク電圧が基準値を越えたとき、又は回路
の出力端からトランスの二次コイル側への逆電流を検出
したときに前記放電スイッチを駆動して電荷蓄積コンデ
ンサに蓄積されている電荷を強制放電するスイッチ放電
駆動手段とが設けられている構成をもって課題を解決す
る手段としている。
【００２１】上記構成の本発明において、例えば、複数
のＤＣーＤＣコンバータ（フォワードコンバータ）が並
列運転される場合、相互のフォワードコンバータ間に起
動動作にタイミングのずれが生じると、動作状態のフォ
ワードコンバータの出力側から停止状態のフォワードコ
ンバータの出力端に電圧が印加されるが、この印加電圧
が加わると、停止状態のフォワードコンバータの整流側
ダイオードがオンし、電圧印加による電荷を電荷蓄積コ
ンデンサが引き込み、電荷蓄積コンデンサがその電荷を
蓄積する結果、整流側同期整流器のゲート・ソース間電
圧はスレショルド値に達せず、整流側同期整流器はオン
しない。そのため、停止状態のフォワードコンバータに
動作状態のフォワードコンバータの出力側からの逆電流
が流れることが無く、この逆電流に起因する弊害を防止
できる。
【００２２】また、定常運転時に、トランスのリーケー
ジインダクタンスに起因して整流側同期整流器のオン開
始時にスパイク電圧が発生しようとしても、このスパイ
ク電圧による電流は整流側ダイオードから放電手段へ流
れて逃げ、整流側同期整流器のゲートにスパイク電圧が
かかるのを防止できるので、整流側同期整流器のゲート
・ソース間耐圧に対してディレーティングを容易に確保
できる。
【００２３】
【発明の実施の形態】以下、本発明の実施形態例を図面
に基づき説明する。なお、以下の各実施形態例の説明に
おいて、従来例の回路構成部分と同一の構成部分には同
一符号を付し、また、各実施形態例間において共通の構
成部分にも同一符号を付して、重複説明は簡略化又は省
略する。
【００２４】図１には本発明に係るＤＣーＤＣコンバー
タ（フォワードコンバータ）の第１実施形態例の要部回
路構成が示されている。この実施形態例が従来例と異な
る特徴的なことは、同期整流器駆動回路１の下流側に整
流側スナバ回路２０を設けたことであり、それ以外は従
来例の回路と同様である。この整流側スナバ回路２０
は、放電手段として機能するスナバ抵抗体２１と電荷蓄
積コンデンサ２２と整流側ダイオードとしての整流側ス
ナバダイオード２３を有して構成されている。整流側ス
ナバダイオード２３のカソードに電荷蓄積コンデンサ２
２の一端が接続されて整流側スナバダイオード２３と電
荷蓄積コンデンサ２２は直列回路を成しており、この直
列回路は整流側同期整流器２のゲート側を整流側スナバ
ダイオード２３のアノード側として整流側同期整流器２
のゲート・ソース間に並列に接続されており、また、放
電手段のスナバ抵抗体２１は電荷蓄積コンデンサ２２に
並列に接続されている。
【００２５】この実施形態例のフォワードコンバータは
整流側クランプダイオード６のクランプ作用によって、
主スイッチ素子Ｑ１のデューティー比に依存されること
なく整流側同期整流器２のゲート駆動電圧を最適値に維
持するという従来例と同様の結果が得られる他に、前記
整流側スナバ回路２０を設けたことによる次のような特
有の作用効果を奏する。
【００２６】すなわち、本実施形態例の回路において、
フォワードコンバータの定常動作時に整流側同期整流器
２の駆動回路にトランス１０のリーケージインダクタン
スに起因するサージ電圧が印加されると整流側スナバ回
路２０の整流側スナバダイオード２３がオンして電荷蓄
積コンデンサ２２に電荷が充電され、スナバ抵抗体２１
との時定数で放電する。このため、整流側同期整流器２
のオン時にトランス１０のリーケージインダクタンスに
起因するスパイク電圧が発生しようとしてもそのスパイ
ク電圧は整流側スナバ回路２０へ吸収されるので、整流
側同期整流器２のゲート駆動波形に従来例の波形に現わ
れるスパイク電圧Ｓ（図４の（ａ）参照）の発生がな
く、このスパイク電圧に起因する整流側同期整流器２お
よび整流側スナバダイオード２３の絶縁破壊を防止でき
る。
【００２７】図４の（ｂ）は本実施形態例の回路におけ
る整流側同期整流器２のゲート駆動波形を示しており、
この波形には同図の（ａ）に示されるような従来例のス
パイク電圧Ｓが現われていないことことからも、本実施
形態例におけるスパイク電圧除去効果が実証されてい
る。
【００２８】本実施形態例の回路では、回路起動時、最
初に主スイッチ素子Ｑ１がオンした時点では、電荷蓄積
コンデンサ２２には電荷が蓄積されておらず、主スイッ
チ素子Ｑ１がオンしてトランス１０の二次コイル１２に
電圧が発生し、整流側入力コンデンサ４に電流が流れて
も、その大半は電荷蓄積コンデンサ２２の充電に費やさ
れるので、整流側同期整流器２の入力容量への充電によ
るゲート・ソース間電圧はスレショルド値に達しない。
次に主スイッチ素子Ｑ１がオフすると整流側同期整流器
２のゲート蓄積電荷（入力容量の電荷）は放電され空の
状態となる。また、整流側入力コンデンサ４の充電電荷
はトランス１０の二次コイル１２、チョークコイルＬを
通して放電される。
【００２９】次に主スイッチ素子Ｑ１が再びオンする
と、最初のサイクルで電荷蓄積コンデンサ２２が充電に
より達している電圧までは整流側同期整流器２のゲート
のみが充電され、その後、整流側スナバダイオード２３
がオンして、整流側同期整流器２の入力容量と電荷蓄積
コンデンサ２２への電荷蓄積が行われる。電荷蓄積コン
デンサ２２には最初の主スイッチ素子Ｑ１のオン動作時
の電荷が既に蓄積されているので、２回目の主スイッチ
素子Ｑ１のオン時にはさらに電荷が上乗せされて蓄積さ
れる。
【００３０】この起動時における整流側同期整流器２の
ゲート駆動波形は図４の（ｂ）に示されており、このゲ
ート駆動電圧は主スイッチ素子Ｑ１がスイッチオンを繰
り返す毎に、電荷蓄積コンデンサ２２に電荷が蓄積され
て行くので、その電荷の蓄積量に伴って増加して行くこ
とが分かる。上記のように、電荷蓄積コンデンサ２２の
電荷は主スイッチ素子Ｑ１がスイッチオンする毎に、ポ
ンプ状に充電動作が行われ、電荷蓄積コンデンサ２２の
端子間電圧、すなわち、整流側同期整流器２のゲート・
ソース間電圧は徐々に増加して行く。そして、電荷蓄積
コンデンサ２２の端子間電圧が整流側同期整流器２のス
レショルド値を超えると、主スイッチ素子Ｑ１のオン動
作に同期して整流側同期整流器２がオン動作し、整流側
同期整流器２は定常運転の動作となる。
【００３１】また、本実施形態例のＤＣーＤＣコンバー
タ（フォワードコンバータ）を複数図８に示すように並
列運転する場合に、起動動作のタイミングのずれ等に起
因して、動作状態のフォワードコンバータＡと動作停止
状態のフォワードコンバータＢが生じた場合、動作状態
のフォワードコンバータＡの出力端から動作停止状態の
フォワードコンバータＢの出力端に、例えば、図５の波
形１の直流電圧が印加されるが、本実施形態例の回路
は、前述したように、主スイッチ素子Ｑ１の繰り返しの
ポンプ動作によって、電荷蓄積コンデンサ２２に整流側
同期整流器２のスレショルド値を超える充電電圧となる
まで電荷を蓄積しないと整流側同期整流器２がオンしな
いので、前記フォワードコンバータＡからの電圧印加に
よって停止状態のフォワードコンバータＢの整流側同期
整流器２がオンすることはない。従って、停止動作状態
のフォワードコンバータＢに出力端側から逆電流が流れ
ることがなく、この電流逆流現象に起因して生じる前記
従来例の諸問題を効果的に防止できる。
【００３２】なお、図５中の、波形２は出力端２９、３
０間に直流電圧が印加されたときに整流側入力コンデン
サ４に充電される電圧波形を示し、波形３はその時の整
流側同期整流器２ゲート電圧の波形を示しており、出力
端２９、３０間に直流電圧が印加されても整流側同期整
流器２のゲート電圧はスレショルド値に達することはな
く、整流側同期整流器２がオンしないことが分かる。
【００３３】図２は本発明の第２実施形態例を示す。こ
の第２実施形態例が前記第１実施形態例と異なること
は、第１実施形態例のダイオードＤ１をＭＯＳ ＦＥＴ
の転流側同期整流器３として構成し、この転流側同期整
流器３を整流側同期整流器２と同様な回路によって動作
させるように構成したことであり、それ以外の構成は前
記第１実施形態例と同様である。
【００３４】この第２実施形態例では、転流側同期整流
器３のゲートは転流側入力コンデンサ７を介して二次コ
イル１２の一端側に接続されている。この転流側入力コ
ンデンサ７が接続される二次コイル１２の端部は整流側
入力コンデンサ４が接続される二次コイル１２の接続端
とは反対側の端部であり、図２の回路では、転流側入力
コンデンサ７の端部は整流側同期整流器２のドレイン側
に接続されている。そして、転流側同期整流器３のドレ
インはチョークコイルＬの入力側、つまり、二次コイル
１２と整流側入力コンデンサ４の接続部からチョークコ
イルＬの入力端に至る導体ライン３５に接続され、転流
側同期整流器３のソースは導体ライン３１に接続されて
いる。
【００３５】また、導体ライン３１と転流側同期整流器
３のゲート間、つまり、転流側同期整流器３のゲート・
ソース間にはカソード側を転流側同期整流器３のゲート
側にして転流側クランプダイオード２５が接続されてお
り、この転流側同期整流器３と転流側入力コンデンサ７
と転流側クランプダイオード２５は整流側同期整流器２
側の同期整流器駆動回路１に対応する転流側同期整流器
３側の同期整流器駆動回路となっている。
【００３６】そして、転流側同期整流器３のゲート・ソ
ース間には転流側ダイオードとしての転流側スナバダイ
オード２４のアノード側を転流側同期整流器３のゲート
側にして転流側スナバダイオード２４と電荷蓄積コンデ
ンサ２２の直列回路が接続され、電荷蓄積コンデンサ２
２に放電手段としてのスナバ抵抗体２１が並列に接続さ
れた回路構成となっている。前記転流側スナバダイオー
ド２４とスナバ抵抗体２１と電荷蓄積コンデンサ２２の
接続回路は転流側スナバ回路を構成し、スナバ抵抗体２
１と電荷蓄積コンデンサ２２は前記整流側スナバ回路２
０のスナバ抵抗体２１と電荷蓄積コンデンサ２２を兼用
しており、これにより回路部品点数の低減が図られてい
る。
【００３７】この第２実施形態例では、主スイッチ素子
Ｑ１のオン時の整流側同期整流器２のオン動作の回路と
同様な回路で主スイッチ素子Ｑ１のオフ時の転流側同期
整流器３のオン動作を行うようにしているので、整流側
同期整流器２の動作と同様な原理に従い整流側同期整流
器２と転流側同期整流器３の両方のゲートに印加される
サージ電圧を抑制し、かつ、第２実施形態例における複
数のフォワードコンバータを並列運転する場合に、前記
第１実施形態例の場合と同様に動作停止状態のフォワー
ドコンバータに逆電流が流れることを防止できる。その
他の作用効果は第１実施形態例と同様であるので、その
説明は省略する。
【００３８】図３は本発明の第３実施形態例を示す。こ
の第３実施形態例が前記第１実施形態例と異なる点は、
電荷蓄積コンデンサ２２に並列状に定常時はオフの放電
スイッチ素子２６を接続し、フォワードコンバータのス
イッチイング動作が停止したときに、あるいは整流側同
期整流器２のゲート側に印加されるリセットパルスのピ
ーク電圧が基準電圧を超えたときに放電スイッチ素子２
６をオンして電荷蓄積コンデンサ２２に蓄積されている
電荷を強制的に放電するように構成したことであり、そ
れ以外の構成は、前記第１実施形態例と同様である。
【００３９】この第３実施形態例では放電スイッチ素子
２６の制御駆動を行うスイッチ放電駆動手段２８が設け
られている。このスイッチ放電駆動手段２８は例えば、
主スイッチ素子Ｑ１のゲート駆動が停止したこと、ある
いはリセットパルスのピーク電圧が基準値を越えたこ
と、あるいは回路の出力端２９側から二次コイル１２へ
向けて逆電流が流れたことを検知し、放電スイッチ素子
２６をオン駆動する。
【００４０】この放電スイッチ素子２６のオン駆動によ
って電荷蓄積コンデンサ２２に蓄積されていた電荷は放
電スイッチ素子２６を通して速やかに放電され、電荷蓄
積コンデンサ２２は電荷が空の状態となる。
【００４１】この第３実施形態例のＤＣーＤＣコンバー
タ（フォワードコンバータ）が図８に示されるように複
数並列運転されて定常のスイッチイング動作を行ってい
るときには、各フォワードコンバータの電荷蓄積コンデ
ンサ２２は電荷が蓄積された状態にあり、このとき、例
えば、フォワードコンバータＢが故障等によりスイッチ
イング動作が停止したときには、動作状態のフォワード
コンバータＡの出力端から動作停止状態のフォワードコ
ンバータＢに電圧が印加される。このとき、放電スイッ
チ素子２６を設けてオン動作を行わないと、電荷蓄積コ
ンデンサ２２の容量は既に電荷で満たされているので、
出力端に加わる電圧による電荷を電荷蓄積コンデンサ２
２が吸収することができない。このため、出力側の印加
電圧によって整流側同期整流器２の入力容量が充電され
てスレショルド値を超え、整流側同期整流器２はオンさ
れて、動作停止状態のフォワードコンバータＢに逆電流
が流れ、主スイッチ素子Ｑ１、整流側同期整流器２、ダ
イオードＤ１等の回路部品に過剰電圧がかかり破損する
等の、逆電流に起因する弊害が発生する虞が生じる。
【００４２】この点、第３実施形態例では、スイッチ放
電駆動手段２８によりスイッチング動作の停止状態や、
リセットパルスのピーク電圧が基準値を越えたことや、
あるいは回路の出力端２９側から二次コイル１２へ向け
て逆電流が流れたことが直ちに検出され、放電スイッチ
素子２６のオン駆動によって、電荷蓄積コンデンサ２２
の電荷が放電されるので、動作停止状態のフォワードコ
ンバータＢの出力端に動作状態のフォワードコンバータ
Ａから電圧が印加されても、その電圧による電荷は放電
されて空になった電荷蓄積コンデンサ２２に吸収される
ので、整流側同期整流器２がオンされることはなく、し
たがって、停止状態のフォワードコンバータＢに逆電流
が流れることはなく、この逆電流が流れることによる弊
害を効果的に防止することができる。
【００４３】図６は本発明に係る第４本実施形態例のＤ
ＣーＤＣコンバータの回路を示す。この第４実施形態例
は、前記図２の回路の電荷蓄積コンデンサ２２に並列に
ＭＯＳ ＦＥＴの放電スイッチ素子２６を接続し、この
放電スイッチ素子２６のスイッチ放電駆動手段２８の構
成をより具体化に示したことと、図２の回路の転流側ク
ランプダイオード２５を抵抗体４１で置き換えるととも
に図２の回路のスナバ抵抗体２１を省略したことと、転
流側同期整流器３のゲート駆動電圧をトランス１０のコ
アに巻装した三次コイル３６から印加するようにしたこ
とと、図２の回路ではチョークコイルＬは導体ライン３
５側に介設されているが、このチョークコイルＬを導体
ライン３１側に介設したことが異なっており、それ以外
の構成は図２の回路と同様である。
【００４４】前記三次コイル３６の巻き終わり端は転流
側入力コンデンサ７に接続されており、三次コイル３６
の巻き始め端は導体ライン３１に接続されている。この
三次コイル３６は主スイッチ素子Ｑ１がオフしたとき
に、二次コイル１２の極性反転電圧に対応する電圧を転
流側入力コンデンサ７を介して転流側同期整流器３のゲ
ートに加え、転流側同期整流器３をオンさせる。このよ
うに、三次コイル３６を転流側同期整流器３の駆動源と
することにより、三次コイル３６の巻き数を適切に設定
することで、転流側同期整流器３の駆動電圧を最適化で
き、転流側同期整流器３のオン駆動損失が低減されるも
のとなる。
【００４５】図６に示すスイッチ放電駆動手段２８はダ
イオード３７とコンデンサ３８とツェナーダイオード３
９と抵抗体４０とを有して構成されている。抵抗体４０
は放電スイッチ素子２６のゲート・ソース間に接続さ
れ、この抵抗体４０と放電スイッチ素子２６のゲートと
の接続部にはツェナーダイオード３９のアノードが接続
されている。そして、ツェナーダイオード３９と抵抗体
４０との直列回路に並列にコンデンサ３８が接続されて
いる。このコンデンサ３８とツェナーダイオード３９の
接続部にはダイオード３７のカソードが接続され、ダイ
オード３７のアノードは二次コイル１２の巻き終わり端
と整流側同期整流器２のドレインとの接続部に接続され
ている。
【００４６】ＤＣーＤＣコンバータの出力端側からトラ
ンス１０の二次コイル１２側へ電流が逆流する逆流モー
ドには様々な種類があり、前述したように複数のＤＣー
ＤＣコンバータを並列運転する際の起動タイミングのず
れに起因して動作状態のフォワードコンバータＡから停
止状態のフォワードコンバータＢの出力端側に電圧が印
加され、その印加電圧により、停止状態のフォワードコ
ンバータの整流側同期整流器２がオンして出力端側から
トランス１０の二次コイル１２側へ逆電流が流れること
に起因する起動時の逆電流現象による整流側同期整流器
２や主スイッチ素子Ｑ１の損壊の弊害は前述したよう
に、放電スイッチ素子２６を設けなくとも電荷蓄積コン
デンサ２２の電荷吸収効果によって防止できる。
【００４７】しかし、一例として、複数のフォワードコ
ンバータが定常動作で並列運転しているような場合、動
作中のフォワードコンバータで何らかの故障が生じる
か、或いはリモートコントロールによって主スイッチ素
子Ｑ１のゲート駆動が停止すると、平滑コンデンサ１６
に蓄積された電荷によって、整流側同期整流器２と転流
側同期整流器３が交互にオンオフする自励発振現象が発
生して平滑コンデンサ１６に蓄積された電荷が平滑コン
デンサ１６から二次コイル１２側に逆流し、さらに、動
作停止状態の主スイッチ素子Ｑ１の寄生ダイオードを通
して直流入力電源１４に逆流する。
【００４８】この逆流は平滑コンデンサ１６の容量が大
きいほどひどくなる傾向があり、最悪の場合、前記自励
発振によって発生するトランス１０のリセットパルス電
圧が、主スイッチ素子Ｑ１又は整流側同期整流器２の耐
圧を越えて絶縁破壊する可能性がある。
【００４９】この点、この第４実施形態例のＤＣーＤＣ
コンバータ（フォワードコンバータ）では、ダイオード
３７とコンデンサ３８でトランス１０のリセットによっ
て整流側同期整流器２のドレイン・ソース間に発生する
パルス電圧をピーク充電している。正常動作時のリセッ
トパルスでは、ツェナーダイオード３９が導通しないよ
うにツェナー電圧を基準値として設定しているが、前記
自励発振が発生してトランス１０のリセットパルス電圧
がツェナーダイオード３９のツェナー電圧（基準値）を
超えると抵抗体４０が導通して放電スイッチ素子２６が
オンして、整流側同期整流器２と転流側同期整流器３の
ゲート電荷を放電し、整流側同期整流器２と転流側同期
整流器３をオフすることで、前記自励発振現象を停止さ
せる。この動作によって、前記自励発振現象に起因する
主スイッチ素子Ｑ１および整流側同期整流器２の絶縁破
壊が防止される。
【００５０】なお、本発明は上記実施形態例に限定され
ることなく様々な実施の形態を採り得る。例えば、図２
に示す第２実施形態例では、スナバ抵抗体２１と電荷蓄
積コンデンサ２２を共有化して整流側スナバ回路２０と
転流側スナバ回路を形成したが、勿論整流側スナバ回路
２０と転流側スナバ回路を構成回路部品を共有化せずに
互いに独立の回路として形成することも可能である。
【００５１】また、上記各実施形態例では、整流側クラ
ンプダイオード６を設け、また、第2実施形態例ではさ
らに転流側クランプダイオード２５を設けて主スイッチ
素子Ｑ１のデューティー比に依存されることなく同期整
流器のゲート駆動電圧を最適な一定電圧に維持する様に
したが、主スイッチ素子Ｑ１のデューティー比の変化に
よる同期整流器のゲート駆動電圧の変動が問題にならな
い場合には、整流側クランプダイオード６や転流側クラ
ンプダイオード２５を抵抗体で代替することができる。
なお、これら同期整流器２、３のゲート・ソース間に設
けられるクランプダイオード６、２５やこれに代替する
抵抗体は同期整流器２、３のゲート・ソース間の直流電
位（直流電圧）決定手段として機能するものである。
【００５２】さらに、上記各実施形態例の回路におい
て、電荷蓄積コンデンサ２２とスナバ抵抗体２１の時定
数での放電による同期整流器２、３のゲート電圧降下が
問題になる場合には、図１、図３の回路では、整流側入
力コンデンサ４に並列に抵抗体５を接続し、また、図
２、図６の回路では、整流側入力コンデンサ４に抵抗体
５を並列接続するとともに、転流側入力コンデンサ７に
抵抗体１３を並列接続し（図６では抵抗体５、１３は図
示せず）、それぞれ、抵抗体５と抵抗体２１（図６では
抵抗体４１）の分圧、および抵抗体１３と抵抗体２１の
分圧によって、同期整流器２、３のゲート電圧降下を抑
制するようにしてもよい。
【００５３】このゲート電圧降下の抑制効果を図４の
（ｃ）に示す。図４の（ｂ）に示す同期整流器のゲート
駆動波形は抵抗体５や１３を設けない場合であり、この
場合は、電荷蓄積コンデンサ２２とスナバ抵抗体２１と
の時定数での放電による電圧降下が生じ、定常時の運転
動作における波形のトップ側の線Ｈが右下がりの斜め線
となっており、同期整流器のゲート駆動電圧が多少最適
値からずれると言う問題が生じる。ただし、図４の
（ｂ）の波形は、放電による電圧降下を説明するために
誇張して描かれており、実際は斜め線の傾きは十分に小
さく殆ど問題は生じないが、より厳密にゲート駆動電圧
の最適化を図る場合には抵抗体５や１３を設けることに
より、図４の（ｃ）に示すように波形のトップ側の線Ｈ
は水平な電圧降下が全くない線となり、ゲート駆動電圧
の最適化を完璧に図ることが可能となる。
【００５４】さらに、上記各実施形態例では、同期整流
器２、３のＭＯＳ ＦＥＴをＮチャンネルタイプとした
が、勿論、ＰチャンネルタイプのＭＯＳ ＦＥＴとして
もよい。
【００５５】さらに、上記図６に示す第４実施形態例で
は、逆流電圧によって、トランス１０のリセットパルス
のピーク電圧が基準値を越えたときに放電スイッチ素子
２６をオンして電荷蓄積コンデンサ２２の電荷を強制放
電するようにしたが、逆電流を検出したとき、或いは回
路動作（回路のスイッチング動作）を検出したときに放
電スイッチ素子２６をオンして電荷蓄積コンデンサ２２
の電荷を強制放電するようにしてもよい。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
トランスのリーケージインダクタンスが大きい場合であ
っても、整流側同期整流器のゲート駆動波形のオン開始
位置にリーケージインダクタンスに起因するスパイク電
圧が現われることが無く、このスパイク電圧に起因する
ゲート駆動損失の増大を防止することができる。
【００５７】また、本発明のフォワードコンバータを複
数並列運転するような場合、各フォワードコンバータ相
互間でたとえ起動動作のタイミングのずれが発生して、
動作状態のフォワードコンバータと動作が未だ開始しな
い停止状態のフォワードコンバータとが並列接続された
状態となって、動作状態のフォワードコンバータの出力
端から動作停止状態のフォワードコンバータの出力端に
電圧が印加されたとしても、停止状態のフォワードコン
バータに出力端側からトランスの二次コイルへの電流逆
流現象の発生を防止でき、主スイッチ素子等の部品の破
壊等の電流逆流現象に起因する弊害を確実に防止でき
る。
【００５８】さらに、電荷蓄積コンデンサに並列に放電
スイッチ素子を接続し、回路のスイッチング動作の停止
を検出したとき、又はトランスのリセットパルスのピー
ク電圧が基準値を越えたとき、又は回路の出力端からト
ランスの二次コイル側への逆電流を検出したときに放電
スイッチ素子を動作させて電荷蓄積コンデンサの蓄積電
荷を強制放電するように構成することにより、どのよう
な逆流モードが発生しても、この逆流モードによる逆電
流に起因して主スイッチ素子や整流側同期整流器が絶縁
破壊するという不具合を確実に防止することが可能であ
る。
【００５９】さらに、本発明によれば、トランスのリー
ケージインダクタンスに起因するサージ電圧を抑制し、
同期整流器のゲート・ソース間電圧、同期整流器の電圧
ディレーティングを適切に確保することが可能である。
【００６０】さらに、従来例と同様に、整流側や転流側
のクランプダイオードを設けることによって、主スイッ
チ素子のデューティー比に左右されることなく、同期整
流器のゲート駆動電圧の最適化を図り、ゲート駆動損失
を低減することができる。
【００６１】さらに、本発明のフォワードコンバータは
回路構成が簡易であり、優れた性能を持つ本発明のフォ
ワードコンバータを安価に提供することが可能である。
【図面の簡単な説明】
【図１】本発明に係るフォワードコンバータの第１実施
形態例の要部構成の回路図である。
【図２】本発明に係るフォワードコンバータの第２実施
形態例の要部構成の回路図である。
【図３】本発明に係るフォワードコンバータの第３実施
形態例の要部構成の回路図である。
【図４】従来例と実施形態例の整流側同期整流器のゲー
ト駆動波形を比較状態で示す図である。
【図５】動作停止状態のフォワードコンバータの出力端
に電圧が印加されたときのフォワードコンバータの各部
の電圧分布を示す説明図である。
【図６】本発明の第４実施形態例の要部構成の回路図で
ある。
【図７】従来例のフォワードコンバータの回路を示す図
である。
【図８】２個のフォワードコンバータの並列運転形態の
説明図である。
【符号の説明】
Ｑ１ 主スイッチ素子 ２ 整流側同期整流器 ３ 転流側同期整流器 １０ トランス ２０ 整流側スナバ回路 ２１ スナバ抵抗体 ２２ 電荷蓄積コンデンサ ２３ 整流側スナバダイオード ２４ 転流側スナバダイオード ２６ 放電スイッチ素子 ２８ スイッチ放電駆動手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 トランスの一次側に主スイッチ素子が設
    けられ、トランスの二次側には該トランスの二次コイル
    の一端側と回路出力端とを結ぶ経路上に前記主スイッチ
    素子のスイッチング動作に同期してスイッチング動作す
    るＭＯＳ ＦＥＴの整流側同期整流器のドレイン・ソー
    ス間が介設され、この整流側同期整流器のゲートは整流
    側入力コンデンサを介して前記二次コイルの出力電圧に
    対応する電圧が印加されるように接続され、前記主スイ
    ッチ素子のスイッチング動作によって一次側に発生する
    電圧を二次側に伝達し整流平滑して直流電圧を出力する
    ＤＣーＤＣコンバータにおいて、前記整流側同期整流器
    のゲート・ソース間には整流側同期整流器のゲートから
    ソースへの向きをダイオードの順方向の向きとして整流
    側ダイオードと電荷蓄積コンデンサとの直列回路が接続
    され、前記電荷蓄積コンデンサには並列に該電荷蓄積コ
    ンデンサの放電手段が接続されているＤＣーＤＣコンバ
    ータ。
  2. 【請求項２】 主スイッチ素子のスイッチング動作に同
    期してスイッチング動作するＭＯＳ ＦＥＴの転流側同
    期整流器のソースはトランスの二次コイルの一端側と回
    路出力端の間に介設されたＭＯＳ ＦＥＴの整流側同期
    整流器のソースに接続され、また、前記転流側同期整流
    器のドレインは二次コイルの他端側に接続され、転流側
    同期整流器のゲートは転流側入力コンデンサを介して主
    スイッチ素子のオフ時の二次コイルの極性反転電圧に対
    応する電圧が印加されるように接続されており、前記転
    流側同期整流器のゲート・ソース間にはゲートからソー
    スへの向きをダイオードの順方向の向きとして転流側ダ
    イオードと電荷蓄積コンデンサとの直列回路が接続され
    ており、この電荷蓄積コンデンサは整流側ダイオードに
    接続される電荷蓄積コンデンサと共通使用されているこ
    とを特徴とする請求項１記載のＤＣーＤＣコンバータ。
  3. 【請求項３】 電荷蓄積コンデンサに並列に接続された
    放電スイッチと、回路のスイッチング動作の停止を検出
    したとき、又はトランスのリセットパルスのピーク電圧
    が基準値を越えたとき、又は回路の出力端からトランス
    の二次コイル側への逆電流を検出したときに前記放電ス
    イッチを駆動して電荷蓄積コンデンサに蓄積されている
    電荷を強制放電するスイッチ放電駆動手段とが設けられ
    ていることを特徴とする請求項１又は請求項２記載のＤ
    ＣーＤＣコンバータ。
JP12352699A 1999-04-30 1999-04-30 Ｄｃーｄｃコンバータ Expired - Lifetime JP3336995B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12352699A JP3336995B2 (ja) 1999-04-30 1999-04-30 Ｄｃーｄｃコンバータ
US09/558,403 US6181579B1 (en) 1999-04-30 2000-04-25 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12352699A JP3336995B2 (ja) 1999-04-30 1999-04-30 Ｄｃーｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2000324819A JP2000324819A (ja) 2000-11-24
JP3336995B2 true JP3336995B2 (ja) 2002-10-21

Family

ID=14862803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12352699A Expired - Lifetime JP3336995B2 (ja) 1999-04-30 1999-04-30 Ｄｃーｄｃコンバータ

Country Status (2)

Country Link
US (1) US6181579B1 (ja)
JP (1) JP3336995B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111769A (en) * 1999-09-24 2000-08-29 Ericsson, Inc. External driving circuit for bridge type synchronous rectification
JP3391320B2 (ja) * 1999-12-09 2003-03-31 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
JP4618881B2 (ja) * 2000-12-26 2011-01-26 新電元工業株式会社 同期整流型フォワードコンバータ
JP2002233144A (ja) * 2001-01-30 2002-08-16 Shindengen Electric Mfg Co Ltd 同期整流型フォワードコンバータ
JP4605915B2 (ja) * 2001-01-30 2011-01-05 新電元工業株式会社 同期整流型コンバータ
FR2826523B1 (fr) 2001-06-25 2003-12-19 Cit Alcatel Redresseur synchrone auto-commande
JP3548826B2 (ja) * 2001-09-07 2004-07-28 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
JP4766476B2 (ja) * 2002-07-02 2011-09-07 三星電子株式会社 高圧電源装置
US7342811B2 (en) * 2005-05-27 2008-03-11 Cherokee International Corporation Lossless clamp circuit for DC-DC converters
JP4712479B2 (ja) * 2005-08-09 2011-06-29 新電元工業株式会社 同期整流駆動回路
US7616464B2 (en) * 2005-08-16 2009-11-10 Astec International Limited Reverse current control system for a power converter
KR100691622B1 (ko) 2006-02-03 2007-03-12 삼성전기주식회사 클램프 다이오드를 이용한 플라이백 ｄｃ/ｄｃ 컨버터
JP4997984B2 (ja) * 2007-01-17 2012-08-15 株式会社村田製作所 同期整流型ｄｃ−ｄｃコンバータ。
FR2934439B1 (fr) * 2008-07-25 2010-08-27 Continental Automotive France Dispositif convertisseur continu-continu
WO2017018242A1 (ja) * 2015-07-27 2017-02-02 株式会社村田製作所 スピーカーモジュール及び電子機器
CN107534389B (zh) * 2015-10-30 2020-04-17 三垦电气株式会社 切换输出电压的设定的开关电源装置和开关电源装置用集成电路
DE102018107626A1 (de) * 2017-04-06 2018-10-11 Infineon Technologies Austria Ag Spannungswandlerschaltung und Verfahren zum Betreiben einer Spannungswandlerschaltung
US10903751B2 (en) * 2019-06-21 2021-01-26 Semiconductor Components Industries, Llc Method and system of driving an electrically controlled switch with a snubber capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809569B2 (ja) * 1993-01-06 1998-10-08 株式会社日立製作所 多出力ｄｃ−ｄｃコンバータ
JP2715921B2 (ja) * 1994-07-27 1998-02-18 日本電気株式会社 スイッチング電源回路
US5781420A (en) * 1996-07-18 1998-07-14 International Power Devices, Inc. Single ended forward DC-to-DC converter providing enhanced resetting for synchronous rectification
JP3280615B2 (ja) * 1998-02-18 2002-05-13 ティーディーケイ株式会社 スイッチング電源装置
US6061255A (en) * 1999-06-04 2000-05-09 Astec International Limited Drive circuit for synchronous rectifiers in isolated forward converter

Also Published As

Publication number Publication date
US6181579B1 (en) 2001-01-30
JP2000324819A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
JP3336995B2 (ja) Ｄｃーｄｃコンバータ
JP3475925B2 (ja) スイッチング電源装置
KR100790185B1 (ko) 스위칭 파워 서플라이 장치
KR100420608B1 (ko) 저가형고전압플라이백전원장치
JP4423458B2 (ja) Ｄｃ／ｄｃコンバータの制御方法
US6738266B2 (en) Switching power supply unit
JP2004015886A (ja) 同期整流の駆動回路
EP1229635B1 (en) Active gate clamp circuit for self driven synchronous rectifiers
US6580626B2 (en) Switching power supply
JP2010124573A (ja) スイッチング電源装置、及びそれに用いる半導体装置
JPH11187651A (ja) 同期整流方式非絶縁型ｄｃ−ｄｃコンバータ
CN115940646A (zh) 具有自适应有源钳位的电源转换器
JP4395697B2 (ja) フォワードコンバータ
JP3198831B2 (ja) スイッチング電源装置
JP2003284336A (ja) 同期整流型ｄｃ−ｄｃコンバータ
JP2002084756A (ja) スイッチング電源装置の同期整流回路
JPH10225114A (ja) 同期整流回路
JP4162410B2 (ja) 同期整流型フォワードコンバータ
KR970002431Y1 (ko) 링잉 초크 컨버터
JP3373194B2 (ja) スイッチング電源装置
JP2000184710A (ja) トランス絶縁型ｄｃ−ｄｃコンバータ
JP2004282847A (ja) スイッチング電源装置
JPH05344724A (ja) 直流−直流変換器
JP2004080899A (ja) スイッチング電源装置
JPH11356045A (ja) 直流―直流変換装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

EXPY Cancellation because of completion of term