JP5143095B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP5143095B2 JP5143095B2 JP2009188223A JP2009188223A JP5143095B2 JP 5143095 B2 JP5143095 B2 JP 5143095B2 JP 2009188223 A JP2009188223 A JP 2009188223A JP 2009188223 A JP2009188223 A JP 2009188223A JP 5143095 B2 JP5143095 B2 JP 5143095B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clamp element
- clamp
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 110
- 239000003990 capacitor Substances 0.000 claims description 97
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 238000009499 grossing Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 description 37
- 230000007423 decrease Effects 0.000 description 13
- 230000005284 excitation Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005347 demagnetization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、トランスや光半導体素子等の絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたスイッチング電源装置である。
また、前記クランプ素子オフ信号発生回路は、コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたNPN型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、前記クランプ素子オフ回路は、前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたN−chのMOS型FETである第三のトランジスタを備え、前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子をオフのゲート・ソース端子間電圧をローレベルに低下させるものである。
14 トランス
14a 一次巻線
14b 二次巻線
16 主スイッチング素子
16a 寄生コンデンサ
18 インバータ回路
20 インバータ動作制御回路
22 整流回路
24 平滑回路
28 クランプ素子
28a 寄生ダイオード
30 クランプコンデンサ
32 クランプ回路
34 クランプ動作制御回路
40 補助ダイオード
42 補助コンデンサ
44,70,82 クランプ素子オン回路
46,84 クランプ素子オフ信号発生回路
48,86 クランプ素子オフ回路
Va 駆動パルス
Vb オフタイミング信号
Vc クランプ素子オフ信号
Claims (8)
- 直流入力電源と直列に接続されオン・オフ動作によって入力電圧を断続し断続電圧を発生させる主スイッチング素子と、前記断続電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、
前記二次巻線の両端電圧を整流する整流回路と、
前記整流回路が出力した整流電圧を平滑して直流の出力電圧を生成し負荷に電力を供給する平滑回路と、
N−chのMOS型FETであるクランプ素子及びクランプコンデンサの直列回路の構成を有し、前記一次巻線の両端に接続され、前記主スイッチング素子がオフの期間中に前記クランプ素子が導通することによって、前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
前記主スイッチング素子をオン・オフ制御するインバータ動作制御回路と、
前記クランプ素子のオン・オフを制御するクランプ動作制御回路とを備えたスイッチング電源装置において、
前記インバータ回路は、前記一次巻線の一端を前記直流入力電源のプラス側に接続し、前記一次巻線の他端と前記直流入力電源のグランド側との間に前記主スイッチング素子を接続して構成され、
前記クランプ回路は、前記一次巻線の前記直流入力電源側の一端に前記クランプ素子のドレイン端子を接続し、前記クランプ素子のソース端子と前記一次巻線の他端との間に前記クランプコンデンサを接続して構成され、
前記インバータ動作制御回路は、前記主スイッチング素子をオン・オフさせるタイミング及び時比率を決定し、前記主スイッチング素子の駆動パルスを出力し、前記クランプ素子をオフさせるタイミングを示すオフタイミング信号を出力可能に構成され、
前記クランプ動作制御回路は、前記一次巻線の前記直流入力電源が接続された側の一端にアノード端子が接続された補助ダイオードと、前記補助ダイオードのカソード端子と前記一次巻線の他端との間に接続された補助コンデンサとを備え、前記補助ダイオードのカソード端子の電位と前記一次巻線の前記直流入力電源側の一端の電位以上の所定の電位とを比較し、前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷を前記クランプ素子のゲート・ソース端子間に移動させることによって、所定の速度で前記クランプ素子のゲート・ソース端子間電圧を上昇させることで前記クランプ素子をオンさせるクランプ素子オン回路と、前記インバータ動作制御回路から出力されたオフタイミング信号に基づき、絶縁手段を介してクランプ素子オフ信号を出力するクランプ素子オフ信号発生回路と、前記クランプ素子オフ信号を受けたときに、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させるクランプ素子オフ回路とにより構成されたことを特徴とするスイッチング電源装置。 - 前記インバータ回路、前記整流回路、及び前記平滑回路が、シングルエンディッドフォワード方式に構成され、
前記整流回路は、N−chのMOS型FETである整流側素子と整流側素子駆動回路とを備え、
前記整流側素子駆動回路は、前記主スイッチング素子がオンからオフに転じたことによる前記トランスの巻線電圧の変化を検知して前記整流側素子をオフさせ、
前記クランプ素子オン回路は、前記整流側素子がオフするのと同時又はその後に、前記クランプ素子をオンさせる請求項1記載のスイッチング電源装置。 - 前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたPNP型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、前記第一のトランジスタのベース電流を決定する第一の抵抗とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させることによって、前記クランプ素子がオンする請求項1又は2記載のスイッチング電源装置。 - 前記クランプ素子オン回路は、
エミッタ端子が前記補助ダイオードのカソード端子に接続され、コレクタ端子が前記クランプ素子のゲート端子に接続されたPNP型の第一のトランジスタと、
前記第一のトランジスタのベース端子と前記一次巻線の前記直流入力電源側の一端との間に接続され、アノード端子が前記一次巻線側を向くように配置されたツェナーダイオードと前記第一のトランジスタのベース電流を決定する第一の抵抗とで成る直列回路とで構成され、
前記一次巻線の前記直流入力電源側の一端の電位と前記ツェナーダイオードのツェナー電圧とを合計した電位よりも前記補助ダイオードのカソード端子の電位の方が高いとき、前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が、前記第一のトランジスタのベース電流で規定される所定の速度で、前記クランプ素子のゲート・ソース端子間の電圧を上昇させ、前記クランプ素子がオンする請求項1又は2記載のスイッチング電源装置。 - 前記補助ダイオードのカソード端子と前記第一のトランジスタのエミッタ端子との接続点、若しくは前記第一のトランジスタのコレクタ端子と前記クランプ素子のゲート端子との接続点、又はその両方に第二の抵抗が挿入され、
前記補助コンデンサ及び前記クランプコンデンサに蓄積された電荷が前記クランプ素子のゲート・ソース端子間に移動することで、前記クランプ素子のゲート・ソース端子間の電圧が上昇する速度が、前記第一の抵抗及び前記第二の抵抗によって規定される請求項3又は4記載のスイッチング電源装置。 - 前記インバータ動作制御回路は、前記クランプ素子をオフさせるタイミングでローレベルからハイレベルに反転する矩形波状のオフタイミング信号を出力し、
前記クランプ素子オフ信号発生回路は、
コンデンサと抵抗で構成された微分回路と、前記微分回路の出力にベース・エミッタ端子が接続されたNPN型の第二のトランジスタと、入力巻線と出力巻線とを有し、前記入力巻線が直流電源と前記第二のトランジスタのコレクタ端子との間に接続された絶縁トランスとを備え、
前記微分回路に前記オフタイミング信号が入力されると、前記第二のトランジスタがオン・オフし、前記出力巻線の両端に、前記オフタイミング信号がローレベルからハイレベルに反転したタイミングで短時間だけハイレベルを示すクランプ素子オフ信号を発生する動作を行い、
前記クランプ素子オフ回路は、
前記出力巻線の両端にゲート端子とソース端子が各々接続され、さらに前記クランプ素子のゲート・ソース端子間にドレイン端子とソース端子が各々接続されたN−chのMOS型FETである第三のトランジスタを備え、
前記クランプ素子オフ信号がローレベルからハイレベルに反転したタイミングで前記第三のトランジスタがオンし、前記クランプ素子のゲート・ソース端子間電圧をローレベルに低下させる請求項1乃至5のいずれか記載のスイッチング電源装置。 - 前記第三のトランジスタがNPN型トランジスタに置き換えられ、当該NPN型のトランジスタは、前記絶縁トランスの前記出力巻線の両端にベース端子とエミッタ端子が各々接続され、前記クランプ素子のゲート・ソース端子間にコレクタ端子とエミッタ端子が接続された請求項6記載のスイッチング電源装置。
- 前記絶縁トランスの前記出力巻線と前記第三のトランジスタのゲート端子の接続点に、カソード端子を前記第三のトランジスタのゲート端子側に向けた整流ダイオードが挿入され、
前記第三のトランジスタのゲート・ソース端子間に放電抵抗が接続された請求項6記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009188223A JP5143095B2 (ja) | 2009-08-17 | 2009-08-17 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009188223A JP5143095B2 (ja) | 2009-08-17 | 2009-08-17 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011041419A JP2011041419A (ja) | 2011-02-24 |
JP5143095B2 true JP5143095B2 (ja) | 2013-02-13 |
Family
ID=43768579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009188223A Active JP5143095B2 (ja) | 2009-08-17 | 2009-08-17 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5143095B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106787748B (zh) * | 2016-12-10 | 2023-05-05 | 贵州航天林泉电机有限公司 | 一种卫星用高效率软开关电源变换器 |
WO2018186344A1 (ja) * | 2017-04-05 | 2018-10-11 | 住友電気工業株式会社 | 電源装置及び電源装置の制御方法 |
CN109039022B (zh) * | 2018-07-30 | 2023-11-17 | 广州金升阳科技有限公司 | 一种芯片关断电路及包含该电路的开关电源 |
CN113541116B (zh) * | 2021-08-03 | 2023-11-10 | 北京控制工程研究所 | 一种基于功率mos的电压钳位电路和系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2738354B2 (ja) * | 1995-08-08 | 1998-04-08 | 日本電気株式会社 | 広入力圧電トランスコンバータ |
JP2806320B2 (ja) * | 1995-09-13 | 1998-09-30 | 日本電気株式会社 | 同期整流回路 |
JPH11332227A (ja) * | 1998-05-14 | 1999-11-30 | Cosel Co Ltd | 同期整流回路 |
JP2000092829A (ja) * | 1998-09-07 | 2000-03-31 | Hitachi Ltd | スイッチング電源回路 |
JP3237633B2 (ja) * | 1998-12-02 | 2001-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
-
2009
- 2009-08-17 JP JP2009188223A patent/JP5143095B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011041419A (ja) | 2011-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8964430B2 (en) | Active snubber circuit and power supply circuit | |
US9054592B2 (en) | Synchronous rectifying control method and circuit for isolated switching power supply | |
US8749996B2 (en) | Switching power supply apparatus | |
US7738266B2 (en) | Forward power converter controllers | |
US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
US9209703B2 (en) | Control device for a rectifier of a switching converter | |
US10707767B2 (en) | Two-level switch driver for preventing avalanche breakdown for a synchronous rectification switch in a power converter operating in a low-power burst mode | |
JP5397534B2 (ja) | スイッチング電源装置 | |
JP5549659B2 (ja) | スイッチング電源装置 | |
JP4155211B2 (ja) | スイッチング電源装置 | |
US10461644B1 (en) | Synchronous rectification switch control with automatic compensation and reset | |
JP2017517236A (ja) | 同期整流 | |
JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
JP7000014B2 (ja) | Ac/dcコンバータ、駆動回路 | |
JP5298679B2 (ja) | 共振型スイッチング電源装置、及びそのデッドタイム調整方法 | |
JP5040268B2 (ja) | スイッチング電源装置 | |
US20190123655A1 (en) | Switching power supply device and synchronous rectifier circuit | |
JP5143095B2 (ja) | スイッチング電源装置 | |
JP4172569B2 (ja) | スイッチング電源装置 | |
JP4201161B2 (ja) | スイッチング電源装置 | |
KR102335419B1 (ko) | 전원 회로 | |
JP4803822B2 (ja) | 多出力電源装置 | |
JP3419343B2 (ja) | Dc−dcコンバータ | |
JP2002315334A (ja) | スイッチング電源回路 | |
JP2008067446A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5143095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |