JP4803822B2 - 多出力電源装置 - Google Patents

多出力電源装置 Download PDF

Info

Publication number
JP4803822B2
JP4803822B2 JP2007077396A JP2007077396A JP4803822B2 JP 4803822 B2 JP4803822 B2 JP 4803822B2 JP 2007077396 A JP2007077396 A JP 2007077396A JP 2007077396 A JP2007077396 A JP 2007077396A JP 4803822 B2 JP4803822 B2 JP 4803822B2
Authority
JP
Japan
Prior art keywords
switch element
voltage
output
turned
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007077396A
Other languages
English (en)
Other versions
JP2008236998A (ja
Inventor
和也 高橋
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2007077396A priority Critical patent/JP4803822B2/ja
Publication of JP2008236998A publication Critical patent/JP2008236998A/ja
Application granted granted Critical
Publication of JP4803822B2 publication Critical patent/JP4803822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、例えばPC(パーソナルコンピュータ)などの電力供給に好適な多出力電源装置に関する。
従来のこの種の多出力電源装置として、例えば特許文献1には、共通する単独のトランスから、複数の出力回路を介してそれぞれの負荷に出力電圧を供給するものが知られている。この特許文献1では、トランスの二次巻線の誘起電圧を整流するために、トランスの一次側にあるスイッチング素子と同期してオン,オフ動作する整流スイッチングトランジスタを、各々の出力回路に設けている。
図3は、そうした同期整流回路を組み込んだ多出力電源装置の一例を示す回路図である。同図において、1は電源装置101の入力端子2A,2B間に直流入力電圧Viを供給する直流電源、3は入力端子2A,2B間に接続する入力コンデンサで、電源装置101はこの直流電源1からの電力供給を受けて、後述する複数の出力電圧Vo1〜Vo3を出力する。
電源装置101は、パーソナルコンピュータ用の動作電圧に適合した3つの出力電圧Vo1〜Vo3を生成する第1出力回路5〜第3出力回路7をそれぞれ備えている。これらの第1出力回路5〜第3出力回路7は、トランス8と、このトランス8の一次側に設けたスイッチング素子9とを共通のインバータとして、第1出力回路5および第2出力回路6が、トランス8の一次巻線8Aと磁気的に結合する二次巻線8Bから電力供給を受け、第3出力回路7が、同じくトランス8の一次巻線8Aと磁気的に結合する別な二次巻線8Cから電力供給を受けるようになっている。なお、ここではトランス8の一次側において、一次巻線8Aと例えばMOSFETからなるスイッチング素子9との直列回路が、入力端子2A,2B間に接続されているが、周知の別な回路構成を採用してもよい。
11は、出力電圧Vo1の変動に見合う導通幅のパルス駆動信号を、スイッチング素子9のゲートに供給する主制御部としてのPWMICである。スイッチング素子9は、出力電圧Vo1を監視するPWMIC11により、当該出力電圧Vo1が安定化するように、所定のタイミングで同時にオン,オフ動作される。これにより、トランス8の一次巻線8には、断続的に入力電圧Viが印加される。
第1出力回路5は、トランス8の二次巻線8Bに接続され、整流スイッチ素子13と転流スイッチ素子14とを含む同期整流回路と、この同期整流回路15に接続され、チョークコイル16と平滑コンデンサ17とにより、平滑コンデンサ17の両端間に発生する平滑化した例えば+5Vの出力電圧Vo1を、出力端子18A,18B間に接続した負荷(図示せず)に供給する平滑回路19と、により構成される。この中で、整流スイッチ素子13と転流スイッチ素子14は何れもMOSFETで構成され、整流スイッチ素子13のドレインが二次巻線8Bの非ドット側端子に接続され、整流スイッチ素子13のソースがマイナス側の出力端子18Bに接続される。また、転流スイッチ素子14のドレインは、二次巻線8Bのドット側端子とチョークコイル16の一端との接続点に接続され、転流スイッチ素子14のソースは、整流スイッチ素子13のソースと出力端子18Bとの間のマイナス側電圧供給ラインに接続される。そして、平滑回路19を構成するチョークコイル16の他端は、プラス側の出力端子18Aに接続され、出力端子18A,18Bの両端間に平滑コンデンサ17が接続される。
21,22は、前記スイッチング素子9と同期して、するための駆動信号を供給する直列接続された分圧抵抗である。当該分圧抵抗21,22は、トランス8の二次巻線8Aの両端間に接続され、分圧抵抗21,22の接続点が整流スイッチ素子13のゲートに接続される。これにより、スイッチング素子9がオンするのに伴い、二次巻線8Bのドット側端子に正極性の電圧が誘起されると、整流スイッチ素子13をオンするのに十分な電圧が、当該整流スイッチ素子13のゲートに与えられ、二次巻線8Bからのエネルギーが、チョークコイル16を通して、平滑コンデンサ17や出力端子18A,18B間の負荷に供給されるようになっている。
一方、転流スイッチ素子14への駆動信号は、前記PWMIC11からスイッチング素子9に与えられる駆動信号を反転させた信号が、ダイオード23を通して転流スイッチ素子14のゲートに与えられる。ここでの反転信号生成回路は、トランス8の一次側にあるPWMIC11からの駆動信号を、トランス8の二次側に絶縁伝送するドライブトランス26と、後述する出力電圧Vo3が、ダイオード27を介して動作電圧として印加され、PWMIC11からの駆動信号がL(低)レベルに転じると、転流スイッチ素子14をオンするに十分なH(高)レベルの反転信号Vxを出力する反転器としてのトランジスタ28,29とにより構成される。なお、24は転流スイッチ素子14のゲート電荷を放電させるための抵抗であり、30はドライブトランス26の一次巻線に高周波に信号成分のみ通過させるフィルタコンデンサである。
上記構成により、PWMIC11からスイッチング素子9にHレベルの駆動信号が与えられている間は、整流スイッチ素子13がオンする一方で、反転信号Vxひいては転流スイッチ素子14のゲートの電圧レベルは「L」となり、転流スイッチ素子14はオフする。その後、PWMIC11からスイッチング素子9への駆動信号がLレベルに転じると、今度は反転信号Vxの電圧レベルが「H」となり、ダイオード23が導通して転流スイッチ素子14のゲートにHレベルの駆動信号が供給され、この転流スイッチ素子14がオン状態になる。このとき、トランス8の非ドット側端子に正極性の電圧が誘起される関係で、整流スイッチ素子13はオフ状態となり、転流スイッチ素子14を通してチョークコイル16に蓄えられたエネルギーが、平滑コンデンサ17および出力端子18A,18B間の負荷に供給される。
次に、第2出力回路6の構成を説明する。この第2出力回路6は、前記トランス8の二次巻線8Bに誘起した電圧を入力として、出力端子38A,38B間の負荷(図示せず)に、例えば3.3Vの出力電圧Vo2を供給するポストレギュレータとして動作する。より具体的には、第2出力回路6は、前記二次巻線8Bの両端間に接続する整流スイッチ素子31および転流スイッチ素子32の直列回路からなる同期整流回路33と、この同期整流回路33に接続され、チョークコイル34と平滑コンデンサ35とにより、平滑コンデンサ35の両端間に発生する平滑化した出力電圧Vo2を、出力端子38A,38B間の負荷に供給する平滑回路36と、により構成される。
前記整流スイッチ素子31および転流スイッチ素子32は、何れもMOSFETで構成されるが、後述する駆動用IC41からの各駆動信号により、スイッチング素子9ひいては整流スイッチ素子13や転流スイッチ素子14と同期して、互い違いにオン,オフ動作するようになっている。そして、スイッチング素子9および整流スイッチ素子13がオンすると、整流スイッチ素子31が一定の遅延時間後にオンすると共に、転流スイッチ素子32はオフし、二次巻線8Bからのエネルギーが、チョークコイル34を通して平滑コンデンサ35や出力端子38A,38B間の負荷に供給される。また、スイッチング素子9および整流スイッチ素子13がオフすると、今度は転流スイッチ素子32がオンすると共に、整流スイッチ素子31はオフし、チョークコイル34に蓄えられていたエネルギーが、平滑コンデンサ35や、出力端子38A,38B間に接続する負荷に送り出される。
41は、整流スイッチ素子31および転流スイッチ素子32に、それぞれ駆動信号を供給する駆動手段としての駆動用ICである。この駆動用IC41は、後述するランプ波形生成回路45から出力されるランプ信号Vyの電圧レベルが、内部で設定した閾値に達すると、整流スイッチ素子31を駆動するに十分なHレベルの駆動電圧を、当該整流スイッチ素子31のゲートに供給する一方で、転流スイッチ素子32のゲートを「L」の電圧レベルにし、ランプ信号Vyの電圧レベルが、前記閾値を下回ると、転流スイッチ素子32を駆動するに十分なHレベルの駆動電圧を、当該転流スイッチ素子32のゲートに供給する一方で、整流スイッチ素子31のゲートを「L」の電圧レベルにする。つまり、整流スイッチ素子31と転流スイッチ素子32には、互い違いにHレベルの駆動電圧が与えられる。
一方、ランプ波形生成回路45は、前記出力電圧Vo2の電圧レベルに応じた電流を生成する電圧−電流変換回路46と、この電圧−電流変換回路46で生成した電流で充電されるコンデンサ47と、コンデンサ47の両端間に接続され、前記反転信号Vxが立ち上がるとターンオンしてコンデンサ47を放電し、反転信号Vxが立ち下がるとターンオフしてコンデンサ47を充電可能にするMOSFETからなる充放電制御素子48と、により構成される。この中で、電圧−電流変換回路46は、前記ダイオード27からの動作電圧を入力として、抵抗51〜53とシャントレギュレータ54とにより出力電圧Vo2に応じた検出信号を生成し、この検出信号を増幅器55の反転入力端子に供給する一方で、安定化した出力電圧Vo3を抵抗56,57で分圧した基準電圧を、増幅器55の非反転入力端子に供給し、検出信号の電圧レベルに応じた増幅信号を増幅器55の出力端子から出力すると共に、2個のトランジスタ58,59を組み合わせてなる周知の第1カレントミラー回路と、別な2個のトランジスタ60,61を組み合わせてなる周知の第2カレントミラー回路により、増幅器55からの増幅信号に見合う電流を生成し、これをコンデンサ47に供給するものである。なお62は、トランジスタ59,60の間に介在する電流制限用の抵抗である。
第3出力回路7は、マグアンプ71と、このマグアンプ71に流れる電流を制御するマグアンプ制御部72とにより、第3出力電圧Vo3の安定化を図る構成となっている。その他、第3出力回路7は、整流ダイオード73と転流ダイオード74とによる整流回路と、チョークコイル75と平滑コンデンサ76とによる平滑回路とをそれぞれ備えている。そしてこの場合は、スイッチング素子9がオンするのに伴って、トランス8の三次巻線8Cに整流ダイオード73を導通するような電圧が誘起されると、当該三次巻線8Cからチョークコイル75を通して、平滑コンデンサ76やこの平滑コンデンサ76の各端に接続する出力端子78A,78B間の負荷(図示せず)に電力が供給され、チョークコイル75にエネルギーが蓄えられる。このチョークコイル75に蓄えられたエネルギーは、スイッチング素子9がオフし、整流ダイオード73に代わって転流ダイオード74が導通することで、出力端子78A,78B間の負荷に送り出され、この負荷に第3出力電圧Vo3が供給される。また、マグアンプ制御部72は、第3出力電圧Vo3の変動に応じて、マグアンプ71を流れる電流を制御することで、第3出力電圧Vo3を独自に安定化させている。
次に、図4の波形図を参照しながら、上記駆動用IC41およびランプ波形生成回路45の動作について説明する。図4は、定常状態における各部の動作波形を示しており、最上段にあるのはPWMIC11からの駆動信号の電圧波形であり、以下、反転信号Vxの電圧波形,ランプ信号Vyの電圧波形,転流スイッチ素子32のゲート・ソース間電圧波形,整流スイッチ素子31のゲート・ソース間電圧波形をそれぞれ示している。
同図において、PWMIC11からHレベルの駆動信号が出力され、スイッチング素子9および第1出力回路5の整流スイッチ素子13がオンしている間は、反転信号Vxが「L」すなわちマイナスの電圧レベルとなり、第1出力回路5の転流スイッチ素子14はオフすると共に、ランプ波形生成回路45の充放電制御素子48もオフ状態となる。そのため、反転信号Vxがマイナスの電圧レベルに切り換わった瞬間から、出力電圧Vo2の電圧レベルに応じた電流がコンデンサ47に流れ込み、当該コンデンサ47の両端間電圧で有るランプ信号Vyの電圧は、時間の経過と共に直線状に上昇する。このときのランプ信号Vyの電圧上昇は、出力電圧Vo2が低いほど早くなるが、駆動用IC41で設定した閾値VTHに達するまでは、駆動用IC41から転流スイッチ素子32にHレベルの駆動信号が供給される一方で、整流スイッチ素子31のゲート電圧レベルは「L」になり、整流スイッチ素子31はオフし、転流スイッチ素子32はオン状態となる。
やがて、ランプ信号Vyの電圧レベルが上昇して、駆動用IC41で設定した閾値VTHに達すると、今度は駆動用IC41から整流スイッチ素子31にHレベルの駆動信号が供給される一方で、転流スイッチ素子32のゲート電圧レベルは「L」になり、整流スイッチ素子31はオンし、転流スイッチ素子32はオフ状態となる。そのため、トランス8の二次巻線8Bに誘起した電圧が、整流スイッチ素子31を通してチョークコイル34や平滑コンデンサ35に印加され、チョークコイル34にエネルギーが蓄えられる。なお、ランプ信号Vyの電圧レベルは、コンデンサ47がフル充電すると、それ以上は上昇しなくなる。このように、スイッチング素子9や整流スイッチ素子13よりも遅れて、第2出力回路6の整流スイッチ素子31をターンオンさせる理由は、トランス8のリーケージによる影響を抑えるためである。
その後、PWMIC11からの駆動信号がLレベルに切り換わり、スイッチング素子9および第1出力回路5の整流スイッチ素子13がオフすると、反転信号Vxの電圧レベルは「H」すなわちプラスに転じる。それにより、ランプ波形生成回路45の充放電制御素子48がオンし、コンデンサ47の両端間を短絡して、当該コンデンサ47を放電させる。充放電制御素子48がターンオンすると、ランプ信号Vyの電圧は急速に0になり、前記閾値VTHを下回る。そのため、転流スイッチ素子32にHレベルの駆動信号が供給される一方で、整流スイッチ素子31のゲート電圧レベルは「L」に切り換わり、次にPWMIC11からHレベルの駆動信号が出力され、ランプ信号Vyの電圧が閾値VTHに達するまでは、整流スイッチ素子31がオフし、転流スイッチ素子32がオンしたままの状態となる。この期間中に、それまでチョークコイル34に蓄えられたエネルギーが、平滑コンデンサ35や、出力端子38A,38B間に接続する負荷に送り出される。
特許第3572525号公報
図2に示す従来の電源装置101は、主チャンネルである第1出力回路5の同期整流回路15と、ポストレギュレータである第2出力回路6の各発振周波数を、ランプ波形生成回路45によって同期させることが可能であるが、この場合のランプ波形生成回路45は、トランス8の一次側にあるPWMIC11からの駆動信号の入力を必要とする。そのため、一次側と二次側の絶縁用にドライブトランス26を設けなければならず、他の回路部品の実装スペースが少なくなると共に、ランプ波形生成回路45を含む第2出力回路6の制御部を、トランス8の二次側に集中して配置できないという懸念を生じていた。
本発明は上記の各問題点に着目してなされたもので、スイッチング素子へのドライブ信号の供給を受けることなく、第1出力回路と第2出力回路の各同期整流回路間で発振周波数の同期を取ることが可能な多出力電源装置を提供することを、その目的とする。
本発明は、上記目的を達成するために、トランスの一次巻線に接続するスイッチング素子のスイッチングにより、前記トランスの二次巻線に誘起された電圧を整流平滑し、第1出力電圧を供給する第1出力回路と、前記トランスの二次巻線に誘起された電圧を入力として、これを整流平滑し、第2出力電圧を供給する第2出力回路と、を備えた多出力電源装置において、前記第1出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第1整流スイッチ素子と第1転流スイッチ素子とによる第1同期整流回路を有し、前記第2出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第2整流スイッチ素子と第2転流スイッチ素子とによる第2同期整流回路を有し、さらに前記トランスに巻回した補助巻線と、前記スイッチング素子のオン時に前記二次巻線に誘起された電圧を利用して、前記第1整流スイッチ素子に駆動信号を供給する第1駆動手段と、前記スイッチング素子のオフ時に前記補助巻線に誘起した電圧を利用して、前記第1転流スイッチ素子に駆動信号を供給する第2駆動手段と、前記補助巻線に誘起した電圧の発生タイミングを利用して、前記第2整流スイッチ素子および前記第2転流スイッチ素子に互い違いに駆動信号を供給する第3駆動手段と、を備えている。
この場合、前記第3駆動手段は、前記第2出力電圧に応じた電流で充電される容量性素子と、前記スイッチング素子のオフ時に前記補助巻線に電圧が誘起すると、前記容量性素子を放電させ、前記補助巻線に電圧が誘起しなくなると、前記容量性素子を充電開始させる充放電制御素子と、前記容量性素子の電圧レベルが閾値に達するか否かによって、前記第2整流スイッチ素子および前記第2転流スイッチ素子に供給する駆動信号を切換える駆動信号出力手段と、を備えるのが好ましい。
請求項1の発明によれば、第1出力回路の第1整流スイッチ素子は、トランスの二次巻線に誘起した電圧を基に駆動信号が供給され、スイッチング素子がオン,オフするのに同期して、第1整流スイッチ素子もオン,オフする。また、第1出力回路の第1転流スイッチ素子は、トランスの二次巻線とは別の補助巻線から、スイッチング素子のオフ時に発生する誘起電圧を利用して駆動信号が供給され、第1整流スイッチ素子と互い違いにオン,オフする。したがって、第1同期整流回路は、スイッチング素子への駆動信号の供給を受けることなく、トランスの二次巻線や補助巻線の誘起電圧を利用して、オン,オフ動作することができる。
さらに、この発明で特徴となるのは、第2出力回路の第2整流スイッチ素子や第2転流スイッチ素子のオン,オフタイミングが、前記補助巻線に誘起した電圧の発生タイミングで決められる、ということである。そのため、第2整流スイッチ素子および前記第2転流スイッチ素子に駆動信号を供給する第3駆動手段も、スイッチング素子への駆動信号の供給を受けることなく、従来のようなトランスの一次と二次間のドライブトランスを不要にできる。しかも、補助巻線に誘起した電圧の発生タイミングは、スイッチング素子のオン,オフと同期しているので、第1出力回路と第2出力回路の各同期整流回路間で発振周波数の同期を取ることが可能になる。
請求項2の発明によれば、容量性素子の電圧レベルは、第2出力電圧に応じてその上昇の度合いが変化する。したがって、第2出力電圧に応じた時間差で、第1整流スイッチ素子がオンした後に、第2整流スイッチ素子をターンオンさせることができる。
以下、本発明における多出力電源装置の好ましい一実施形態について、添付図面を参照しながら詳細に説明する。なお、従来例で示した図3と共通する部分には共通する符号を付し、その共通する箇所の説明は重複を避けるため極力省略する。
図1は、本実施例で提案する多出力の電源装置10の回路構成を示したものである。ここでは、整流スイッチ素子13に駆動信号を供給する第1駆動手段として、従来例と同様に、その接続点を整流スイッチ素子13のゲートに繋いだ抵抗21,22による直列回路が、二次巻線8Bの両端間に接続される。その他に本実施例では、PWMIC11からの駆動信号が、トランス8の一次側にあるスイッチング素子9だけに供給され、トランス8の二次側には供給されていない。代わりに、トランス8には、一次巻線8Aと磁気的に結合した補助巻線8Dが巻回され、この補助巻線8Dに誘起される電圧を利用して、転流スイッチ素子14の駆動信号を生成する第2駆動手段81と、整流スイッチ素子31および転流スイッチ素子32への駆動信号の切換タイミングを決定する第3駆動手段82が、それぞれ設けられる。したがって、ここでは1つのトランス8で、各二次巻線8B,8Cおよび補助巻線8Dから、3つの出力電圧Vo1〜Vo3を得るように、第1〜第3出力回路5〜7を構成している。それ以外の各部の構成は、図3に示すものと共通している。
第2駆動手段81は、補助巻線の両端間にソースとゲートをそれぞれ接続したMOSFETからなるスイッチ素子83と、このスイッチ素子83のドレイン・ソース間に接続する抵抗84と、スイッチ素子83のドレインと転流スイッチ素子14のゲートとの間に接続する抵抗85と、前記図3にも示されている抵抗24とにより構成される。これにより、スイッチング素子9がオンして、トランス8の一次巻線8Aに入力電圧Viが印加され、補助巻線8Dのドット側端子に正極性の電圧が誘起されると、スイッチ素子83はオフ状態となり、転流スイッチ素子14のゲートは「L」レベルとなって、当該転流スイッチ素子14はオフする。このとき、整流スイッチ素子13はオンしているので、第1出力回路5において、二次巻線8Bからのエネルギーが、チョークコイル16を通して、平滑コンデンサ17や出力端子18A,18B間の負荷に供給される。
一方、スイッチング素子9がオンして、トランス8の一次巻線8Aへの入力電圧Viが遮断されると、補助巻線8Dの非ドット側端子に正極性の電圧が誘起され、スイッチ素子83がオンする。そのため、補助巻線8Dに誘起された電圧が、スイッチ素子83および抵抗85を通して転流スイッチ素子14のゲートにHレベルの駆動電圧として供給され、当該転流スイッチ素子14がオンする。このとき、整流スイッチ素子13はオフしているので、第1出力回路5において、チョークコイル16に蓄えられたエネルギーが、転流スイッチ素子14を通して平滑コンデンサ17および出力端子18A,18B間の負荷に供給される。
次いで、第3駆動手段82の構成について説明する。第3駆動手段82は、従来例と同じ構成の駆動用IC41,電圧−電流変換回路46,コンデンサ47,充放電制御素子48の他に、補助巻線8Dの非ドット側端子に正極性の電圧が誘起すると、充放電制御素子48をオフしてコンデンサ47の充電を開始させ、補助巻線8Dのドット側端子に正極性の電圧が誘起すると、充放電制御素子48をオンしてコンデンサ47を速やかに放電する駆動信号出力回路91を備えている。この駆動信号出力回路91は、補助巻線8Dの両端間にソースとゲートをそれぞれ接続したMOSFETからなるスイッチ素子92と、このスイッチ素子92のドレインとゲートとの間に接続する分圧抵抗93,94の直列回路とにより構成され、分圧抵抗93,94の接続点が前記充放電制御素子48のゲートに接続される。
次に、図2の波形図を参照しながら、上記駆動用IC41および第3駆動手段82の動作について説明する。図2は、定常状態における各部の動作波形を示しており、最上段にあるのはPWMIC11からの駆動信号の電圧波形であり、以下、補助巻線8Dの端子間電圧波形(ドット側端子を基準とした非ドット側端子の電圧波形)Vz,充放電制御素子48のゲート・ソース間電圧波形,ランプ信号Vyの電圧波形,転流スイッチ素子32のゲート・ソース間電圧波形,整流スイッチ素子31のゲート・ソース間電圧波形をそれぞれ示している。
同図において、PWMIC11からHレベルの駆動信号が出力され、スイッチング素子9および第1出力回路5の整流スイッチ素子13がオンしている間は、補助巻線8Dの端子間電圧Vzが「L」すなわちマイナスの電圧レベルとなり、第1出力回路5の転流スイッチ素子14はオフすると共に、充放電制御素子48のゲート・ソース間電圧もマイナスの電圧レベルとなって、当該充放電制御素子48はオフ状態となる。そのため、補助巻線8Dの端子間電圧Vzがマイナスの電圧レベルに切り換わった瞬間から、出力電圧Vo2の電圧レベルに応じた電流がコンデンサ47に流れ込み、当該コンデンサ47の両端間電圧であるランプ信号Vyの電圧は、時間の経過と共に直線状に上昇する。このときのランプ信号Vyの電圧上昇は、出力電圧Vo2が低いいほど早くなるが、駆動用IC41で設定した閾値VTHに達するまでは、駆動用IC41から転流スイッチ素子32にHレベルの駆動信号が供給される一方で、整流スイッチ素子31のゲート電圧レベルは「L」になり、整流スイッチ素子31はオフし、転流スイッチ素子32はオン状態となる。
やがて、ランプ信号Vyの電圧レベルが上昇して、駆動用IC41で設定した閾値VTHに達すると、今度は駆動用IC41から整流スイッチ素子31にHレベルの駆動信号が供給される一方で、転流スイッチ素子32のゲート電圧レベルは「L」になり、整流スイッチ素子31はオンし、転流スイッチ素子32はオフ状態となる。そのため、トランス8の二次巻線8Bに誘起した電圧が、整流スイッチ素子31を通してチョークコイル34や平滑コンデンサ35に印加され、チョークコイル34にエネルギーが蓄えられる。
その後、PWMIC11からの駆動信号がLレベルに切り換わり、スイッチング素子9および第1出力回路5の整流スイッチ素子13がオフすると、補助巻線8Dの端子間電圧Vzの電圧レベルはプラスに転じる。それにより、ランプ波形生成回路45の充放電制御素子48がオンし、コンデンサ47の両端間を短絡して、当該コンデンサ47を放電させる。充放電制御素子48がターンオンすると、ランプ信号Vyの電圧は急速に0になり、前記閾値VTHを下回る。そのため、転流スイッチ素子32にHレベルの駆動信号が供給される一方で、整流スイッチ素子31のゲート電圧レベルは「L」に切り換わり、次にPWMIC11からHレベルの駆動信号が出力され、ランプ信号Vyの電圧が閾値VTHに達するまでは、整流スイッチ素子31がオフし、転流スイッチ素子32がオンしたままの状態となる。この期間中に、それまでチョークコイル34に蓄えられたエネルギーが、平滑コンデンサ35や、出力端子38A,38B間に接続する負荷に送り出される。
以上のように、本実施例では、トランス8の一次巻線8Aに接続するスイッチング素子9のスイッチングにより、二次巻線8Bに誘起された電圧を整流平滑し、第1出力電圧Vo1を供給する第1出力回路5と、二次巻線8Bに誘起された電圧を入力として、これを整流平滑し、第2出力電圧Vo2を供給する第2出力回路6と、を備えた多出力の電源装置10において、第1出力回路5は、スイッチング素子9に同期して互い違いにオン,オフする整流スイッチ素子13と転流スイッチ素子14とによる同期整流回路15を有し、第2出力回路6も同様に、スイッチング素子9に同期して互い違いにオン,オフする整流スイッチ素子31と転流スイッチ素子32とによる同期整流回路33を有している。そして、トランス8には補助巻線8Dが巻回され、スイッチング素子9のオン時に二次巻線8Bに誘起された電圧を利用して、整流スイッチ素子13に駆動信号を供給する第1駆動手段としての抵抗21,22と、スイッチング素子13のオフ時に補助巻線8Dに誘起した電圧を利用して、転流スイッチ素子14に駆動信号を供給する第2駆動手段81と、補助巻線8Dに誘起した電圧の発生タイミングを利用して、整流スイッチ素子31および転流スイッチ素子32に互い違いに駆動信号を供給する第3駆動手段82と、を備えている。
こうすると、第1出力回路5の整流スイッチ素子13は、トランス8の二次巻線8Bに誘起した電圧を基に駆動信号が供給され、スイッチング素子9がオン,オフするのに同期して、整流スイッチ素子13もオン,オフする。また、第1出力回路5の転流スイッチ素子14は、トランス8の二次巻線8Bとは別の補助巻線8Dから、スイッチング素子9のオフ時に発生する誘起電圧を利用して駆動信号が供給され、整流スイッチ素子13と互い違いにオン,オフする。したがって、同期整流回路15は、スイッチング素子9への駆動信号の供給を受けることなく、トランス8の二次巻線8Bや補助巻線8Dの誘起電圧を利用して、オン,オフ動作することができる。
さらにこの場合は、第2出力回路5の整流スイッチ素子31や転流スイッチ素子32のオン,オフタイミングが、補助巻線8Dに誘起した電圧の発生タイミングで決められる。そのため、整流スイッチ素子31および第2転流スイッチ素子32に駆動信号を供給する第3駆動手段82も、スイッチング素子9への駆動信号の供給を受けることなく、従来のようなトランス8の一次と二次間のドライブトランスを不要にできる。しかも、補助巻線8Dに誘起した電圧の発生タイミングは、スイッチング素子9のオン,オフと同期しているので、第1出力回路5と第2出力回路6の各同期整流回路15,33間で自ずと発振周波数の同期を取ることが可能になる。
そして、ドライブトランスを不要にすることで、駆動信号出力回路91を含む制御部を、トランス8の二次側に集中できることから、トランス8の一次と二次の沿面距離を容易に確保できる。また、電源装置10を限られた基板(図示せず)に実装した場合に、ドライブトランスが不要になった分、実装スペースを広く確保できる。
なお、図1に示す回路では、電源装置10の動作を遮断した時に、駆動信号出力回路91の動作電圧である第3出力電圧Vo3が暫く出力し続けることで、自励発振を起こす懸念があるが、転流スイッチ素子14やスイッチ素子92周辺の素子定数を調整することで、そうした自励発振に伴う吸い込み電流を小さくできる。
また、本実施例における第3駆動手段82は、第2出力電圧Vo2に応じた電流で充電される容量性素子としてのコンデンサ47と、スイッチング素子9のオフ時に補助巻線8Dに電圧が誘起されるタイミングで、コンデンサ47を放電させ、補助巻線8Dに電圧が誘起しなくなるタイミングで、コンデンサ47を充電開始させる充放電制御素子48と、コンデンサ47の電圧レベルが閾値VTHに達するか否かによって、整流スイッチ素子31および第2転流スイッチ素子32に供給する駆動信号を切換える駆動信号出力手段としての駆動信号出力回路91と、を備えている。
これにより、コンデンサ47の両端間電圧であるランプ信号Vyの電圧レベルは、第2出力電圧Vo2に応じてその上昇の度合いが変化する。したがって、第2出力電圧Vo2に応じた時間差で、整流スイッチ素子13がオンした後に、整流スイッチ素子31をターンオンさせることができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。図1に示す電源装置10の回路構成はあくまでも一例に過ぎず、同等の機能を実現する別な回路構成を採用してもよいことは勿論である。
本発明の一実施形態における多出力電源装置の回路構成図である。 図1の回路構成における各部の動作波形図である。 従来例における多出力電源装置の回路構成図である。 図3の回路構成における各部の動作波形図である。
符号の説明
5 第1出力回路
6 第2出力回路
8 トランス
8A 一次巻線
8B 二次巻線
8D 補助巻線
9 スイッチング素子
13 整流スイッチ素子(第1整流スイッチ素子)
14 転流スイッチ素子(第1転流スイッチ素子)
15 同期整流回路(第1同期整流回路)
21,22 抵抗(第1駆動手段)
31 整流スイッチ素子(第2整流スイッチ素子)
32 転流スイッチ素子(第2転流スイッチ素子)
33 同期整流回路(第2同期整流回路)
47 コンデンサ(容量性素子)
48 充放電制御素子
81 第2駆動手段
82 第3駆動手段
91 駆動信号出力回路(駆動信号出力手段)

Claims (2)

  1. トランスの一次巻線に接続するスイッチング素子のスイッチングにより、前記トランスの二次巻線に誘起された電圧を整流平滑し、第1出力電圧を供給する第1出力回路と、
    前記トランスの二次巻線に誘起された電圧を入力として、これを整流平滑し、第2出力電圧を供給する第2出力回路と、を備えた多出力電源装置において、
    前記第1出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第1整流スイッチ素子と第1転流スイッチ素子とによる第1同期整流回路を有し、
    前記第2出力回路は、前記スイッチング素子に同期して互い違いにオン,オフする第2整流スイッチ素子と第2転流スイッチ素子とによる第2同期整流回路を有し、
    さらに前記トランスに巻回した補助巻線と、
    前記スイッチング素子のオン時に前記二次巻線に誘起された電圧を利用して、前記第1整流スイッチ素子に駆動信号を供給する第1駆動手段と、
    前記スイッチング素子のオフ時に前記補助巻線に誘起した電圧を利用して、前記第1転流スイッチ素子に駆動信号を供給する第2駆動手段と、
    前記補助巻線に誘起した電圧の発生タイミングを利用して、前記第2整流スイッチ素子および前記第2転流スイッチ素子に互い違いに駆動信号を供給する第3駆動手段と、を備えたことを特徴とする多出力電源装置。
  2. 前記第3駆動手段は、前記第2出力電圧に応じた電流で充電される容量性素子と、
    前記スイッチング素子のオフ時に前記補助巻線に電圧が誘起すると、前記容量性素子を放電させ、前記補助巻線に電圧が誘起しなくなると、前記容量性素子を充電開始させる充放電制御素子と、
    前記容量性素子の電圧レベルが閾値に達するか否かによって、前記第2整流スイッチ素子および前記第2転流スイッチ素子に供給する駆動信号を切換える駆動信号出力手段と、を備えたことを特徴とする請求項1記載の多出力電源装置。
JP2007077396A 2007-03-23 2007-03-23 多出力電源装置 Active JP4803822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007077396A JP4803822B2 (ja) 2007-03-23 2007-03-23 多出力電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077396A JP4803822B2 (ja) 2007-03-23 2007-03-23 多出力電源装置

Publications (2)

Publication Number Publication Date
JP2008236998A JP2008236998A (ja) 2008-10-02
JP4803822B2 true JP4803822B2 (ja) 2011-10-26

Family

ID=39909104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077396A Active JP4803822B2 (ja) 2007-03-23 2007-03-23 多出力電源装置

Country Status (1)

Country Link
JP (1) JP4803822B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910947Y2 (ja) * 1982-10-27 1984-04-04 富士通株式会社 電源装置
JPH02146957A (ja) * 1988-11-28 1990-06-06 Sanken Electric Co Ltd パルス幅変調制御回路
JP2001112255A (ja) * 1999-10-08 2001-04-20 Shindengen Electric Mfg Co Ltd 多出力スイッチング電源装置
JP2002291243A (ja) * 2001-03-26 2002-10-04 Fujitsu Denso Ltd 多出力スイッチング電源
JP4217821B2 (ja) * 2002-04-18 2009-02-04 Tdkラムダ株式会社 スイッチング電源装置
JP4322654B2 (ja) * 2003-12-11 2009-09-02 Tdkラムダ株式会社 コンバータ

Also Published As

Publication number Publication date
JP2008236998A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4950320B2 (ja) スイッチング電源装置
CN104242655B (zh) 具有初级侧动态负载检测和初级侧反馈控制的开关功率变换器
JP2007295761A (ja) スイッチング電源装置
JP4632023B2 (ja) 電力変換装置
JP4033082B2 (ja) Dc−dcコンバータ
JP3626072B2 (ja) スイッチング電源装置
WO2010125751A1 (ja) スイッチング電源装置
JP2008125217A (ja) スイッチング電源装置
US9564819B2 (en) Switching power supply circuit
JP2006054961A (ja) 同期整流スイッチング電源回路
JP4212366B2 (ja) スイッチング電源装置
JP2007511995A (ja) スイッチモード電源
JP3346543B2 (ja) スイッチング電源装置
US7729136B2 (en) Isolated DC-DC converter
JP5143095B2 (ja) スイッチング電源装置
WO2006080112A1 (ja) 絶縁型dc-dcコンバータ
JP4172569B2 (ja) スイッチング電源装置
JP4803822B2 (ja) 多出力電源装置
JP4465713B2 (ja) スイッチング電源装置及び同期整流回路
JP4201161B2 (ja) スイッチング電源装置
JP2006223070A (ja) 力率改善回路
JP2006333628A (ja) 電源装置とその起動方法
JP2004328948A (ja) スイッチング電源回路およびこれを備えたスイッチングレギュレータ
JP3262112B2 (ja) 同期整流回路及び電源装置
JP2000134924A (ja) 電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110808

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4803822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250