JP2000092829A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング電源回路でのスイッチング損失
を、素子の特性バラツキや動作温度等の変動要因に影響
されることなく確実かつ再現性良く低減させる。 【解決手段】 トランスの次巻線電流をスイッチング素
子で周期的にオン／オフ制御することによりそのトラン
スの二次巻線から出力電流を得るスイッチング電源回路
にあって、上記スイッチング素子のオフ期間ごとに動作
して上記一次巻線の電圧クランプを行わせるとともに、
上記スイッチング素子の印加電圧が最小となるタイミン
グを検出し、この検出したタイミングに基づいて上記ス
イッチング素子のオンタイミングを定める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
回路、さらにはアクティブクランプ回路を備えたスイッ
チング電源回路に適用して有効な技術に関するものであ
って、たとえば主要回路部をＩＣ化したＰＷＭ制御方式
のスイッチング電源回路に利用して有効な技術に関する
ものである。

【０００２】

【従来の技術】スイッチング電源回路は、トランスの一
次巻線電流をスイッチング素子で周期的にオン／オフ制
御することによりそのトランスの二次巻線から出力電流
をとりだすものであって、そのスイッチング素子のオン
／オフ時間の比いわゆるデューティで出力電圧を可変制
御することができる。

【０００３】このスイッチング電源回路では、スイッチ
ング素子のオン／オフ切替時に生じるスイッチング損失
が問題となる。この損失を少なくするにはスイッチング
素子の動作速度、とくにそのスイッチング素子が完全オ
フ状態から完全オン状態（飽和状態）に移行するまでの
切替時間を短くすることが有効であるが、これには限度
がある。仮に、その切替時間を大幅に短くし得たとして
も、今度は、通電電流の急激な立ち上がりに伴う過渡現
象によるノイズの増大という問題が新たに生じる場合が
ある。

【０００４】そこで、上記スイッチング損失を少なくす
るために、図５に示すようなアクティブクランプ方式の
スイッチング電源回路が開発されている。

【０００５】図５は、本発明者が本発明に先立って検討
したスイッチング電源回路の概略構成を示す。

【０００６】同図に示すスイッチング電源回路は、アク
ティブクランプ方式（あるいはアクティブトランスクラ
ンプ／リセット方式）と呼ばれるものであって、トラン
ス１、整流回路２、帰還回路３、ＰＷＭ制御回路４、オ
ン／オフ制御回路５、アクティブクランプ回路６、トラ
ンス回路７、半固定遅延回路８０、パワーＭＯＳトラン
ジスタＭ１などにより構成されている。

【０００７】同図において、トランス１の一次巻線Ｌ１
には、交流入力電源Ｖｉｎ（ＡＣ１００Ｖ）を全波整流
器Ｄ１と容量素子（たとえば電解コンデンサ）Ｃ１で整
流および平滑して得られる直流電源が入力される。

【０００８】トランス１の一次巻線電流はパワーＭＯＳ
トランジスタＭ１により周期的にオン／オフ制御され
る。これにより、そのトランス１の二次巻線Ｌ２には交
流の二次起電力が現れる。この二次起電力は整流回路２
で直流変換（整流および平滑）されて外部へ出力され
る。このとき、その出力電圧Ｖｏｕｔはフォトカプラー
などを用いた帰還回路３を介してＰＷＭ制御回路４にフ
ィードバックされる。

【０００９】ＰＷＭ制御回路４は、オン／オフ制御回路
５を介してパワーＭＯＳトランジスタＭ１をオン／オフ
制御するためのパルス信号ＣＫを生成するとともに、上
記出力電圧Ｖｏｕｔが所定の目標値となるようにそのパ
ルス信号ＣＫのデューティ比をフィードバック制御す
る。

【００１０】オン／オフ制御回路５は、上記パルス信号
ＣＫに基づいて、パワーＭＯＳトランジスタＭ１のオン
／オフ制御信号ＭＳと、後述するクランプ制御信号ＡＳ
を生成する。この場合、オン／オフ制御信号ＭＳはＭＯ
ＳトランジスタＭ１のゲートに直接伝達され、クランプ
制御信号ＡＳはトランス回路７を介してアクティブクラ
ンプ回路６へ伝達される。

【００１１】アクティブクランプ回路６は、トランス１
の一次巻線Ｌ１にＭＯＳトランジスタＭ２を介して容量
素子Ｃ１を接続させたものであり、上記クランプ制御信
号ＡＳによってトランジスタＭ２がオンさせられたとき
だけ、一次巻線Ｌ１に介入して一種の電圧クランプ動作
（いわゆるトランス１のリセット）を行う。

【００１２】この場合、クランプ制御信号ＡＳは、パワ
ーＭＯＳトランジスタＭ１のオン／オフ制御信号ＭＳに
対して、一定のオフセット期間（時間差）を持つように
生成される。つまり、両者（Ｍ１とＭ２）が共にオフと
なるオフセット期間（ｔｒ，ｔｓ）が置かれる。このオ
フセット期間のうち、クランプ制御信号ＡＳが非能動レ
ベル（ロウ）に立ち下がってオン／オフ制御信号ＡＳが
能動レベル（ハイ）立ち上がるまでの期間、すなわちク
ランプの解除から一次巻線電流の再通電開始までのオン
時オフセット期間（ｔｓ）については、半固定遅延回路
８０により設定される半固定遅延回路８０は外づけ抵抗
Ｒｘをパラメータとする遅延要素を有し、その外づけ抵
抗Ｒｘの抵抗値を選ぶことにより任意のオン時オフセッ
ト期間ｔｓを設定することができる。

【００１３】図６は、図５に示した回路の要部における
動作波形チャートを示す。

【００１４】図５および図６において、一次巻線Ｌ１に
直列に介在するＭＯＳトランジスタＭ１と、アクティブ
クランプ回路６のＭＯＳトランジスタＭ２は、両者（Ｍ
１とＭ２）が共にオフとなるオフセット期間ｔｒ，ｔｓ
を置きながら、相補的にオン／オフ制御される。

【００１５】Ｍ２のオフによりアクティブクランプ回路
６のクランプ動作が停止すると、ＭＯＳトランジスタＭ
１のドレイン電圧Ｖｄｓは、主に一次巻線Ｌ１のインダ
クタンスとＭＯＳトランジスタＭ１のドレイン・ソース
間寄生容量Ｃｓにより定められる共振周波数で振動す
る。図中に波線で示す波形はその共振が持続した場合の
波形を示す。

【００１６】ここで、クランプ動作が解除されてからＭ
ＯＳトランジスタＭ１がオンさせられるまでのオン時オ
フセット時間ｔｓは、そのクランプ動作が解除されて生
じる電圧振動の波形が最下点にくるまでの時間と一致す
るように、外づけ抵抗Ｒｘによりあらかじめ設定されて
いる。

【００１７】これにより、そのＭＯＳトランジスタＭ１
は、共振により変動するドレイン電圧Ｖｄｓが最小とな
るタイミングでオン動作することになり、この結果、そ
のオン動作に伴うスイッチング損失を小さく抑えること
ができる。ｄｖはそのトランジスタＭ１のオン動作時の
ドレイン電圧を示す。

【００１８】なお、この種のスイッチング電源回路につ
いては、たとえばＵnitrode Ｉntegrated Ｃircuits社
発行「Ｐower Ｓupply Ｃomponents」３−６〜３−９に
記載されている。

【００１９】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。

【００２０】すなわち、上述したスイッチング電源回路
では、クランプ動作解除後のＭＯＳトランジスタＭ１の
オンタイミングを外づけ抵抗Ｒｘにってあらかじめ設定
しているが、そのクランプ動作解除後に現れる電圧振動
の共振周波数は、必ずしも一定ではない。たとえば、同
タイプのトランスやスイッチング素子を使用する場合で
も、素子ごとの特性バラツキや動作温度などの諸要因に
より上記共振周波数は変動する。

【００２１】この共振周波数が当初の見込みから外れた
場合、図７に示すように、ＭＯＳトランジスタＭ１は、
ドレイン電圧Ｖｄｓが最小となる当初の見込みポイント
から外れたところでオン動作するようになって、そのオ
ン動作に伴うスイッチング損失が増大してしまう。

【００２２】したがって、スイッチング損失を低減させ
るためには、素子ごとの特性バラツキも考慮したタイミ
ング設定が必要になるが、このためには電源回路１台ご
とに面倒な調整作業が必要となる。しかし、それを行っ
たとしても、動作温度などの変動要因は残る。結局、上
述した回路では、スイッチング損失を確実かつ再現性良
く低減させることが困難であった。

【００２３】本発明の目的は、スイッチング電源回路で
のスイッチング損失を、素子の特性バラツキや動作温度
等の変動要因に影響されることなく確実かつ再現性良く
低減させる、という技術を提供することにある。

【００２４】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００２５】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００２６】すなわち、第１の手段は、トランスの次巻
線電流をスイッチング素子で周期的にオン／オフ制御す
ることによりそのトランスの二次巻線から出力電流を得
るスイッチング電源回路にあって、上記スイッチング素
子のオフ期間ごとに動作して上記一次巻線の電圧クラン
プを行うアクティブクランプ回路と、上記スイッチング
素子の印加電圧が最小となるタイミングを検出するタイ
ミング検出手段と、上記アクティブクランプ回路の動作
終了ごとに上記タイミング検出手段の検出に基づいて上
記スイッチング素子のオンタイミングを定める制御手段
を備えるというものである（第１発明）。

【００２７】第２の手段は、スイッチング素子への印加
電圧の変化を検出する微分回路と、この微分回路の出力
が所定レベルを越える瞬間を検出するレベル検出回路に
より、スイッチング素子の印加電圧が最小となるタイミ
ングを検出するタイミング検出手段を構成するというも
のである（第２発明）。

【００２８】第３の手段は、トランスの一次巻線電流を
制御するスイッチング素子としてＭＯＳトランジスタを
用いるというものである（第３発明）。

【００２９】第４の手段は、トランスの一次巻線にＭＯ
Ｓトランジスタを介して容量素子を接続することによ
り、そのＭＯＳトランジスタがオン状態のときだけ選択
的に動作するアクティブクランプ回路を構成するという
ものである（第４発明）。

【００３０】上述した手段によれば、トランスの一次巻
線電流をオン／オフ制御するスイッチング素子のオンタ
イミングは、アクティブクランプ回路の動作終了ごとに
自動的に最適設定される。

【００３１】これにより、スイッチング電源回路でのス
イッチング損失を、素子の特性バラツキや動作温度等の
変動要因に影響されることなく確実かつ再現性良く低減
させる、という目的が達成される。

【００３２】

【発明の実施の形態】以下、本発明の好適な実施態様を
図面を参照しながら説明する。

【００３３】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。

【００３４】図１は本発明の技術が適用されたスイッチ
ング電源回路の一実施態様を示す。

【００３５】同図に示すスイッチング電源回路はアクテ
ィブクランプ方式（あるいはアクティブトランスクラン
プ／リセット方式）と呼ばれるものであって、トランス
１、整流回路２、帰還回路３、ＰＷＭ制御回路４、オン
／オフ制御回路５、アクティブクランプ回路６、トラン
ス回路７、最小値検出回路８、パワーＭＯＳトランジス
タＭ１などにより構成されている。

【００３６】同図において、トランス１の一次巻線Ｌ１
には、交流入力電源Ｖｉｎ（ＡＣ１００Ｖ）を全波整流
器Ｄ１と容量素子（電解コンデンサ）Ｃ１で整流および
平滑して得られる直流電源が入力される。

【００３７】トランス１の一次巻線電流はパワーＭＯＳ
トランジスタＭ１により周期的にオン／オフ制御され
る。これにより、そのトランス１の二次巻線Ｌ２には交
流の二次起電力が現れる。この二次起電力は整流回路２
で直流変換（整流および平滑）されて外部へ出力され
る。このとき、その出力電圧Ｖｏｕｔは、フォトカプラ
ーを用いた帰還回路３を介してＰＷＭ制御回路４にフィ
ードバックされる。

【００３８】ＰＷＭ制御回路４は、オン／オフ制御回路
５を介してパワーＭＯＳトランジスタＭ１をオン／オフ
制御するためのパルス信号ＣＫを生成するとともに、上
記出力電圧Ｖｏｕｔが所定の目標値となるようにそのパ
ルス信号ＣＫのデューティ比をフィードバック制御す
る。

【００３９】オン／オフ制御回路５は、上記パルス信号
ＣＫと、後述する最小値検出回路８の検出出力とに基づ
いて、パワーＭＯＳトランジスタＭ１のオン／オフ制御
信号ＭＳと、後述するクランプ制御信号ＡＳを生成す
る。この場合、オン／オフ制御信号ＭＳはＭＯＳトラン
ジスタＭ１のゲートに直接伝達される。クランプ制御信
号ＡＳは、入出力間を直流的に絶縁分離するトランス回
路７を介して、アクティブクランプ回路６へ伝達され
る。

【００４０】アクティブクランプ回路６は、トランス１
の一次巻線Ｌ１にＭＯＳトランジスタＭ２を介して容量
素子Ｃ１を接続させたものであり、上記クランプ制御信
号ＡＳによってトランジスタＭ２がオンさせられたとき
だけ、一次巻線Ｌ１に介入して一種の電圧クランプ動作
（いわゆるトランス１のリセット）を行う。容量素子Ｃ
２には、そのクランプ動作を行うに必要な容量と耐圧を
有するものが使用される。

【００４１】クランプ制御信号ＡＳは、パワーＭＯＳト
ランジスタＭ１のオン／オフ制御信号ＭＳに対して、一
定のオフセット期間（時間差）を持つように生成され
る。つまり、両者（Ｍ１とＭ２）が共にオフとなるオフ
セット期間（ｔｒ，ｔｓ）が置かれる。このオフセット
期間のうち、クランプ制御信号ＡＳが非能動レベル（ロ
ウ）に立ち下がってオン／オフ制御信号ＡＳが能動レベ
ル（ハイ）立ち上がるまでの期間、すなわちクランプ動
作の解除から一次巻線電流の再通電開始までのオン時オ
フセット期間（ｔｓ）については、後述する最小値検出
回路８の検出出力に基づいて制御される。

【００４２】最小値検出回路８は、トランス１の一次巻
線電流をオン／オフ制御するパワーＭＯＳトランジスタ
Ｍ１のドレイン電圧（ドレイン・ソース間電圧）Ｖｄｓ
をモニターし、アクティブクランプ回路６によるクラン
プ動作解除後のドレイン電圧Ｖｄｓが最小値をとるタイ
ミングを検出する。この検出は、たとえばドレイン電圧
Ｖｄｓのレベル値またはその微分値を所定のしきい値と
比較するレベル弁別により行うことができる。

【００４３】この最小値検出回路８の検出出力に基づい
て上記オン／オフ制御信号ＭＳのオン時オフセット時間
ｔｓが可変制御されるようになっている。すなわち、ク
ランプ動作解除後のドレイン電圧Ｖｄｓの最小値が上記
最小値検出回路８にて検出された時点でパワーＭＯＳト
ランジスタＭ１がオンさせられるようなタイミング制御
が行われる。

【００４４】図２は、図１に示した回路の要部における
動作波形チャートを示す。

【００４５】図１および図２において、一次巻線Ｌ１に
直列に介在するＭＯＳトランジスタＭ１と、アクティブ
クランプ回路６のＭＯＳトランジスタＭ２は、両者（Ｍ
１とＭ２）が共にオフとなるオフセット期間ｔｒ，ｔｓ
を置きながら、相補的にオン／オフ制御される。

【００４６】一次巻線電流を制御するＭＯＳトランジス
タＭ１は、ＭＳがロウでオフとなり、ハイでオンとなる
ように動作する。クランプ回路６のＭＯＳトランジスタ
Ｍ２は、ＡＳがハイでオンとなり、ロウでオフとなるよ
うに動作する。Ｍ１のオフからＭ２のオンまでの間に介
在するオフ時オフセット時間ｔｒはあらかじめ一定に定
められているが、Ｍ２のオフからＭ１のオンまでのオン
時オフセット時間ｔｓは、後述するように、最小値検出
回路８の検出出力に基づいてその都度決定される。

【００４７】Ｍ２のオフによりアクティブクランプ回路
６のクランプ動作が解除されると、ＭＯＳトランジスタ
Ｍ１のドレイン電圧Ｖｄｓは、主に一次巻線Ｌ１のイン
ダクタンスとＭＯＳトランジスタＭ１のドレイン・ソー
ス間寄生容量Ｃｓにより定められる共振周波数で振動す
る。図中に波線で示す波形はその共振が持続した場合の
波形を示す。

【００４８】ここで、クランプ動作解除により振動を開
始したドレイン電圧Ｖｄｓが最初の極小点である最小値
にくると、最小値検出回路８から最小値検出出力が発せ
られる。この最小値検出出力を受けてオン／オフ制御信
号ＭＳがロウからハイに立ち上がり、ＭＯＳトランジス
タＭ１がオンさせられる。

【００４９】このように、ＭＯＳトランジスタＭ１のド
レイン電圧Ｖｄｓが最小となるタイミングを検出し、ア
クティブクランプ回路６の動作終了ごとにその検出した
タイミングに基づいて上記ＭＯＳトランジスタＭ１のオ
ンタイミングを定める制御を行うことにより、そのＭＯ
ＳトランジスタＭ１を、上記共振周波数に関係なく、常
に、上記ドレイン電圧Ｖｄｓが最小となるタイミングで
オンさせることができるようになる。

【００５０】これにより、スイッチング電源回路でのス
イッチング損失を、素子の特性バラツキや動作温度等の
変動要因に影響されることなく確実かつ再現性良く低減
させるという目的が達成される。

【００５１】図３は、上述したスイッチング電源回路の
要部における詳細な実施態様を示す。

【００５２】同図において、まず、整流回路２は、ダイ
オードＤ２，Ｄ３、チョークコイルＬ３、および平滑用
容量素子Ｃ３を用いて、トランス１の二次巻線Ｌ２に現
れる二次起電力を整流および平滑する。

【００５３】オン／オフ制御回路５は、ＰＷＭ制御回路
４（図１参照）にてデューティ制御されるパルス信号Ｃ
Ｋを同相パルス信号ＣＫ＋と逆相パルス信号ＣＫ−に振
り分けて出力する位相分割回路５１、セット／リセット
型フリップフロップ５３、ＡＮＤゲート５２，５４、バ
ッファ回路５５、およびオフ時オフセット時間ｔｒを設
定する遅延回路５６により構成され、上記パルス信号Ｃ
Ｋ＋，ＣＫ−と最小値検出回路８の検出出力とに基づい
てオン／オフ制御信号ＭＳとクランプ制御信号ＡＳを生
成する。

【００５４】トランス回路７は、バッファ回路７１、ト
ランス７２、容量素子Ｃ４，Ｃ５、抵抗Ｒ１，Ｒ２、定
電圧ダイオード（ツェナーダイオード）Ｚ１を用いて構
成され、オン／オフ制御回路５にて生成されたクランプ
制御信号ＡＳをアクティブクランプ回路６のＭＯＳトラ
ンジスタＭ２のゲートへ伝達する。このとき、その伝達
は、トランス７２が介在することにより、ＭＯＳトラン
ジスタＭ２とオン／オフ制御回路５間を直流的に絶縁分
離した状態で行われる。

【００５５】最小値検出回路８は、容量素子Ｃ６と抵抗
Ｒ２でＭＯＳトランジスタＭ１のドレイン電圧Ｖｄｓを
微分する微分回路８１、ダイオードＤ４，Ｄ５を逆極性
同士で並列接続してなる両極性電圧クランプ回路８２、
微分回路８１の出力電圧ｄｖｄを所定のしきい値Ｖｓｈ
と比較する電圧比較器８３により構成され、微分回路８
１の出力ｄｖｄが上記しきい値Ｖｓｈを越える瞬間（タ
イミング）を検出する。この場合、上記しきい値Ｖｓｈ
はゼロレベルに近い一定値（たとえば０．２Ｖ）に設定
されている。これにより、最小値検出回路８は、Ｍ２の
ドレイン電圧Ｖｄｓが下降から上昇に転じた直後のタイ
ミングすなわちＶｄｓが極小となった直後のタイミング
を検出する。

【００５６】図４は、図３に示した回路の要部動作波形
チャートを示す。

【００５７】図３および図４において、ＭＯＳトランジ
スタＭ１がオンからオフになると、一定のオフ時オフセ
ット時間ｔｒを置いてアクティブクランプ回路６のＭＯ
ＳトランジスタＭ２がオフからオンになる。これによ
り、トランス１は、その一次巻線Ｌ２に容量素子Ｃ２が
並列に介入してアクティブクランプ状態となる。

【００５８】このあと、ＭＯＳトランジスタＭ２がオフ
に復帰してトランス１のクランプ状態が解除されると、
ＭＯＳトランジスタＭ１のドレイン電圧Ｖｄｓは、その
トランス１の一次巻線Ｌ１のインダクタンスとＭＯＳト
ランジスタＭ１の寄生容量Ｃｓなどにより生じる電圧共
振によって大きく振動する。

【００５９】この電圧共振は減衰振動であって、クラン
プ解除後の最初の極小点が最小点となる。したがって、
Ｍ２がオフになった後にて、上記最小値検出回路８が検
出する極小点は最小点となる。これにより、上記最小値
検出回路８は、クランプ解除後に電圧共振するドレイン
電圧Ｖｄｓが最小値となるようなタイミングを簡単かつ
確実に検出することができる。この最小値検出出力は上
記オン／オフ制御回路５へ送られ、そこでＭ１のオンタ
イミング制御に使用される。

【００６０】以上説明したように、本願発明の第１の発
明は、トランス（１）の一次巻線電流をスイッチング素
子（Ｍ１）で周期的にオン／オフ制御することによりそ
のトランスの二次巻線（Ｌ２）から出力電流を得るスイ
ッチング電源回路であって、上記スイッチング素子のオ
フ期間ごとに動作して上記一次巻線の電圧クランプを行
うアクティブクランプ回路（６）と、上記スイッチング
素子の印加電圧（Ｖｄｓ）が最小となるタイミングを検
出するタイミング検出手段（８）と、上記アクティブク
ランプ回路の動作終了ごとに上記タイミング検出手段の
検出に基づいて上記スイッチング素子のオンタイミング
を定める制御手段（５）を備えたことを特徴とするもの
であり、これにより、スイッチング損失を素子の特性バ
ラツキや動作温度等の変動要因に影響されることなく確
実かつ再現性良く低減させるなどの効果が得られる。

【００６１】本発明の第２の発明は、上記第１の発明に
おいて、スイッチング素子（Ｍ１）への印加電圧（Ｖｄ
ｓ）の変化を検出する微分回路（８１）と、この微分回
路の出力（ｄＶｄ）が所定レベルを越える瞬間を検出す
るレベル検出回路（８３）により、スイッチング素子の
印加電圧が最小となるタイミングを検出するタイミング
検出手段を構成したことを特徴とするものであり、これ
により、アクティブクランプの解除後における上記印加
電圧（Ｖｄｓ）の最小値を簡単かつ確実に検出すること
ができるようになる。

【００６２】本発明の第３の発明は、トランス（１）の
一次巻線電流を制御するスイッチング素子としてＭＯＳ
トランジスタ（Ｍ１）を用いたことを特徴とするもので
あり、これにより、スイッチング素子の駆動に要する消
費電力を低減させることができるため、スイッチング損
失の低減効果と相俟って回路全体の電力効率向上を有効
に達成することができる。

【００６３】本発明の第４の発明は、トランス（１）の
一次巻線（Ｌ１）にＭＯＳトランジスタ（Ｍ２）を介し
て容量素子（Ｃ２）を接続することにより、そのＭＯＳ
トランジスタがオン状態のときだけ選択的に動作するア
クティブクランプ回路（６）を構成したことを特徴とす
るものであり、これにより、一次巻線の電圧クランプ動
作は、その一次巻線に生じる誘導起電力を容量素子に充
電して保存する一種の電力再生の形で行われるようにな
り、したがって回路全体の電力効率をさらに向上させる
ことができる。

【００６４】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００６５】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＡＣ
−ＤＣ（交流−直流）変換型のスイッチング電源回路に
適用した場合について説明したが、それに限定されるも
のではなく、たとえばＡＣ−ＤＣあるいはＤＣ−ＡＣ変
換型の電源回路にも適用できる。

【００６６】

【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。

【００６７】すなわち、スイッチング電源回路でのスイ
ッチング損失を、素子の特性バラツキや動作温度等の変
動要因に影響されることなく確実かつ再現性良く低減さ
せるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の技術が適用されたスイッチング電源回
路の一実施態様を示す回路図

【図２】図１に示した回路の要部動作波形チャート

【図３】図１に示した回路の要部における詳細な実施態
様を示す回路図

【図４】図３に示した回路の要部動作波形チャート

【図５】本発明に先立って検討したスイッチング電源回
路の概略構成を示す回路図

【図６】図５に示した回路の要部における動作波形チャ
ート

【図７】図５に示した回路の問題点を説明するための動
作波形チャート

【符号の説明】

１ トランス Ｌ１ 一次巻線 Ｌ２ 二次巻線 Ｍ１ パワーＭＯＳトランジスタ（スイッチング素子） Ｖｄｓ ドレイン電圧（印加電圧） ２ 整流回路 ３ 帰還回路（フォトカプラ） ４ ＰＷＭ制御回路 ５ オン／オフ制御回路 ６ アクティブクランプ回路 Ｃ２ 容量素子 Ｍ２ ＭＯＳトランジスタ（スイッチング素子） ７ トランス回路 ８ 最小値検出回路 ８１ 微分回路 ８３ 電圧比較器（レベル検出回路）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 嵯峨 良平 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 横田 健一 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 (72)発明者 三田 芳久 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内 Ｆターム(参考） 5H730 AA14 BB23 CC01 DD04 EE08 EE10 FD26 FF19 FG05

Claims (4)

【特許請求の範囲】
1. 【請求項１】 トランスの一次巻線電流をスイッチング
   素子で周期的にオン／オフ制御することによりそのトラ
   ンスの二次巻線から出力電流を得るスイッチング電源回
   路であって、上記スイッチング素子のオフ期間ごとに動
   作して上記一次巻線の電圧クランプを行うアクティブク
   ランプ回路と、上記スイッチング素子の印加電圧が最小
   となるタイミングを検出するタイミング検出手段と、上
   記アクティブクランプ回路の動作終了ごとに上記タイミ
   ング検出手段の検出に基づいて上記スイッチング素子の
   オンタイミングを定める制御手段を備えたことを特徴と
   するスイッチング電源回路。
2. 【請求項２】 スイッチング素子への印加電圧の変化を
   検出する微分回路と、この微分回路の出力が所定レベル
   を越える瞬間を検出するレベル検出回路により、スイッ
   チング素子の印加電圧が最小となるタイミングを検出す
   るタイミング検出手段を構成したことを特徴とする請求
   項１に記載のスイッチング電源回路。
3. 【請求項３】 トランスの一次巻線電流を制御するスイ
   ッチング素子としてＭＯＳトランジスタを用いたことを
   特徴とする請求項１または２に記載のスイッチング電源
   回路。
4. 【請求項４】 トランスの一次巻線にＭＯＳトランジス
   タを介して容量素子を接続することにより、そのＭＯＳ
   トランジスタがオン状態のときだけ選択的に動作するア
   クティブクランプ回路を構成したことを特徴とする請求
   項１から３のいずれかに記載のスイッチング電源回路。