JP4654814B2 - Ｄｃ−ｄｃコンバータ回路 - Google Patents

Description

本発明は，ＤＣ入力を受けてこれと異なるＤＣ出力を負荷に供給するＤＣ−ＤＣコンバータ回路に関するものである。さらに詳細には，低負荷時の効率を改善したＤＣ−ＤＣコンバータ回路に関するものである。

従来から，ＤＣ−ＤＣコンバータ回路において半導体スイッチング素子のオンオフを利用したものが知られている（特許文献１，２等）。この種のＤＣ−ＤＣコンバータ回路のうちゼロ電圧スイッチングを実現する回路の典型例として，図１１に示すものがある。このＤＣ−ＤＣコンバータ回路は，メインインダクタＬおよび整流素子Ｄを介して，入力電圧Ｖinを昇圧した出力電圧Ｖout を出力する回路である。この回路では，メインインダクタＬと整流素子Ｄとの間に駆動スイッチＳｗの一端を接続している。これにより，駆動スイッチＳｗの制御電圧Ｖｇによりチョッピング動作を行うようにしている。そして，駆動スイッチＳｗと並列に共振用キャパシタＣｒを配置している。

この回路構成では，共振用キャパシタＣｒの作用により，駆動スイッチＳｗの両端電圧の上昇が抑制されている。これにより，オフタイミングのゼロ電圧スイッチングを実現している。また，オフ後には，メインインダクタＬおよび共振用キャパシタＣｒの共振により，メインインダクタＬの電流が逆流する期間がある。これにより駆動スイッチＳｗの両端電圧がゼロとなるタイミングが存在する。このタイミングで駆動スイッチＳｗをオンさせることで，オンタイミングのゼロ電圧スイッチングも可能である。
特開２００２−２０９３７７号公報 特開２００３−１１１３９４号公報

しかしながら，前記した従来のＤＣ−ＤＣコンバータ回路には，次のような問題点があった。すなわち，低負荷時のスイッチング損失が大きいのである。その理由を図１２のグラフを用いて説明する。低負荷時には，高負荷時と比較してインダクタ電流ＩＬの平均値ＩＬ(avr) が小さくなければならない。このため，駆動スイッチＳｗのオンによる電流ＩＬの上昇を抑えなければならない。よってオン時間（図１２中矢印Ａ）を短くしなければならない。しかしこのことは，オフタイミングｔoffでのインダクタ電流ＩＬの値ＩＬpが，高負荷時と比較して小さいことを意味する。このため，オフタイミングｔoff からインダクタ電流ＩＬの逆流までの所要時間が短いことを意味する。すなわち，オフタイミングｔoff 後に駆動スイッチＳｗの両端電圧が再びゼロとなるタイミングまでの所要時間が短いのである。そしてこの駆動スイッチＳｗの両端電圧がゼロとなるタイミングをオンタイミングｔonとすることになる。さもないとゼロ電圧スイッチングにならないからである。

このことは，低負荷時にはオン時間，オフ時間（図１２中矢印Ｂ）ともに短いことを意味する。すなわち駆動の周波数が高いのである。図１３のグラフに示す高負荷時と比較すれば明らかである。一方，駆動スイッチＳｗのオンオフ操作には一定のエネルギーが消費される。高周波駆動により単位時間あたりのスイッチ操作回数が多いと，駆動スイッチＳｗのドライバの損失が大きいことになる。このため，低負荷時のスイッチング損失が大きいのである。特許文献２のように共振周波数を可変にして対処することも考えられるが，チョッパ型のＤＣ−ＤＣコンバータ回路であるためゼロ電圧スイッチングができない。このためかえって損失の増大につながる。

本発明は，前記した従来のＤＣ−ＤＣコンバータ回路が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ゼロ電圧スイッチングを逸脱することなく，低負荷時の高周波駆動を抑制して駆動損失をも低減したＤＣ−ＤＣコンバータ回路を提供することにある。

この課題の解決を目的としてなされた本発明のＤＣ−ＤＣコンバータ回路は，スイッチング素子と，スイッチング素子がオフであるときにその両端電圧を振動させる共振部と，スイッチング素子をオンさせる期間であるオン時間を設定するオン時間設定部と，スイッチング素子がオンされてからオン時間が経過するとスイッチング素子をオフさせるスイッチオフ操作部とを有するＤＣ−ＤＣコンバータ回路であって，スイッチング素子の両端電圧を検出する電圧検出部と，電圧検出部の検出電圧値を基準電圧値と比較することで，スイッチング素子がオフされた後にスイッチング素子の両端電圧がゼロ近傍の所定の範囲内となった回数をカウントし，その計数値が所定の整数値になったときにスイッチング素子をオンさせるスイッチオン操作部と，出力電流値または出力電力値を検出して負荷値とする負荷検出部と，スイッチオン操作部における所定の整数値を負荷値に基づいて設定するオンタイミング設定部とを有している。ここでオンタイミング設定部は，負荷値が所定の閾値より小さい場合には，所定の整数値を２以上の値とし，負荷値が所定の閾値以上である場合には，所定の整数値を１とするものである。

このＤＣ−ＤＣコンバータ回路では，オン時間の経過によりスイッチング素子がオフされると，スイッチング素子の両端電圧が上昇する。そして共振部の作用により両端電圧は振動する。振動により両端電圧が所定のゼロ電圧スイッチング状況を示した回数がカウントされる。この計数値が所定値に達すると，スイッチオン操作部によりスイッチング素子がオンされる。この時点では，スイッチング素子の両端電圧はゼロ電圧スイッチング状況にある。このため，オフ動作ばかりでなくオン動作も，ゼロ電圧スイッチングとして行われる。

ここで所定値は，オンタイミング設定部により，低負荷である場合には２以上の値に設定されている。このため低負荷時のオン動作は，オフ動作後の最初のゼロ電圧スイッチング状況のときでなく２度目またはそれ以後のゼロ電圧スイッチング状況のときに行われる。したがって，スイッチオン時間が短く設定される低負荷時でも，スイッチオフ時間はあまり短くならない。これにより，低負荷時のスイッチ操作に高周波駆動を要しないようになっている。

本発明のＤＣ−ＤＣコンバータ回路においては，検出された負荷値が小さい場合ほど所定の整数値を大きくすることが望ましい。このようにすれば，負荷の程度に応じてスイッチオフ時間の長さを確保できる。これにより，微小負荷の場合でも駆動周波数の高周波化が防止される。

本発明のＤＣ−ＤＣコンバータ回路においてはまた，スイッチオン操作部がカウントするゼロ電圧スイッチング状況は，スイッチング素子の両端電圧の絶対値または微分値の絶対値が所定値より小さくなった場合であることが望ましい。このような状況では，スイッチング素子の両端電圧がゼロまたはそれに近いからである。

本発明によれば，ゼロ電圧スイッチングを逸脱することなく，低負荷時の高周波駆動を抑制することで，低負荷時の損失を低減したＤＣ−ＤＣコンバータ回路が提供されている。

以下，本発明を具体化した最良の形態について，添付図面を参照しつつ詳細に説明する。図１に示す本形態は，ＤＣの入力電圧Ｖinを昇圧した出力電圧Ｖout を負荷Ｐに印加する昇圧ＤＣ−ＤＣコンバータ回路に本発明を適用したものである。

このＤＣ−ＤＣコンバータ回路は基本的に，メインインダクタＬと，駆動スイッチＳｗと，共振用キャパシタＣｒと，整流素子Ｄと，平滑用キャパシタＣとにより構成されている。すなわち，メインインダクタＬの一端と整流素子Ｄのアノード側とが接続されている。そして，メインインダクタＬの他端が入力端子Ｖinとされ，整流素子Ｄのカソード側が出力端子Ｖoutとされている。

さらに，整流素子Ｄのアノード側には駆動スイッチＳｗの一端が接続されている。駆動スイッチＳｗとしてはＭＯＳトランジスタを用いており，その他端は接地されている。駆動スイッチＳｗには逆転防止用ダイオードＤａが付設されている。また，駆動スイッチＳｗと並列に共振用キャパシタＣｒが配置されている。メインインダクタＬおよび共振用キャパシタＣｒが共振部として機能する。また，整流素子Ｄのカソード側には，平滑用キャパシタＣの一端が接続されている。平滑用キャパシタＣの他端は接地されている。そして，入力端子ＶinにはバッテリーＥが接続され，出力端子Ｖoutに負荷Ｐが接続される。

このＤＣ−ＤＣコンバータ回路にはさらに，制御システムとして，ドライバ１０，電圧検出部１１，オン信号出力部１２，負荷検出部１３，オフ信号出力部１４が備えられている。ドライバ１０は，駆動スイッチＳｗのゲート電圧Ｖｇを操作するブロックである。これにより，駆動スイッチＳｗのオンオフ切り替えがなされる。ドライバ１０による駆動スイッチＳｗの操作は，オン信号出力部１２からのオン信号，および，オフ信号出力部１４からのオフ信号に従うようになっている。電圧検出部１１は，駆動スイッチＳｗの両端間の電圧Ｖｘを検出するブロックである。

オン信号出力部１２は，駆動スイッチＳｗをオフからオンに切り替えるオン信号を出力するブロックである。オン信号出力部１２によるオン信号の出力の基礎は，電圧検出部１１が検出した電圧Ｖｘと，負荷検出部１３から供給される「待ち回数」と，オフ信号出力部１４から出力されるオフ信号である。その詳細は後述する。

負荷検出部１３は，出力端子Ｖout からの供給負荷の高低の程度を検出するブロックである。このために負荷検出部１３は，出力電圧Ｖout の値と，負荷Ｐの電流値とを取得するようになっている。これにより，負荷Ｐの電流値を供給負荷の高低の指標である負荷値とする。あるいは，出力電圧Ｖout と負荷Ｐの電流値との積，すなわち負荷Ｐの消費電力を算出し，これを負荷値として用いることもできる。そして負荷検出部１３は，オフ信号出力部１４へ供給する「オン時間」と，オン信号出力部１２へ出力する「待ち回数」との設定をも行う。オン時間，すなわち駆動スイッチＳｗがオンされてからオフされるまでの時間は，出力電圧Ｖout が所望の値になるように設定される。待ち回数の設定については後述する。

オフ信号出力部１４は，駆動スイッチＳｗをオンからオフに切り替えるオフ信号を出力するブロックである。オフ信号出力部１４によるオフ信号の出力の基礎は，オン信号出力部１２から出力されるオン信号と，負荷検出部１３から供給されるオン時間である。

このＤＣ−ＤＣコンバータ回路の高負荷時における動作は，図１３のグラフに示した従来のＤＣ−ＤＣコンバータ回路における動作と変わりはない。すなわち，ドライバ１０が駆動スイッチＳｗを反復的にオンオフ操作する。ここで，駆動スイッチＳｗがオンである間（矢印Ａのオン時間）は，電圧Ｖｘは基本的にゼロである。また，この間，メインインダクタＬの電流ＩＬは上昇し続ける。オフタイミングｔoff で駆動スイッチＳｗがオフされると，電圧Ｖｘは共振用キャパシタＣｒの影響で緩やかに立ち上がり定電圧となる。この定電圧は出力電圧Ｖout に等しい。また電流ＩＬは減少に転ずる。よって，オフタイミングｔoff で電流ＩＬがピーク（ＩＬp ）となる。電流ＩＬは，減少してやがて逆流する。図１３中，電流ＩＬのカーブがゼロレベルを下回っている期間が，電流ＩＬが逆流している期間である。電流ＩＬが逆流し始めると，電圧Ｖｘは下降する。

そして，電圧Ｖｘがゼロとなったときにオン信号出力部１２からオン信号が出力される。これがオンタイミングｔonである。これにより駆動スイッチＳｗはオンとなる。オン時間Ａの長さは前述のように負荷検出部１３で設定されオフ信号出力部１４に供給される。オン信号出力部１２がオン信号を出力してからその設定時間が経過すると，オフ信号出力部１４からオフ信号が出力される。これがオフタイミングｔoff である。オフ時は共振用キャパシタＣｒの影響で電圧Ｖｘが緩やかに立ち上がることで，ゼロ電圧スイッチングが実現されている。

これに対し低負荷時には，従来のものと異なり，図２のグラフに示す動作をする。図２の動作の，図１２や図１３の動作との違いは，オンタイミングｔonにある。図１２および図１３では，オフタイミングｔoff の後で初めて電圧Ｖｘがゼロとなった時をオンタイミングｔonとしていた。

これに対し図２の動作では，電圧Ｖｘがゼロから一端上昇し，再びゼロとなった時をオンタイミングｔonとしている。駆動スイッチＳｗがオフであるときにおける電圧Ｖｘは，メインインダクタＬと共振用キャパシタＣｒとの共振作用により振動しているのである。このため電圧Ｖｘは，ゼロとなった後に上昇していき，そして再び下降するのである。そこで，電圧Ｖｘが２度目にゼロになった時をオンタイミングｔonとするのである。なお，この共振による電圧Ｖｘの最大値は，入力電圧Ｖinの２倍に等しい。また，共振による電圧Ｖｘの上昇は，出力電圧Ｖoutには影響せず，損失ともならない。

これにより，ゼロ電圧スイッチングを実現しつつ，かつ，低負荷時でも駆動スイッチＳｗの操作信号が高周波化しないようにしている。すなわち図２においては，オンタイミングｔonを電圧Ｖｘの振動周期分遅らせている。これにより，オフ時間Ｂがその分長くなっている。このため，駆動スイッチＳｗの操作周波数はさほど高くならないのである。したがって，単位時間あたりのスイッチ操作回数はさほど多くならない。これにより，ドライバ１０での損失が過大にならないようにされている。

この動作は，次のようにして行われる。このＤＣ−ＤＣコンバータ回路では前述のように，負荷検出部１３が負荷Ｐの電流をモニタしている。そして負荷検出部１３は，図３に示すようにして，負荷Ｐの電流値に基づいて「待ち回数」を決定する。すなわち，負荷Ｐの電流が閾値Ｉthより小さい場合には待ち回数を「２」とし，負荷Ｐの電流が閾値Ｉthより大きい場合には待ち回数を「１」とするのである。待ち回数とは，電圧Ｖｘがゼロになった回数を計数すべき数である。

この待ち回数がオン信号出力部１２へ送られる。オン信号出力部１２では，オフタイミングｔoff 後に電圧Ｖｘがゼロになった回数をカウントし，待ち回数と一致したときにオン信号を出力するのである。したがって，オフタイミングｔoff 後に電圧Ｖｘが最初にゼロになったとき（従来のオンタイミング）にはオン信号が出力されず，２回目に電圧Ｖｘが最初にゼロになったときがオンタイミングｔonとなるのである。このときにカウント値はゼロにリセットされる。これにより，低負荷時には図２の動作が実現される。なお，高負荷時には図３より待ち回数が「１」となる。これにより，図１３に示した動作が行われる。

また，負荷値と「待ち回数」との関係を，図３に示した２段階に限らず，図４に示す３段階としてもよい。このようにすると，負荷Ｐの電流が閾値Ｉth1 より小さい微小負荷の場合には，待ち回数が「３」とされる。このため，図５に示す動作が行われる。この動作では，オフタイミングｔoff の後，電圧Ｖｘが３回目に度目にゼロになった時をオンタイミングｔonとしている。これによりオフ時間Ｂが，図１２の動作の場合と比較して，電圧Ｖｘの振動の２周期分延長されている。このため，駆動スイッチＳｗの操作周波数がさらに低下させられている。

図４のような３段階の場合には，負荷Ｐの電流が閾値Ｉth2（＞Ｉth1）より大きい高負荷の場合に図１３の動作が行われ，負荷Ｐの電流が閾値Ｉth1とＩth2との間である場合に図２の動作が行われる。むろん，負荷値と「待ち回数」との関係を４段階またはそれ以上としてもよい。また，図３や図４に示した負荷値と「待ち回数」との関係において，高負荷時の待ち回数を「２」（またはそれ以上）とし，低負荷時の待ち回数がそれよりもさらに大きくなるようにしてもよい。また，図３や図４に示した閾値が，出力電圧Ｖout に応じて調節されるようになっていてもよい。

続いて，本形態のような動作を行うことによる損失低減の程度を数字を挙げて説明する。ここで，
メインインダクタＬのインダクタンスを５００ｎＨ，
共振用キャパシタＣｒのキャパシティを４ｎＦ，
入力電圧Ｖinを１２Ｖ，
負荷Ｐの抵抗を４２Ω，
とする。この設定で，４２Ｖの出力電圧Ｖoutと４２Ｗの出力電力を得る場合を考える。

これを従来技術により図１３の動作で実現させた場合，駆動周波数は１．２５ＭＨｚであり，デューティ比は０．６１であった。このときのドライバ１０の損失は１Ｗであった。このときのオン時間Ａ，オフ時間Ｂはそれぞれ，約０.４９μｓｅｃ，約０.３１μｓｅｃであった。

一方，図２の動作でこれを実現させた場合には，駆動周波数は８３０ｋＨｚであり，デューティ比は０．４５であった。すなわち周波数にして約３４％低下した。これによりドライバ１０の損失も０．６６Ｗに減少した。この動作例でのオフ時間Ｂは，従来動作の場合より，メインインダクタＬと共振用キャパシタＣｒとの共振の１周期分延長されているはずである。その共振周期は，「２π√(Ｌ*Ｃ)」より，約０.２８μｓｅｃと計算される。また，この動作例において，駆動スイッチＳｗのオフタイミングから電圧Ｖｘが最初にゼロとなるタイミングまでの所要時間は，約０．３８μｓｅｃであった。この時間に共振の１周期分を足した時間は，実際の駆動周波数およびデューティ比から算出したオフ時間とほぼ等しく，辻褄が合う。これより，本形態の動作による損失低減の効果が説明されている。

以上詳細に説明したように本形態に係るＤＣ−ＤＣコンバータ回路では，低負荷の場合には，オフタイミングｔoff 後に最初に電圧Ｖｘがゼロとなったときでなく，２回目（またはそれ以後）に電圧Ｖｘがゼロとなったときをオンタイミングｔonとすることにしている。これにより，オン時間Ａが短い低負荷時でも駆動周波数が高くならないようにしている。したがって，低負荷時のドライバ１０の損失を低減したＤＣ−ＤＣコンバータ回路が実現されている。

なお本形態は，単なる例示に過ぎず，本発明を何ら拘束するものではない。したがって本発明は，実施の形態中に記載した以外にも，その趣旨を逸脱することなく種々の変形，改良が可能である。

まず本発明の適用対象たるＤＣ−ＤＣコンバータ回路は，図１に示した以外にも種々あり得る。図６は，図１の回路における共振用キャパシタＣｒの位置を変更したものである。すなわち，図１の回路では共振用キャパシタＣｒは駆動スイッチＳｗに並列に配置されているが，図６の回路では整流素子Ｄに並列に共振用キャパシタＣｒが配置されている。図６ではドライバ１０〜オフ信号出力部１４の図示を省略しているが，これらについてはむ図１の回路に示されているものと変わりはない。図６の回路も昇圧ＤＣ−ＤＣコンバータ回路である。機能的には図１のものと違いはない。

図７，図８に示すのは，降圧ＤＣ−ＤＣコンバータ回路の例である。図９，図１０に示すのは，反転ＤＣ−ＤＣコンバータ回路の例である。これらのうちの図７，図９は，共振用キャパシタＣｒが駆動スイッチＳｗに並列に配置されている点で，図１のものと共通する例である。図８，図１０は，共振用キャパシタＣｒが整流素子Ｄに並列に配置されている点で，図６のものと共通する例である。図７〜図１０のＤＣ−ＤＣコンバータ回路も，図１と同様のドライバ１０〜オフ信号出力部１４を用いることにより，同様の効果を奏することができる。

また，オン信号出力部１２でカウントする電圧Ｖｘの状況についても変形が考えられる。上の説明では，電圧Ｖｘがゼロになったときにカウントアップすることとしたが，ゼロより少し大きいしきい値を設定しておき，電圧Ｖｘがそのしきい値を下回ったときにカウントアップすることとしてもよい。こうすると，電圧Ｖｘのサンプリング間隔が長い場合にカウント漏れを防止することができる。

あるいは，電圧Ｖｘそのものでなく，その微分値に着目してカウントアップを行ってもよい。電圧Ｖｘがゼロになるときにはその微分値もゼロになるからである。具体的には，電圧Ｖｘの直前サンプリング値と今回サンプリング値との差の絶対値がゼロまたはしきい値以下となったときにカウントアップすればよい。この場合，負荷検出部１３で指定する「待ち回数」を奇数にすればよい。つまり，図３，図４中の「待ち回数＝１」のところは「１」のままとし，「待ち回数＝２」のところは「３」とし，「待ち回数＝３」のところは「５」とするのである。

本形態に係るＤＣ−ＤＣコンバータ回路（昇圧型）の構成を示す回路図であ る。 本形態に係るＤＣ−ＤＣコンバータ回路の低負荷時の動作を示すグラフであ る。 本形態における負荷値と待ち回数の関係の例を示すグラフである。 本形態における負荷値と待ち回数の関係の別の例を示すグラフである。 本形態に係るＤＣ−ＤＣコンバータ回路の微小負荷時の動作を示すグラフ図 である。 本形態の変形例に係るＤＣ−ＤＣコンバータ回路（昇圧型）の構成を示す回 路図である。 本形態の変形例に係るＤＣ−ＤＣコンバータ回路（降圧型）の構成を示す回 路図である。 本形態の変形例に係るＤＣ−ＤＣコンバータ回路（降圧型）の構成を示す回 路図である。 本形態の変形例に係るＤＣ−ＤＣコンバータ回路（反転型）の構成を示す回 路図である。 本形態の変形例に係るＤＣ−ＤＣコンバータ回路（反転型）の構成を示す 回路図である。 従来のＤＣ−ＤＣコンバータ回路の典型例を示す回路図である。 従来のＤＣ−ＤＣコンバータ回路の低負荷時の動作を示すグラフである。 ＤＣ−ＤＣコンバータ回路の高負荷時の動作を示すグラフである。

符号の説明

１１ 電圧検出部
１２ オン信号出力部
１３ 負荷検出部（オンタイミング設定部）
１４ オフ信号出力部
Ｃｒ 共振用キャパシタ（共振部）
Ｌ メインインダクタ（共振部）
ＳＷ 駆動スイッチ

Claims (3)

1. スイッチング素子と，前記スイッチング素子がオフであるときにその両端電圧を振動させる共振部と，前記スイッチング素子をオンさせる期間であるオン時間を設定するオン時間設定部と，前記スイッチング素子がオンされてからオン時間が経過すると前記スイッチング素子をオフさせるスイッチオフ操作部とを有するＤＣ−ＤＣコンバータ回路において， 前記スイッチング素子の両端電圧を検出する電圧検出部と，
   前記電圧検出部の検出電圧値を基準電圧値と比較することで，前記スイッチング素子がオフされた後に前記スイッチング素子の両端電圧がゼロ近傍の所定の範囲内となった回数をカウントし，そのカウント値が所定の整数値になったときに前記スイッチング素子をオンさせるスイッチオン操作部と，
   出力電流値または出力電力値を検出して負荷値とする負荷検出部と，
   前記スイッチオン操作部における所定の整数値を負荷値に基づいて設定するオンタイミング設定部とを有し，
   前記オンタイミング設定部は，
   負荷値が所定の閾値より小さい場合には，所定の整数値を２以上の値とし，
   負荷値が所定の閾値以上である場合には，所定の整数値を１とするものであることを特徴とするＤＣ−ＤＣコンバータ回路。
2. 請求項１に記載のＤＣ−ＤＣコンバータ回路において，前記オンタイミング設定部は，
   検出された負荷値が小さい場合ほど所定の整数値を大きくするものであることを特徴とするＤＣ−ＤＣコンバータ回路。
3. 請求項１または請求項２に記載のＤＣ−ＤＣコンバータ回路において，前記スイッチオン操作部は，
   前記スイッチング素子の両端電圧の絶対値または微分値の絶対値が所定値より小さくなった場合にカウントアップするものであることを特徴とするＤＣ−ＤＣコンバータ回路。

Images