JPH05207740A - Ｄｃ−ｄｃコンバ−タ回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 従来のブ−スト型コンバ−タのスイッチング
ロス、効率の低下を防止する為の技術である。すなわち
主スイッチ素子の寄生容量、寄生ダイオ−ド又はこれら
を外部に設ける事により、共振動作を行わせて、スイッ
チング損失、及び振動を極力押さえ高効率化低ノイズ化
をはかる事を目的とする。 【構成】 ブ−スト型ＤＣ−ＤＣコンバ−タの主スイッ
チ素子と並列にコンデンサ及び逆方向ダイオ−ドを設け
て回路のインダクタンスとの共振回路を作る。上記コン
デンサ及びダイオ−ドは主スイッチ素子の寄生定数でも
よい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明はブ−スト型ＤＣ−ＤＣコ
ンバ−タ回路のスイッチング損失低減に関するものであ
る。

【０００２】

【従来の技術】図１は従来のブ−スト型ＤＣ−ＤＣコン
バ−タ回路、図２は前記図１のブ−スト型ＤＣ−ＤＣコ
ンバ−タ回路の代表的な動作波形を示す。図１において
Ｑ1は主スイッチ素子でＦＥＴを例示している。Ｃoss
は、前記主スイッチ素子にＱ1に寄生するコンデンサで
Ｖｉは直流電源、Ｌ1はチョ−クコイル、Ｄ2は、整流用
ダイオ−ド、ＣLは平滑コンデンサ、ＲLは負荷、Ｖ0は
出力電圧すなわち前記コンデンサＣLの両端の電圧、Ｉ0
は出力電流を表している。

【０００３】図２の動作波形において１は前記主スイッ
チ素子Ｑ1の駆動信号、２は前記チョ−クＬ1に流れる電
流波形、３、４は各々前記主スイッチ素子Ｑ1のドレ
（２）イン電流、電圧波形で、５は前記主スイッチ素子
Ｑ1のドレイン電流を表し、電圧波形３、４が重なり合う
期間の損失である。ＴON、ＴOFFは前記主スイッチ素子
Ｑ1の導通、しゃ断時間を表しＴは周期を表している。
従来この種の回路では、前記出力電圧Ｖ0は一般に次式
で表す事が出来る。

【０００４】 Ｖ0＝（ＶiＴON）2／２Ｉ0Ｌ1（ＴON＋ＴOFF）＋Ｖi

【０００５】従って出力電圧Ｖ0を安定化をさせるため
には前記主スイッチ素子Ｑ1の導通時間ＴONをコントロ
−ルして行っている。このため主スイッチ素子Ｑ1の導
通、しゃ断時に図２の５で示した様なスイッチング損失
が発生する。特に高周波で動作させようとした時主スイ
ッチ素子Ｑ1の寄生容量の充放電損失が顕著になるため
効率が低下する。又図２の３、４の様に主スイッチ素子
の電流、電圧波形が前記ダイオ−ドＤ2のリカバリ−特
性や、配線等の寄生インダクタンスに依り振動を起こし
ノイズの低減化も難しかった。

【０００６】

【発明の目的】従来回路での問題点を解決し、高効率
化、低ノイズ化を実現させるために本発明は成された。
又従来の共振型コンバ−タにみられる主スイッチ素子の
電圧、電流ストレスを軽減出来、更に共振動作を行わせ
るための主スイッチ素子と同等レベルの補助スイッチ素
子等を追加させてゼロクロススイッチング動作を行わせ
る等の必要もないため、コストアップ等の要因も少な
い。

【０００７】

【発明の構成および作用】図３は、本発明の実施例であ
るブ−スト型ＤＣ−ＤＣコンバ−タの基本回路図、図４
は前記図３のブ−スト型ＤＣ−ＤＣコンバ−タ回路の代
表的な動作波形、図５は本発明の各動作モ−ドでの等価
回路を表している。

【０００８】図３に於いてＱ1は主スイッチ素子でＦＥ
Ｔを例示している。Ｄ1、Ｃ1は前（３）記主スイッチ素
子Ｑ1に寄生、又は外部に設けたダイオ−ド及びコンデ
ンサであり、Ｖiは直流電源、Ｌ1はチョ−クコイル、Ｄ
2は整流ダイオ−ド、ＣLは平滑コンデンサ、ＲLは負荷
抵抗、Ｖ0は出力電圧、ＩLは前記チョ−クコイルＬ1に
流れる電流を表している。

【０００９】又図４の１は前記図３の主スイッチ素子Ｑ
1の駆動信号、２は前記チョ−クコイルＬ1に流れる電流
でＩ0は出力電流、３、４は主スイッチ素子Ｑ1のドレイ
ン電流、電圧波形、５は前記主スイッチ素子Ｑ1に寄生
するコンデンサＣ1の充放電々流を表している。前記図
４の動作波形より主スイッチ素子Ｑ1のしゃ断時に前記
図３のチョ−クコイルＬ1と主スイッチ素子Ｑ1の寄生コ
ンデンサＣ1に依り共振動作が行われる。主スイッチ素
子Ｑ1の導通、しゃ断時に発生するスイッチング損失及
び振動を極力少なくする事が可能になり、高効率低ノイ
ズ動作のブ−スト型ＤＣ−ＤＣコンバ−タ回路を提供出
来る。

【００１０】従って出力電圧Ｖ0と直流電源Ｖiとの関係
が共振動作を行わせてゼロ電圧スイッチング動作を行わ
せるために、Ｖ0≫２Ｖiに制御されている事が必要条件
である。以下に本発明のブ−スト型ＤＣ−ＤＣコンバ−
タ回路の詳細動作を図３、図４、図５を用いて説明す
る。

【００１１】初めに図５の等価回路で示す（ａ）のモ−
ド１について説明すると、図４の時間ｔ0で主スイッチ
素子Ｑ1に印加された駆動信号１により、主スイッチ素
子Ｑ1は導通し、チョ−クコイルＬ1には図４の２の様な
電流が流れ、前記チョ−クコイルＬ1にエネルギ−が蓄
積される。この時のチョ−クコイルＬ1に流れる電流ＩL
は次式により求める事が出来る。 ＩL（ｔ）＝Ｖi／Ｌi・ｔ

【００１２】従って電流ＩLの最終電流値ＩLPは、ＩLP
＝Ｖi／Ｌ1・ＴON（但しＴON＝ｔ1−ｔ0）で求める事が
出来る。（４）

【００１３】次に図５の（ｂ）、モ−ド２について説明
すると、前記モ−ド１でチョ−クコイルＬ1に流れてい
た最終電流ＩL1により主スイッチ素子Ｑ1の寄生コンデ
ンサＣ1が充電される。この時コンデンサＣ1の電圧ＶC1
(t)は次式により求められる。

【００１４】 ＶC1(t)＝Ｖi(１−ＣＯＳω0t）＋Ｚ0ＩLPＳin ω0ｔ 但しω0＝１/√・(Ｌ1Ｃ1)(角周波数)Ｚ0＝√・(Ｌ1/Ｃ1)
(特性インピ−ダンス)

【００１５】コンデンサＣ1の電圧ＶC1すなわち主スイ
ッチ素子Ｑ1のドレイン・ソ−ス間電圧ＶDSは前記式か
ら推察出来る様にゆるやかな傾斜を持って立ち上がるた
め、主スイッチ素子Ｑ1は零電圧スイッチング動作を行
う事が出来、スイッチング損失を極力少なくする事が可
能である。又コンデンサＣ1の最終電圧値はＶC1(t2)≒
Ｖ0≫２Ｖiになる。従ってコンデンサＣ1の充電々圧ＶC
1が出力電圧Ｖ0に達する時間ｔ(b)＝ｔ2−ｔ1は次式に
より求められる。

【００１６】 ｔ(b)=1/ω0・[ArcCos V0/√・{ViVi-(ILP・Z0)(ILP・Z0)}-Arctan ILP・Z0/Vi]

【００１７】前記コンデンサＣ1の電圧ＶC1が出力電圧
Ｖ0まで振り上げられる条件は、前記モ−ド１の最終電
流値ＩLIPに依存する事は明白である。すなわち前記モ
−ド１での導通期間ＴONに関係している事になる。従っ
て実際の制御に於いては、ＴONの最少制限値を設けなく
てはならない。

【００１８】次に図５の（Ｃ）、モ−ド３について説明
する。時間ｔ2でコンデンサＣ1の電圧ＶC1は出力電圧Ｖ
0に達するためチョ−クコイルＬ1に蓄えられたエネルギ
−は、出力電圧Ｖ0にクランプされた状態で出力の平滑
コンデンサＣLに充電する方向にエネルギ−を放出し続
ける。このため整流ダイオ−ドＤ2に流（５）れる電流
は前記図４のモ−ド２の斜線で示した電流が流れ、ｔ3
でチョ−クコイルＬ1に蓄積されたエネルギ−が全て放
出される。従って時間ｔ(c)は次式により求められる。

【００１９】ｔ(c)＝ｔ3−ｔ2＝Ｌ1・ＩLP／Ｖ0 時間ｔ3でチョ−クコイルＬ1の電流ＩLは零になる。

【００２０】次に図５（ｄ）のモ−ド４について説明す
る。前記モ−ド３に於いてチョ−クコイルＬ1に蓄えら
れたエネルギ−は全て放出されたため、主スイッチ素Ｑ
1の寄生コンデンサＣ1の電圧ＶC1は前記で述べた如くＶ
C1＝Ｖ0≫２Ｖiで充電されており、Ｃ1→Ｌ1→Ｖiの経
路で共振電流が流れて放電する。この時のコンデンサＣ
1の放電される電流ＩL及びコンデンサの電圧ＶC1(t)は
次式により求められる。

【００２１】 ＩL(t)＝（Ｖi−Ｖ0）／Ｚ0・Ｓin ω0t、 ＶC1(t)＝Ｖ0＋（Ｖi−Ｖ0）・（１−ＣＯＳωｏｔ）

【００２２】従ってコンデンサＣ1の電圧ＶC1が最終的
に零に達するには出力電圧Ｖ0が２Ｖi以上になっている
事が必要条件である事が推察出来る。又この時の時間ｔ
(d)は次式で求められる。

【００２３】ｔｄ＝ｔ4−ｔ3＝π・√・（Ｌ1Ｃ1）／２

【００２４】次に図５（ｅ）のモ−ド５について説明す
る。前記モ−ド４でコンデンサＣ1とチョ−クコイルＬ1
で共振共振動作を行いながらコンデンサＣ1の電圧を零
まで放電するとチョ−クコイルＬ1に蓄積されたエネル
ギ−が直流電源Ｖi、ダイオ−ドＤ1を通して放電するた
め、この期間に主スイッチ素子Ｑ1の駆動信号を印加し
てやれば零電圧スイッチング動作が出来る。又この時の
チョ−（６）クコイルＬ1が放電継続時間ｔ(e)は次式に
より求める事が出来る。

【００２５】ｔ(e)＝ｔ5′−ｔ4＝Ｌ1・ＩL(d)／Ｖi 但しＩL(d)はモ−ド４における最終電流値を示す。

【００２６】以上の如く出力電圧Ｖ0を安定化しかつ広
範囲にわたって主スイッチ素子Ｑ1をスイッチング損失
の発生しない零電圧スイッチング動作を行わせるための
制御方法は、前記で述べた各モ−ドの説明に依り主スイ
ッチ素子Ｑ1の導通期間と周波数制御で行える事は容易
に推察出来る。

【００２７】

【発明の効果】本発明に依りブ−スト型ＤＣ−ＤＣコン
バ−タ回路に於いてスイッチング時のエネルギ−を電源
に帰還する事に依り従来の共振コンバ−タに比較し安価
でかつ低ノイズ高効率を計れるため小型化が実現出来、
産業上の効果大である。

【図面の簡単な説明】

【図１】従来のブ−スト型ＤＣ−ＤＣコンバ−タ回路

【図２】従来型コンバ−タの動作波形

【図３】本発明のブ−スト型ＤＣ−ＤＣコンバ−タ回路

【図４】本発明コンバ−タの動作波形

【図５】本発明コンバ−タの各モ−ド等価回路

【符号の説明】

Ｑ1 主スイッチ素子 （７）Ｃoss 主スイッチ素子の寄生コンデンサ Ｖi 直流電源 Ｌ1 チョ−クコイル Ｄ2 整流用ダイオ−ド Ｃ1 平滑コンデンサ Ｉ0 出力電流 ＲL 負荷 Ｖ0 出力電圧 Ｄ1 主スイッチ素子の寄生ダイオ−ド又は外部
に設けたダイオ−ド Ｃ1 主スイッチ素子の寄生コンデンサ又は外部
に設けたコンデンサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流電源に直列に接続されたチョ−ク及
   び主スイッチング素子と前記チョ−ク出力を整流するダ
   イオ−ドと前記整流出力を平滑するコンデンサから成る
   ブ−スト型ＤＣ−ＤＣコンバ−タに於いて前記主スイッ
   チ素子に並列にコンデンサ及び逆方向ダイオ−ドが接続
   された事を特徴とするＤＣ−ＤＣコンバ−タ回路。
2. 【請求項２】 主スイッチ素子に並列に設けたコンデン
   サ及び逆方向ダイオ−ドが前記主スイッチ素子の寄生コ
   ンデンサ及び寄生ダイオ−ドであるところの特許請求の
   範囲第１項記載のＤＣ−ＤＣコンバ−タ回路。