JP3269413B2 - Ｄｃ−ｄｃコンバ−タ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
−タに係り、特にＤＣ−ＤＣコンバ−タに使用される同
期整流器に関するものである。

【０００２】

【従来の技術】近年、整流素子としてＭＯＳ−ＦＥＴ
（ Metal Oxide Semiconductor−FieldEffect Transist
or ）を用いた同期整流回路が組み込まれたＤＣ−ＤＣ
コンバ−タが種々開発されている。図３を用いて、この
ようなＤＣ−ＤＣコンバ−タの一例について説明する。

【０００３】ＤＣ−ＤＣコンバ−タは、入力側回路と出
力側回路とから構成される。入力側回路は、直流電源１
と、トランス２の一次巻線２Ａと、スイッチ素子３とか
らなり、出力側回路は、同期整流器４と、トランス２の
二次巻線２Ｂと、転流ダイオ−ド５と、チョ−クコイル
６と、コンデンサ７とからなる。なお、スイッチ素子３
としては、ＭＯＳ−ＦＥＴが使用される。また、直流電
源１は、例えば商用電源を整流回路および平滑回路によ
って整流、平滑して得られる電源である。

【０００４】一次巻線２Ａの巻始端Ｔ１は、直流電源１
の正側に接続される。また、一次巻線２Ａの巻終端Ｔ２
は、スイッチ素子３のドレインＤに接続される。さら
に、スイッチ素子３のソ−スＳは、直流電源１の負側に
接続される。

【０００５】二次巻線２Ｂには、同期整流器４が接続さ
れる。同期整流器４は、第一のＭＯＳ−ＦＥＴ８と第二
のＭＯＳ−ＦＥＴ９とから構成される。二次巻線２Ｂの
巻始端Ｔ３は、第一のＭＯＳ−ＦＥＴ８のゲ−トＧおよ
び第二のＭＯＳ−ＦＥＴ９のドレインＤに接続される。
二次巻線２Ｂの巻終端Ｔ４は、第一のＭＯＳ−ＦＥＴ８
のドレインＤおよび第二のＭＯＳ−ＦＥＴ９のゲ−トＧ
に接続される。さらに、第一のＭＯＳ−ＦＥＴ８および
第二のＭＯＳ−ＦＥＴ９のソ−スＳは、共通接続され
る。

【０００６】第二のＭＯＳ−ＦＥＴ９のソ−スＳは、転
流ダイオ−ド５のアノ−ドに接続され、第二のＭＯＳ−
ＦＥＴ９のドレインＤは転流ダイオ−ド５のカソ−ドに
接続される。転流ダイオード５としては、第二のＭＯＳ
−ＦＥＴ９のドレインＤ・ソ−スＳ間に寄生するボディ
−ダイオ−ドよりも電圧降下が小さい、例えばショット
キ−バリアダイオ−ドが使用される。また、転流ダイオ
−ド５のアノ−ドは、チョ−クコイル６の一端に接続さ
れる。チョ−クコイル６の他端は、コンデンサ７を介し
て、転流ダイオ−ド５のカソ−ドに接続される。なお、
チョ−クコイル６とコンデンサ７とにより、平滑フィル
タが形成される。

【０００７】転流ダイオ−ド５のカソ−ドと接続される
コンデンサ７の一端には、抵抗器１０、１１とからなる
直列回路の一端が接続され、直列回路の他端は接地され
る。抵抗器１０、１１の接続点は、フォトカプラ１２を
介して、制御回路１３に接続される。制御回路１３は、
スイッチ素子３のゲ−トＧに接続される。なお、制御回
路１３は、スイッチ素子３をオン・オフするための制御
信号を出力する。制御回路１３は、一般的にパルス幅変
調器（ＰＷＭ）によって構成され、コンデンサ７の両端
電圧が低下するとスイッチ素子３のゲ−トＧに加えるオ
ン信号のパルス幅を広く制御し、両端電圧が上昇すると
スイッチ素子３のゲ−トＧに加えるオン信号のパルス幅
を狭く制御する。この結果、コンデンサ７の両端電圧
は、一定電圧に制御される。

【０００８】コンデンサ７の両端には負荷１４が接続さ
れ、コンデンサ７の両端電圧がＤＣ−ＤＣコンバ−タの
出力電圧として負荷１４に供給される。

【０００９】次に、図４（ａ）乃至（ｈ）に示す動作波
形図を用いて、ＤＣ−ＤＣコンバ−タの回路動作につい
て説明する。なお、横軸は、時間軸ｔである。

【００１０】時刻ｔ０で、図４（ａ）のようにスイッチ
素子３が制御回路１３によってスイッチング制御されて
オンすると、直流電源１の正側から一次巻線２Ａとスイ
ッチ素子３を順に通る閉回路が形成される。この結果、
ＤＣ−ＤＣコンバ−タの入力側回路に電流が流れて一次
巻線２Ａの両端Ｔ１、Ｔ２間に直流電源１の電圧Ｅが印
加され、図４（ｂ）のように二次巻線２Ｂの両端Ｔ３、
Ｔ４間には電圧ｖ２Ｂが誘起される。この場合、一次巻
線２Ａの巻数をｎ１、二次巻線２Ｂの巻数をｎ２とする
と、誘起される電圧ｖ２Ｂは、｛Ｅ・（ｎ２／ｎ１）｝
となる。この結果、二次巻線２Ｂと、コンデンサ７と、
第一のＭＯＳ−ＦＥＴ８のボディ−ダイオ−ドを順に通
る経路に電流が流れる。従って、二次巻線２Ｂに誘起さ
れる電圧ｖ２Ｂは、図４（ｃ）のように第一のＭＯＳ−
ＦＥＴ８のゲ−トＧ・ソ−スＳ間に印加される。この場
合、第一のＭＯＳ−ＦＥＴ８のゲ−トＧの電位はソ−ス
Ｓの電位よりも高くなるので、第一のＭＯＳ−ＦＥＴ８
はスイッチ素子３のオン動作に同期してオンする。

【００１１】第二のＭＯＳ−ＦＥＴ９は、図４（ｅ）の
ように第一のＭＯＳ−ＦＥＴ８のオン動作によってゲ−
トＧ・ソ−スＳ間が短絡されるので、オフ状態が維持さ
れる。また、転流ダイオ−ド５は、逆バイアスされてオ
フ状態が維持される。従って、二次巻線２Ｂと、コンデ
ンサ７と、チョ−クコイル６と、第一のＭＯＳ−ＦＥＴ
８を順に通る経路に電流が流れ、コンデンサ７が充電さ
れる。すなわち、図４（ｄ）および図４（ｈ）のよう
に、チョ−クコイル６に流れる電流ｉ６と第一のＭＯＳ
−ＦＥＴ８に流れる電流ｉ８の電流量は等しくなる。

【００１２】時刻ｔ１で、図４（ａ）のようにスイッチ
素子３がオンからオフに切り替わると、一次巻線２Ａに
蓄えられた励磁エネルギとスイッチ素子３自身が有する
寄生容量との共振現象により、一次巻線２Ａには過渡的
に逆電圧が発生する。この結果、図４（ｂ）のように二
次巻線２Ｂの両端Ｔ３、Ｔ４間に誘起される電圧ｖ２Ｂ
の極性が反転し、図４（ｅ）のように第二のＭＯＳ−Ｆ
ＥＴ９のゲ−トＧ・ソ−スＳ間に印加される。従って、
第二のＭＯＳ−ＦＥＴ９のゲ−トＧの電位がソ−スＳの
電位よりも高電位となり、第二のＭＯＳ−ＦＥＴ９はス
イッチ素子３のオフ動作に同期してオンする。

【００１３】一方、第一のＭＯＳ−ＦＥＴ８は、図４
（ｃ）のように第二のＭＯＳ−ＦＥＴ９のオン動作によ
ってゲ−トＧ・ソ−スＳ間が短絡され、オフする。ま
た、第二のＭＯＳ−ＦＥＴ９のオン電圧は転流ダイオ−
ド５のオン電圧よりも低いため、チョ−クコイル６を流
れる電流ｉ６は転流ダイオ−ド５には流れず、第二のＭ
ＯＳ−ＦＥＴ９を流れる。従って、図４（ｆ）および図
４（ｈ）のように、チョ−クコイル６に流れる電流ｉ６
と第二のＭＯＳ−ＦＥＴ９に流れる電流ｉ９の電流量は
等しくなり、チョ−クコイル６を流れる電流ｉ６の連続
性が保たれる。

【００１４】時刻ｔ２で、図４（ｂ）のように二次巻線
２Ｂの両端Ｔ３、Ｔ４間に誘起される電圧ｖ２Ｂが零に
なると、第二のＭＯＳ−ＦＥＴ９はオフする。転流ダイ
オード５は第二のＭＯＳ−ＦＥＴ９のボディ−ダイオ−
ドよりも電圧降下が小さいので、図４（ｇ）のようにチ
ョ−クコイル６を流れる電流ｉ６は転流ダイオ−ド５を
流れる。従って、図４（ｇ）および図４（ｈ）のよう
に、チョ−クコイル６に流れる電流ｉ６とダイオ−ド５
に流れる電流ｉ５の電流量は等しくなり、チョ−クコイ
ル６を流れる電流ｉ６の連続性が保たれる。

【００１５】時刻ｔ３で、図４（ａ）のようにスイッチ
素子３が再びオフからオンに切り替わると、一次巻線２
Ａの両端Ｔ１、Ｔ２間に直流電源１の電圧Ｅが印加さ
れ、前記時刻ｔ０の動作と同一の動作が行われる。この
後、時刻ｔ０〜ｔ３の動作が操り返し行われる。

【００１６】この結果、第一のＭＯＳ−ＦＥＴ８および
第二のＭＯＳ−ＦＥＴ９がオフする期間である時刻ｔ２
からｔ３には、チョ−クコイル６に流れる電流ｉ６は転
流ダイオ−ド５を流れて電流ｉ５の連続性が維持され
る。

【００１７】なお、転流ダイオ−ド５を設けない場合
は、チョ−クコイル６を流れる電流ｉ６が第二のＭＯＳ
−ＦＥＴ９のボディ−ダイオ−ドを介して流れるので連
続性は維持されるが、第二のＭＯＳ−ＦＥＴ９のボディ
−ダイオ−ドの電流降下と逆回復時間は転流ダイオ−ド
５に比べて大きいため、電力損失が著しく大きくなる。

【００１８】

【発明が解決しようとする課題】しかしながら、転流ダ
イオ−ドを設けることにより電力損失の低減を図ること
ができるが、この場合においても、転流ダイオ−ドの電
圧降下は第二のＭＯＳ−ＦＥＴがオン状態における電圧
降下よりも大きく、転流ダイオ−ドに電流が流れる際に
電力損失が発生するという問題が生じる。

【００１９】そこで、本発明は上記課題を解決するため
のＤＣ−ＤＣコンバ−タの提供を目的とする。

【００２０】

【００２１】

【００２２】

【００２３】

【課題を解決するための手段】 本発明のＤＣ−ＤＣコン
バータは、上記目的を達成するために次のように構成さ
れる。すなわち、 直流電源に両端が接続されたトランス
の一次巻線とスイッチ素子とからなる直列回路と、前記
スイッチ素子のオン・オフ動作によりトランスの二次巻
線に誘起される電圧を整流平滑するチョ−クコイルとコ
ンデンサとからなる平滑フィルタとを有するＤＣ−ＤＣ
コンバ−タにおいて、トランスに磁気結合した三次巻線
を設け、トランスの二次巻線の一端に第一のＭＯＳ−Ｆ
ＥＴのドレインと第二のＭＯＳ−ＦＥＴのゲ−トが共通
接続され、二次巻線の他端に第二のＭＯＳ−ＦＥＴのド
レインと前記平滑フィルタのコンデンサ側が共通接続さ
れ、三次巻線の一端に第一のＭＯＳ−ＦＥＴのゲ−トと
ダイオ−ドのアノ−ドが共通接続され、三次巻線の他端
に第一のＭＯＳ−ＦＥＴと第二のＭＯＳ−ＦＥＴのソ−
スが共通接続されるとともに平滑フィルタのチョ−クコ
イル側が接続され、ダイオ−ドのカソ−ドは前記平滑フ
ィルタのチョ−クコイルとコンデンサの接続点に接続さ
れたものである。

【００２４】スイッチ素子がオンすると、一次巻線と磁
気結合された二次巻線および三次巻線には電圧が誘起さ
れる。三次巻線に誘起された電圧が第一のＭＯＳ−ＦＥ
Ｔのゲ−トＧ・ソ−スＳ間に印加され、第一のＭＯＳ−
ＦＥＴはオンする。一方、第二のＭＯＳ−ＦＥＴは、第
一のＭＯＳ−ＦＥＴがオンするためにゲ−トＧ・ソ−ス
Ｓ間が短絡され、オフ状態が維持される。この結果、二
次巻線と、コンデンサと、チョ−クコイルと、第一のＭ
ＯＳ−ＦＥＴとを順に通る経路に電流が流れ、コンデン
サが充電される。

【００２５】スイッチ素子がオフすると、チョ−クコイ
ルに蓄えられた励磁エネルギにより逆電圧が発生してダ
イオ−ドが瞬間的にオンする。この逆電圧は、第一のＭ
ＯＳ−ＦＥＴのゲ−トＧ・ソ−スＳ間に印加され、第一
のＭＯＳ−ＦＥＴはオフする。一方、一次巻線の励磁エ
ネルギとスイッチ素子の寄生容量との共振現象により一
次巻線には逆電圧が誘起される。このため、一次巻線と
磁気結合された二次巻線および三次巻線には、逆電圧が
誘起される。二次巻線に誘起された電圧は第二のＭＯＳ
−ＦＥＴのゲ−トＧ・ソ−スＳ間に印加され、第二のＭ
ＯＳ−ＦＥＴはオンする。また、第一のＭＯＳ−ＦＥＴ
は、オフ状態が維持される。従って、チョ−クコイルを
流れる電流は第二のＭＯＳ−ＦＥＴに流れ、チョ−クコ
イルを流れる電流の連続性が維持される。また、電流が
ＭＯＳ−ＦＥＴに流れた際の電圧降下は小さいので、Ｍ
ＯＳ−ＦＥＴにおける発熱は小さくなる。

【００２６】

【発明の実施の形態】図１を用いて、本発明に係るＤＣ
−ＤＣコンバ−タについて説明する。なお、従来と同じ
構成部品は同じ番号を使用する。

【００２７】ＤＣ−ＤＣコンバ−タは、入力側回路と出
力側回路とから構成される。入力側回路は、直流電源１
と、トランス２の一次巻線２Ａと、スイッチ素子３とか
らなり、出力側回路は、同期整流器１５と、トランス２
の二次巻線２Ｂと、チョ−クコイル６と、コンデンサ７
とからなる。なお、スイッチ素子３としては、ＭＯＳ−
ＦＥＴが使用される。また、直流電源１は、例えば商用
電源を整流回路および平滑回路によって整流、平滑して
得られる電源である。

【００２８】一次巻線２Ａの巻始端Ｔ１は、直流電源１
の正側に接続される。また、巻終端Ｔ２は、スイッチ素
子３のドレインＤに接続される。さらに、スイッチ素子
３のソ−スＳは、直流電源１の負側に接続される。

【００２９】二次巻線２Ｂには、同期整流器１５が接続
される。同期整流器１５は、第一のＭＯＳ−ＦＥＴ１６
と、第二のＭＯＳ−ＦＥＴ１７と、一次巻線２Ａおよび
二次巻線２Ｂと磁気結合した三次巻線１８と、ダイオ−
ド１９とから構成される。二次巻線２Ｂの巻始端Ｔ３
は、第二のＭＯＳ−ＦＥＴ１７のドレインＤに接続され
る。二次巻線２Ｂの巻終端Ｔ４は、第一のＭＯＳ−ＦＥ
Ｔ１６のドレインＤおよび第二のＭＯＳ−ＦＥＴ１７の
ゲ−トＧに接続される。さらに、三次巻線１８の巻始端
Ｔ５は、第一のＭＯＳ−ＦＥＴ１６のゲ−トＧおよびダ
イオ−ド１９のアノ−ドに接続される。三次巻線１８の
巻終端Ｔ６は、第一のＭＯＳ−ＦＥＴ１６および第二の
ＭＯＳ−ＦＥＴ１７のソ−スＳに接続される。

【００３０】第一のＭＯＳ−ＦＥＴ１６および第二のＭ
ＯＳ−ＦＥＴ１７のソ−スＳには、チョ−クコイル６の
一端が接続され、他端はコンデンサ７の一端に接続され
る。コンデンサ７の他端は、第二のＭＯＳ−ＦＥＴ１７
のドレインＤに接続される。なお、チョ−クコイル６と
コンデンサ７とにより、平滑フィルタが形成される。

【００３１】コンデンサ７の他端には、抵抗器１０、１
１とからなる直列回路の一端が接続され、直列回路の他
端は接地される。抵抗器１０、１１の接続点は、フォト
カプラ１２を介して、制御回路１３に接続される。制御
回路１３は、スイッチ素子３のゲ−トＧに接続される。
なお、制御回路１３は、スイッチ素子３をオン・オフす
るための制御信号を与える。制御回路１３は、一般的に
パルス幅変調器によって構成され、コンデンサ７の両端
電圧が低下するとスイッチ素子３のゲ−トＧに加えるオ
ン信号のパルス幅を広く制御し、両端電圧が上昇すると
スイッチ素子３のゲ−トＧに加えるオン信号のパルス幅
を狭く制御する。この結果、コンデンサ７の両端電圧
は、一定電圧に制御される。

【００３２】コンデンサ７の両端には負荷１４が接続さ
れ、コンデンサ７の両端電圧がＤＣ−ＤＣコンバ−タの
出力電圧として負荷１４に供給される。

【００３３】次に、図２（ａ）乃至（ｉ）に示す動作波
形図を用いて、ＤＣ−ＤＣコンバ−タの回路動作につい
て説明する。なお、横軸は、時間軸ｔである。

【００３４】時刻ｔ０で、図２（ａ）のようにスイッチ
素子３が制御回路１３によってスイッチング制御されて
オンすると、直流電源１から一次巻線２Ａとスイッチ素
子３を順に通って直流電流１に戻る閉回路が形成され
る。この結果、ＤＣ−ＤＣコンバ−タの入力側回路に電
流が流れ、一次巻線２Ａの両端Ｔ１、Ｔ２間に電圧Ｅが
印加され、図２（ｂ）のように二次巻線２Ｂの両端Ｔ
３、Ｔ４間には電圧ｖ２Ｂが誘起される。一次巻線２Ａ
の巻数をｎ１、二次巻線２Ｂの巻数をｎ２とすると、誘
起される電圧ｖ２Ｂは、｛Ｅ・（ｎ２／ｎ１）｝とな
る。

【００３５】また、一次巻線２Ａと磁気結合された三次
巻線１８の両端Ｔ５、Ｔ６間には、図２（ｃ）のように
電圧ｖ１８が誘起される。三次巻線１８の巻数をｎ３と
すると、誘起される電圧ｖ１８は、｛Ｅ・（ｎ３／ｎ
１）｝となる。三次巻線１８の両端Ｔ５、Ｔ６間に誘起
される電圧ｖ１８は、図２（ｄ）のように第一のＭＯＳ
−ＦＥＴ１６のゲ−トＧ・ソ−スＳ間に印加される。従
って、第一のＭＯＳ−ＦＥＴ１６のゲ−トＧの電位はソ
−スＳの電位よりも高電位となるので、第一のＭＯＳ−
ＦＥＴ１６はスイッチ素子３のオン動作に同期してオン
する。

【００３６】一方、第二のＭＯＳ−ＦＥＴ１７は、図２
（ｆ）のように第一のＭＯＳ−ＦＥＴ１６のオン動作に
よってゲ−トＧ・ソ−スＳ間が短絡されるので、オフ状
態が維持される。

【００３７】チョ−クコイル６の両端電圧をｖ６、コン
デンサ７の両端電圧をｖ７とすると、チョ−クコイル６
の両端電圧をｖ６は、（ｖ２Ｂ−ｖ７）であらわされ
る。この時、チョ−クコイル６の両端電圧ｖ６は、三次
巻線１８の両端Ｔ５、Ｔ６間に誘起される電圧ｖ１８よ
りも大きくなるよう、一次巻線２Ａの巻数ｎ１、二次巻
線２Ｂの巻数ｎ２、三次巻線１８の巻数ｎ３が設定され
る。

【００３８】この結果、スイッチ素子３がオンすると、
三次巻線１８と、ダイオ−ド１９と、チョ−クコイル６
を順に通る経路に電流が流れることなく、二次巻線２Ｂ
と、コンデンサ７と、チョ−クコイル６と、第一のＭＯ
Ｓ−ＦＥＴ１６を順に通る経路に電流が流れ、コンデン
サ７が充電される。なお、図２（ｅ）および図２（ｉ）
のように、チョ−クコイル６に流れる電流ｉ６と、第一
のＭＯＳ−ＦＥＴ１６に流れる電流ｉ１６の電流量は等
しくなる。

【００３９】時刻ｔ１で、図２（ａ）のようにスイッチ
素子３がオンからオフに切り替わると、二次巻線２Ｂの
両端Ｔ３、Ｔ４間の電圧ｖ２Ｂおよび三次巻線１８の両
端Ｔ５、Ｔ６間の電圧ｖ１８は、図２（ｂ）と図２
（ｃ）のようにいったん零となる。一方、チョ−クコイ
ル６に蓄えられた励磁エネルギによって発生する逆電圧
により、図２（ｈ）のようにダイオ−ド１９が瞬間的に
オンし、チョ−クコイル６と、第一のＭＯＳ−ＦＥＴ１
６のゲ−トＧ・ソ−スＳ間の寄生容量と、ダイオ−ド１
９を順に通る経路に電流が流れる。なお、ダイオ−ド１
９の順方向電圧は小さいので、図２（ｈ）のようにオン
時の両端電圧はほぼ零となる。この結果、第一のＭＯＳ
−ＦＥＴ１６のゲ−トＧの電位はソ−スＳの電位よりも
低電位となるので、第一のＭＯＳ−ＦＥＴ１６はオフす
る。

【００４０】時刻ｔ１からｔ２の期間では、一次巻線２
Ａに蓄えられた励磁エネルギとスイッチ素子３自身が有
する寄生容量との共振現象により、一次巻線２Ａの両端
Ｔ１、Ｔ２間には逆電圧が過渡的に発生する。従って、
一次巻線２Ａと磁気結合された二次巻線２Ｂの両端Ｔ
３、Ｔ４間と、三次巻線１８の両端Ｔ５、Ｔ６間に逆電
圧が誘起される。

【００４１】二次巻線２Ｂの両端Ｔ３、Ｔ４間の電圧ｖ
２Ｂは、第二のＭＯＳ−ＦＥＴ１７のゲ−トＧ・ソ−ス
Ｓ間に印加される。この結果、第二のＭＯＳ−ＦＥＴ１
７のゲ−トＧの電位はソ−スＳの電位よりも高電位とな
るので、第二のＭＯＳ−ＦＥＴ１７はオンする。また、
三次巻線１８の両端Ｔ５、Ｔ６間の両端電圧ｖ１８によ
り、第一のＭＯＳ−ＦＥＴ１６のゲ−トＧの電位はソ−
スＳの電位よりも低電位となるので、第一のＭＯＳ−Ｆ
ＥＴ１６はオフ状態が維持される。

【００４２】また、この時、三次巻線１８の両端Ｔ５、
Ｔ６間に誘起される電圧ｖ１８は、チョ−クコイル６の
両端電圧ｖ６よりも大きいため、ダイオ−ド１９は逆バ
イアスされてオフする。従って、チョ−クコイル６を流
れる電流ｉ６は第二のＭＯＳ−ＦＥＴ１７に流れ、チョ
−クコイル６を流れる電流ｉ６の連続性が保たれる。

【００４３】時刻ｔ２で、チョ−クコイル６の両端電圧
ｖ６が、一次巻線２Ａによって誘起される三次巻線１８
の両端Ｔ５、Ｔ６間の電圧ｖ１８よりも大きくなると、
ダイオ−ド１９はオンする。

【００４４】時刻ｔ２からｔ３では、ダイオ−ド１９の
オン状態が維持される。すなわち、三次巻線１８の両端
Ｔ５、Ｔ６間の電圧ｖ１８はチョ−ク６の両端電圧ｖ６
にクランプされる。なお、三次巻線１８と磁気結合され
た二次巻線２Ｂの両端Ｔ３、Ｔ４間には、図２（ｂ）の
ように逆電圧が誘起され、二次巻線２Ｂの両端Ｔ３、Ｔ
４間の電圧ｖ２Ｂは、｛ｖ６・（ｎ２／ｎ３）｝とな
る。この結果、図４（ｆ）のように第二のＭＯＳ−ＦＥ
Ｔ１７は順バイアスが維持され、オン状態が維持され
る。

【００４５】時刻ｔ３で再びスイッチ素子３が再びオン
からオフに切り替わると、一次巻線２Ａの両端Ｔ１、Ｔ
２間に直流電源１の電圧Ｅが印加され、前記時刻ｔ０の
動作と同一の動作が行われる。この後、時刻ｔ０〜ｔ３
の動作が操り返し行われる。

【００４６】

【発明の効果】本発明は、上述のような構成であるから
次のような効果を有する。すなわち、第一のＭＯＳ−Ｆ
ＥＴがオフすると、第二のＭＯＳ−ＦＥＴがオンする。
このため、今まで第一のＭＯＳ−ＦＥＴを流れていたチ
ョ−クコイルからの電流は電圧降下の小さい第二のＭＯ
Ｓ−ＦＥＴを流れ、チョ−クコイルを流れる電流の連続
性が維持される。また、従来の同期整流回路を使用する
際に使用していた転流ダイオ−ドが不要となるため、転
流ダイオ−ドで発生していた発熱が低減される。従っ
て、同期整流器が組み込まれたＤＣ−ＤＣコンバ−タに
おける電力損失が低減され、変換効率を高めることがで
きる。さらに、従来のように転流ダイオ−ドを使用して
いた場合には、発生した熱を効率良く空気中に拡散する
ため、ＤＣ−ＤＣコンバ−タを大型化する必要があっ
た。しかしながら、発熱が低減されるのでＤＣ−ＤＣコ
ンバ−タの形状を小型化することができる。

【図面の簡単な説明】

【図１】本発明に係るＤＣ−ＤＣコンバ−タの回路図で
ある。

【図２】本発明に係るＤＣ−ＤＣコンバ−タの動作波形
図である。

【図３】従来に係るＤＣ−ＤＣコンバ−タの回路図であ
る。

【図４】従来に係るＤＣ−ＤＣコンバ−タの動作波形図
である。

【符号の説明】

１ 直流電源 ２ トランス ２Ａ 一次巻線 ２Ｂ 二次巻線 ３ スイッチ素子 ６ チョ−クコイル ７ コンデンサ １５ 同期整流器 １６ 第一のＭＯＳ−ＦＥＴ １７ 第二のＭＯＳ−ＦＥＴ １８ 三次巻線 １９ ダイオ−ド

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直流電源に両端が接続されたトランスの
   一次巻線とスイッチ素子とからなる直列回路と、前記ス
   イッチ素子のオン・オフ動作によりトランスの二次巻線
   に誘起される電圧を整流平滑するチョ−クコイルとコン
   デンサとからなる平滑フィルタとを有するＤＣ−ＤＣコ
   ンバ−タにおいて、トランスに磁気結合した三次巻線を
   設け、トランスの二次巻線の一端に第一のＭＯＳ−ＦＥ
   Ｔのドレインと第二のＭＯＳ−ＦＥＴのゲ−トが共通接
   続され、二次巻線の他端に第二のＭＯＳ−ＦＥＴのドレ
   インと前記平滑フィルタのコンデンサ側が共通接続さ
   れ、三次巻線の一端に第一のＭＯＳ−ＦＥＴのゲ−トと
   ダイオ−ドのアノ−ドが共通接続され、三次巻線の他端
   に第一のＭＯＳ−ＦＥＴと第二のＭＯＳ−ＦＥＴのソ−
   スが共通接続されるとともに平滑フィルタのチョ−クコ
   イル側が接続され、ダイオ−ドのカソ−ドは前記平滑フ
   ィルタのチョ−クコイルとコンデンサの接続点に接続さ
   れたことを特徴とするＤＣ−ＤＣコンバ−タ。