JP3374836B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源装置に係り、特
に、トランスの一次巻線に断続的に電圧を印加し、トラ
ンスの中点付き二次巻線に誘起された電圧を整流・平滑
化して負荷に供給する電源装置に関する。

【０００２】

【従来の技術】従来より、スイッチング素子によってト
ランスの一次巻線に直流電圧を断続的に印加し、センタ
ータップ（中点）が設けられたトランスの二次巻線に誘
起された電圧を、整流回路によって整流（全波整流）す
ると共に平滑化することで所定の直流電圧を得るスイッ
チング電源装置（所謂ＤＣ−ＤＣコンバータ）が知られ
ている。この種のスイッチング電源装置において、整流
回路の整流素子としてはダイオードを用いることが一般
的であるが、ダイオードの順方向電圧降下（例えば0.6V
程度）により整流回路で損失が発生し、この損失がスイ
ッチング電源装置の効率向上の妨げとなっている。

【０００３】整流回路での損失を低減する方法の１つと
して、ショットキーダイオードを整流素子として用いる
方法は従来より採用されているが、この方法は素子の性
能に依存するものであり、飛躍的な損失低減は望めな
い。他の方法として、回路技術により損失低減を行う方
法も知られており、整流素子としてＭＯＳＦＥＴ等のス
イッチング素子を利用した同期整流回路を整流回路とし
て用いる方法が主として用いられている。

【０００４】同期整流回路におけるＭＯＳＦＥＴの駆動
方式としては、例えばトランスの二次巻線の一端と平滑
回路との導通をオンオフする第１のＭＯＳＦＥＴのゲー
トを二次巻線の他端に接続すると共に、二次巻線の他端
と平滑回路との導通をオンオフする第２のＭＯＳＦＥＴ
のゲートを二次巻線の一端に接続した構成（特開平７−
３３７００５号公報参照）や、ＭＯＳＦＥＴのゲートと
二次巻線との間に抵抗を設けた構成（実開平７−２３９
９０号公報参照）、ＭＯＳＦＥＴのゲートと二次巻線と
の間に抵抗、ダイオード及びコンデンサを並列設けた構
成（特開平８−３３１８４１号公報参照）等が提案され
ている。

【０００５】上述した各構成では、何れもトランスの一
次巻線に電圧が印加されている期間（整流期間）に何れ
か一方のＭＯＳＦＥＴがオン状態となって同期整流回路
が働くので、整流期間の損失の低減を達成することがで
きる。しかし、整流期間の損失は低減できるものの、転
流期間（トランスの一次巻線に電圧が印加されていない
期間）に、平滑回路のインダクタンスによって発生した
電流が全てＭＯＳＦＥＴのボディダイオード（ＭＯＳＦ
ＥＴの内部ダイオード：寄生ダイオードともいう）を流
れることで損失が発生する。一般に、ボディダイオード
はファストリカバリダイオードやショットキーダイオー
ドと比較して順方向電圧降下が大きいので損失はかえっ
て増大する。このため、転流期間にボディダイオードに
電流が流れないようにするための工夫が必要となる。

【０００６】また、転流期間の損失を低減するため、入
力電圧を制御して転流期間を短くする方法も提案されて
いるが、この方式で損失を有効に低減するためには転流
期間を非常に短くする必要があり、スイッチング電源装
置としての動作範囲が狭くなってしまうという問題があ
る。

【０００７】また、特開平３−１１７３６４号公報に
は、中点付きの２次巻線を２組備えたトランスを用いる
と共に平滑回路のインダクタンスとしてチョークトラン
スを用い、転流期間に２次側の２個のスイッチング素子
を各々オンさせる構成や、転流期間にはチョークトラン
スの二次巻線に誘起された電圧によってスイッチング素
子をオンさせて平滑回路の入力端を短絡させることでチ
ョークトランスの一次巻線の蓄積電力を負荷へ供給する
構成が開示されている。しかし、上記回路はトランスの
構成が複雑になるという欠点を有している。また、チョ
ークトランスを用いてスイッチング素子をオンオフさせ
る構成ではスイッチング素子をオンオフさせる信号の位
相遅れによって損失が生ずるという問題もある。

【０００８】更に、特開平８−３２２２４５号公報の図
７や図９等には、トランスの一次側に変流器を設けて一
次側のスイッチング素子を流れる電流を変流器により検
出すると共に、トランスの二次側に駆動電源用の補助巻
線を設け、転流期間にも二次側のスイッチング素子をオ
ンさせる構成が開示されているが、上記の構成では一次
側に変流器を設ける必要があると共にトランスに補助巻
線を設ける必要があるので回路構成が複雑となり、コス
ト等の面で不利である。

【０００９】また、特開平９−１４９６３５号公報に
は、トランスの一次側に４個のスイッチング素子を備え
たフルブリッジのインバータを設け、二次側に一対のス
イッチング素子から成る同期整流回路を設けた構成にお
いて、転流期間には、それまでの整流期間にオン状態と
なっていた一次側のスイッチング素子対の一方のみをオ
フさせると共に、二次側の一対のスイッチング素子の一
方もオン状態を継続させる技術が開示されている。ま
た、特開平９−１４９６３６号公報には、上記公報と同
様の構成の電源装置において、転流期間には二次側の一
対のスイッチング素子を各々オンさせることが記載され
ている。しかしながら、上記各公報に記載の技術は、何
れもスイッチング素子をオンオフさせる駆動信号を発生
させる回路の回路構成が非常に複雑になるという欠点が
ある。

【００１０】

【発明が解決しようとする課題】上述したように、セン
タタップ型の同期整流回路を含んで構成された従来の電
源装置は、何れも、転流期間にスイッチング素子のボデ
ィダイオードに電流が流れることで損失が生ずるか、又
はボディダイオードに電流が流れることを阻止するため
に回路構成が非常に複雑になる、という欠点を有してい
た。

【００１１】本発明は上記事実を考慮して成されたもの
で、簡易な構成で損失を低減できる電源装置を得ること
が目的である。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明に係る電源装置は、一次巻線と、
中点が設けられた二次巻線とを備えたトランスと、前記
トランスの一次巻線に一方向の電圧を印加した後に電圧
の印加を所定期間停止し、前記一次巻線に他方向の電圧
を印加した後に電圧の印加を所定期間停止することを繰
り返す電圧印加手段と、前記トランスの二次巻線の両端
と接続点との間に各々設けられ、各々ダイオードが並列
に設けられた一対の第１スイッチング素子と、前記二次
巻線の中点と前記接続点との間に設けられた平滑回路
と、前記一次巻線に電圧が印加されている期間に前記一
対の第１スイッチング素子を交互にオンさせる制御手段
と、制御信号入力端の電位が高電位のときにオン状態、
低電位のときにオフ状態となり、オン状態で前記二次巻
線の中点と前記接続点とを短絡するように設けられた第
２スイッチング素子と、前記二次巻線の中点又は接続点
の電位が高電位とされている間は前記第２スイッチング
素子の制御信号入力端の電位を低電位とし、前記二次巻
線の中点又は接続点の電位が低電位とされている間は、
前記平滑回路の出力を抵抗を介して前記第２スイッチン
グ素子の制御信号入力端に接続する給電線から供給され
るエネルギーにより、前記第２スイッチング素子の制御
信号入力端の電位を高電位とする短絡制御手段と、を含
んで構成されている。

【００１３】請求項１記載の発明では、トランスの一次
巻線に一方向の電圧を印加した後に電圧の印加を所定期
間停止し、一次巻線に他方向の電圧を印加した後に電圧
の印加を所定期間停止することを繰り返す電圧印加手段
が設けられている。電圧印加手段は、直流電源と、該直
流電源の電圧を一次巻線に一方向の電圧として印加して
いる状態、他方向の電圧として印加している状態、及
び、一次巻線への電圧の印加を停止している状態に切替
え可能な複数のスイッチング素子と、を含んで構成する
ことができ、具体的には、例えばハーフブリッジ型やフ
ルブリッジ型のＤＣ−ＡＣインバータ回路で構成するこ
とができる。

【００１４】また、請求項１の発明では、トランスの二
次巻線の両端と接続点との間に第１スイッチング素子が
各々設けられ、二次巻線の中点と接続点との間に平滑回
路が設けられているので、トランスの一次巻線に電圧が
印加されている期間に、制御手段が一対の第１スイッチ
ング素子を交互にオンさせる（トランスの一次巻線に電
圧が印加されている期間に一対の第１スイッチング素子
の一方をオンさせると共に、前記電圧が印加されている
期間が到来する毎にオンさせる第１スイッチング素子を
切替える）ことで、トランスの一次巻線と二次巻線の巻
数比に応じて二次巻線に誘起された電圧が、一対の第１
スイッチング素子によって整流されると共に平滑回路に
よって平滑化され、負荷に供給することが可能となる。

【００１５】ところで、トランスの一次巻線に電圧が印
加されていない期間には、平滑回路に蓄えられたエネル
ギーが電流として流れ、この電流が第１スイッチング素
子のボディダイオード（第１スイッチング素子に並列に
設けられたダイオード）を流れると損失が生ずる。ボデ
ィダイオードに電流が流れることを阻止することは、二
次巻線の中点と接続点とを短絡することによって達成で
きる。

【００１６】このため請求項１の発明では、制御信号入
力端の電位が高電位のときにオン状態、低電位のときに
オフ状態となる第２スイッチング素子が、オン状態で二
次巻線の中点と接続点とを短絡するように設けられてお
り、短絡制御手段は、二次巻線の中点又は接続点の電位
が高電位とされている間は第２スイッチング素子の制御
信号入力端の電位を低電位とし、二次巻線の中点又は接
続点の電位が低電位とされている間は、記平滑回路の出
力を抵抗を介して第２スイッチング素子の制御信号入力
端に接続する給電線から供給されるエネルギーにより、
第２スイッチング素子の制御信号入力端の電位を高電位
とすることで、前記一次巻線への電圧の印加が停止され
ている期間に第２スイッチング素子をオンさせる。これ
により、平滑回路に蓄えられたエネルギーによる電流は
第２スイッチング素子を通って平滑回路側へ還流するの
で、第１スイッチング素子や第２スイッチング素子のボ
ディダイオードを電流が流れることが阻止され、損失を
低減することができる。また、トランスの二次巻線にも
電流が流れないので、二次巻線を電流が流れることによ
る損失（銅損）も解消することができる。

【００１７】前述のように、二次巻線の中点（又は接続
点の電位）は、一次巻線に電圧が印加されていない期間
（すなわち第２スイッチング素子をオンすべき期間）に
のみ低電位となるので、二次巻線の中点（又は接続点の
電位）の電位を利用することで、第２スイッチング素子
を適正なタイミングでオンオフさせる（一次巻線に電圧
が印加されていない期間にのみオンさせる）信号を非常
に簡易な構成で生成することが可能となる。

【００１８】なお、請求項１に記載の短絡制御手段は、
例えば請求項２に記載したように、給電線とトランスの
二次巻線の接続点又は中点の間に設けられ、前記二次巻
線の中点又は接続点の電位を分圧した電圧に応じてオン
オフされるトランジスタを含んで構成することができ
る。

【００１９】請求項３記載の発明に係る電源装置は、一
次巻線と、中点が設けられた二次巻線とを備えたトラン
スと、前記トランスの一次巻線に一方向の電圧を印加し
た後に電圧の印加を所定期間停止し、前記一次巻線に他
方向の電圧を印加した後に電圧の印加を所定期間停止す
ることを繰り返す電圧印加手段と、前記トランスの二次
巻線の両端と接続点との間に各々設けられ、各々ダイオ
ードが並列に設けられた一対の第１スイッチング素子
と、前記二次巻線の中点と前記接続点との間に設けられ
た平滑回路と、前記一次巻線に電圧が印加されている期
間に前記一対の第１スイッチング素子を交互にオンさせ
る制御手段と、オン状態で前記二次巻線の中点と前記接
続点とを短絡するように設けられ、前記一次巻線に電圧
が印加されていない期間に順方向電圧が印加されるダイ
オードが並列に設けられた第２スイッチング素子と、前
記ダイオードを介して流れる電流が所定値以上のときに
出力信号を高電位とする比較器を含んで構成され、該比
較器から出力された信号を前記第２スイッチング素子の
制御信号入力端に入力することで、前記一次巻線への電
圧の印加が停止されている期間に第２スイッチング素子
をオンさせる短絡制御手段と、を含んで構成されてい
る。

【００２０】請求項３記載の発明では、請求項１の発明
と同様のトランス、電圧印加手段、一対の第１スイッチ
ング素子、平滑回路、制御手段が設けられている。請求
項３記載の発明に係る第２スイッチング素子は、一次巻
線に電圧が印加されていない期間に順方向電圧が印加さ
れるダイオードが並列に設けられており、一次巻線に電
圧が印加されていない期間が始まるとダイオードを介し
て電流が流れ、一次巻線に電圧が印加されていない期間
が終了すると第２スイッチング素子がオン状態であって
も前記電流が流れなくなる（第２スイッチング素子がモ
ノポーラトランジスタである等の場合）ので、第２スイ
ッチング素子を介して流れる電流を利用することによっ
ても、第２スイッチング素子を適正なタイミングでオン
オフさせる信号を非常に簡易な構成で生成することが可
能となる。

【００２１】このため、請求項３記載の発明では、ダイ
オードを流れる電流が所定値以上のときに出力信号を高
電位とする比較器を含んで短絡制御手段を構成してお
り、比較器からは、第２スイッチング素子を適正なタイ
ミングでオンオフさせる信号が出力されることになるの
で、該信号を第２のスイッチング素子の制御信号入力端
（例えばＭＯＳＦＥＴにおけるゲート）にそのまま入力
する、という簡易な構成により第２スイッチング素子を
適正なタイミングでオンオフさせることができる。

【００２２】なお、この態様では一次巻線に電圧が印加
されていない期間が始まると第２スイッチング素子とし
てのＮ型ＭＯＳＦＥＴのボディダイオードを電流が流れ
ることになるが、比較器によってＮ型ＭＯＳＦＥＴがオ
ンされた後は、Ｎ型ＭＯＳＦＥＴのチャンネルを通って
電流が流れることでボディダイオードには電流が流れな
いので、ボディダイオードを通って電流が流れている期
間はごく僅かであり、ボディダイオードを電流が流れる
ことによる損失もごく僅かで済む。

【００２３】上述したように、請求項３の発明によれ
ば、一対の第１スイッチング素子のボディダイオードに
電流が流れることを阻止することを、トランスに補助巻
線を設けたりトランスの一次側或いは平滑回路に特別な
回路や素子を設けることなく実現でき、第２スイッチン
グ素子のボディダイオードに定常的に電流が流れること
も阻止できるので、簡易な構成で損失を低減することが
できる。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態の一例を詳細に説明する。なお、以下では、本発
明の実施形態の説明に先立ち、まず本発明の比較例を説
明する。

【００２５】〔比較例〕図１には比較例に係る電源装置
１０が示されている。電源装置１０は、一次巻線１２Ａ
及び中点が設けられた二次巻線１２Ｂを備えたトランス
１２と、トランス１２の一次巻線１２Ａに接続されたＤ
Ｃ−ＡＣインバータ回路１４と、トランス１２の二次巻
線１２Ｂに接続された同期整流回路１６と、同期整流回
路１６に接続された平滑回路１８と、平滑回路１８及び
ＤＣ−ＡＣインバータ回路１４に接続された帰還・制御
回路２０と、で構成され、平滑回路１８に接続された負
荷２２に直流電圧を供給するものである。

【００２６】ＤＣ−ＡＣインバータ回路１４は電圧印加
手段に対応しており、本比較例では、ＤＣ−ＡＣインバ
ータ回路１４としてハーフブリッジ型のインバータ回路
を用いている。すなわち、ＤＣ−ＡＣインバータ回路１
４は直流電圧源２６を備え、直流電圧源２６のプラス端
子はＭＯＳＦＥＴ２８のドレイン及びコンデンサ３２の
一端に各々接続されている。なお直流電圧源２６は、例
えば商用の交流電圧源と整流回路と平滑回路で構成する
ことができる。

【００２７】ＭＯＳＦＥＴ２８のソースはトランス１２
の一次巻線１２Ａの一端及びＭＯＳＦＥＴ３０のドレイ
ンに各々接続されており、コンデンサ３２の他端はトラ
ンス１２の一次巻線１２Ａの他端及びコンデンサ３４の
一端に接続されている。ＭＯＳＦＥＴ３０のソース及び
コンデンサ３４の他端は直流電圧源２６のマイナス端子
に接続されている。ＭＯＳＦＥＴ２８、３０のゲートは
帰還・制御回路２０に接続されており、ＭＯＳＦＥＴ２
８、３０は帰還・制御回路２０によってオンオフが制御
される（詳細は後述）。

【００２８】また、本比較例に係る同期整流回路１６は
Ｎ型のＭＯＳＦＥＴ３８、４０を備えている。なお図１
では、ＭＯＳＦＥＴ３８、４０のボディダイオードを各
々「３８ａ」「４０ａ」の符号を付して示している。Ｍ
ＯＳＦＥＴ３８のドレインはトランス１２の二次巻線１
２Ｂの一端に接続されており、ＭＯＳＦＥＴ４０のドレ
インは二次巻線１２Ｂの他端に接続されている。また、
ＭＯＳＦＥＴ３８、４０のソースは接続点Ｐで互いに接
続されている。ＭＯＳＦＥＴ３８、４０は本発明に係る
一対の第１スイッチング素子に対応している。

【００２９】なお、以下では説明の都合上、便宜的に、
トランス１２の二次巻線１２Ｂのうち、ＭＯＳＦＥＴ３
８のドレインと接続されている二次巻線１２Ｂの一端か
ら二次巻線１２Ｂの中点迄の区間の巻線を「二次巻線１
２Ｂ₀」、ＭＯＳＦＥＴ４０のドレインと接続されてい
る二次巻線１２Ｂの他端から二次巻線１２Ｂの中点迄の
区間の巻線を「二次巻線１２Ｂ₁」と称して各々を区別
する。

【００３０】また、トランス１２の二次巻線１２Ｂのう
ち二次巻線１２Ｂ₀側の端部は反転回路（ＮＯＴ回路）
４２の入力端に接続されており、反転回路４２の出力端
はＭＯＳＦＥＴ３８のゲートに接続されている。同様
に、二次巻線１２Ｂのうち二次巻線１２Ｂ₁側の端部は
反転回路４４の入力端に接続されており、反転回路４４
の出力端はＭＯＳＦＥＴ４０のゲートに接続されてい
る。

【００３１】平滑回路１８は、一端がトランス１２の二
次巻線１２Ｂの中点に接続されたインダクタンス４８
と、一端がインダクタンス５０の他端に接続され他端が
接続点Ｐに接続されたコンデンサ５０と、で構成されて
いる。電源装置１０による直流電圧供給対象としての負
荷２２はコンデンサ５０の両端に接続される。

【００３２】また、コンデンサ５０の一端から負荷２２
へ至る給電線の途中には接続線５４の一端が接続されて
おり、接続線５４の他端は、直列に接続された帰還・制
御回路２０の抵抗５６、５８を介して接続点Ｐに接続さ
れている。抵抗５６と抵抗５８の接続点は誤差増幅器６
０の入力端に接続されており、電源装置１０から負荷２
２に供給される直流電圧は抵抗５６、５８によって分圧
されて誤差増幅器６０に入力される。誤差増幅器６０は
目標電圧値に対する入力電圧値の差（誤差）が０となる
ように誤差の極性を反転して増幅する。

【００３３】誤差増幅器６０の出力端はフォトカプラ６
２を介して可変周波数発振回路６４の入力端に接続され
ており、可変周波数発振回路６４の出力端はパルス発生
回路６６に接続されている。可変周波数発振回路６４
は、予め定められた基準周波数に対し、フォトカプラ６
２を介して誤差増幅器６０から入力された信号の電圧値
に応じて発振周波数を変化させ、該発振周波数の信号を
パルス発生回路６６に入力する。

【００３４】本比較例では、ＭＯＳＦＥＴ２８、３０の
オフ時間ｔ_OFFを一定とし、オン時間ｔ_ONを変化させる
ことでＭＯＳＦＥＴ２８、３０のオンオフのデューティ
ー比を制御して負荷２２に供給する直流電圧を一定に制
御している。ＭＯＳＦＥＴ２８、３０のオフ時間ｔ_OFF
はワンショットタイマ６８に保持されており、オフ時間
ｔ_OFFを規定する信号がワンショットタイマ６８からパ
ルス発生回路６６に入力される。

【００３５】パルス発生回路６６は、可変周波数発振回
路６４及びワンショットタイマ６８から入力された信号
に基づき、ＭＯＳＦＥＴ２８のみがオン時間ｔ_ONだけオ
ンし、次にＭＯＳＦＥＴ２８、３０がオフ時間ｔ_OFFだ
け各々オフし、続いてＭＯＳＦＥＴ３０のみがオン時間
ｔ_ONだけオンし、更にＭＯＳＦＥＴ２８、３０がオフ時
間ｔ_OFFだけ各々オフするようにＭＯＳＦＥＴ２８、３
０をオンオフさせる駆動信号（パルス信号）を生成し、
生成した駆動信号をＭＯＳＦＥＴ２８、３０のゲートに
各々入力する。

【００３６】次に、本比較例の作用として電源装置１０
の動作について説明する。ＤＣ−ＡＣインバータ回路１
４では、ＭＯＳＦＥＴ２８がオンしているときには、直
流電圧源２６→ＭＯＳＦＥＴ２８→トランス１２の一次
巻線１２Ａ→コンデンサ３２，３４という経路で電流が
流れ、ＭＯＳＦＥＴ３０がオンしているときには、コン
デンサ３２，３４→トランス１２の一次巻線１２Ａ→Ｍ
ＯＳＦＥＴ３０→直流電圧源２６という経路で電流が流
れる。

【００３７】従って、一次巻線１２Ａに流れる電流の向
き（一次巻線１２Ａに印加される電圧の向き）は、ＭＯ
ＳＦＥＴ２８がオンしているときとＭＯＳＦＥＴ３０が
オンしているときで逆向きとなり、図２に「一次巻線電
圧」及び「一次巻線電流」として示すように、一次巻線
１２Ａには、一定の休止期間（＝オフ時間ｔ_OFF）を挟
んで、極性の異なる電圧が交互に印加されて互いに逆向
きの電流が交互に流れる。なお、図２に示した一次巻線
電圧及び一次巻線電流は、ＭＯＳＦＥＴ３０がオンし、
コンデンサ３２，３４→一次巻線１２Ａ→ＭＯＳＦＥＴ
３０→直流電圧源２６という経路で電流が流れている状
態での極性を「正」として表示している。

【００３８】トランス１２の一次巻線１２Ａに上記のよ
うに電圧が印加されると、二次巻線１２Ｂの中点の電位
（電圧Ｖ１）、二次巻線１２Ｂのうち二次巻線１２Ｂ₁
側の端部の電位（電圧Ｖ２）、二次巻線１２Ｂのうち二
次巻線１２Ｂ₀側の端部の電位（電圧Ｖ３）は、時間の
経過に伴って図２に示すように変化する。なお、電圧Ｖ
１，Ｖ２，Ｖ３は何れも基準電位が接続点Ｐの電位Ｖ_P
である。また、ＭＯＳＦＥＴ４０のゲートには、電圧Ｖ
２の電圧の高低（ハイレベル／ローレベル）が反転回路
４４によって反転されて入力され（図２に示すＶ４）、
ＭＯＳＦＥＴ３８のゲートには、電圧Ｖ３の電圧の高低
が反転回路４２によって反転されて入力される（図２に
示すＶ５）。なお電圧Ｖ４，Ｖ５も接続点Ｐの電位Ｖ_P
が基準電位である。

【００３９】ＭＯＳＦＥＴ４０は電圧Ｖ４がハイレベル
のときにオンし、ＭＯＳＦＥＴ３８は電圧Ｖ５がハイレ
ベルのときにオンするので、ＤＣ−ＡＣインバータ回路
１４が一次巻線１２Ａに正方向の電圧を印加することで
二次巻線１２Ｂ₀に電圧が誘起されると、電圧Ｖ１及び
電圧Ｖ２がハイレベルで電圧Ｖ３がローレベルとなって
いる状態Ａ（図２に示す期間Ａにおける状態）になり、
電圧Ｖ４がローレベルとなることでＭＯＳＦＥＴ４０は
オフし、電圧Ｖ５がハイレベルとなることでＭＯＳＦＥ
Ｔ３８はオンする。

【００４０】これにより、トランス１２の二次巻線１２
Ｂの中点→インダクタンス４８→コンデンサ５０及び負
荷２２→接続点Ｐ→ＭＯＳＦＥＴ３８→二次巻線１２Ｂ
₀という経路で電流が流れ、所定の極性の直流電圧が平
滑回路１８を介して負荷２２に供給されると共に、平滑
回路１８のインダクタンス４８にエネルギーが蓄積され
る。

【００４１】なお、このときＭＯＳＦＥＴ４０はオフし
ており、二次巻線１２Ｂ₁は逆電圧が誘起された状態と
なっているので、二次巻線１２Ｂのうち二次巻線１２Ｂ
₁側の端部の電位は接続点Ｐの電位Ｖ_Pと比較して高電位
になっている。従って、接続点ＰからＭＯＳＦＥＴ４０
のボディダイオード４０ａを通って電流が流れることは
なく、ボディダイオード４０ａを電流が流れることで損
失が生ずることはない。

【００４２】図２において、二次巻線電流Ｉ_B0は二次巻
線１２Ｂ₀を流れる電流、二次巻線電流Ｉ_B1は二次巻線
１２Ｂ₁を流れる電流、二次側電流Ｉ₀は平滑回路１８の
インダクタンス４８を流れる電流を各々表しているが、
前述のように状態Ａでは二次巻線１２Ｂ₁に電流が流れ
ない（二次巻線電流Ｉ_B1＝０）ので、二次側電流Ｉ₀は
二次巻線電流Ｉ_B0に等しくなる。

【００４３】また、所定のオン時間が経過しＤＣ−ＡＣ
インバータ回路１４が一次巻線１２Ａへの電圧の印加を
休止すると、二次巻線１２Ｂに電圧が誘起されず、電圧
Ｖ１、Ｖ２、Ｖ３が各々ローレベルになっている状態Ｂ
（図２に示す期間Ｂにおける状態）に切り替わり、電圧
Ｖ４、Ｖ５が各々ハイレベルとなることでＭＯＳＦＥＴ
３８、４０が各々オンする。

【００４４】従ってこの状態Ｂでは、平滑回路１８のイ
ンダクタンス４８に蓄積されたエネルギーにより、イン
ダクタンス４８→コンデンサ５０及び負荷２２→接続点
Ｐ→ＭＯＳＦＥＴ３８→二次巻線１２Ｂ₀→二次巻線１
２Ｂの中点→インダクタンス４８という第１の経路を電
流が流れると共に、インダクタンス４８→コンデンサ５
０及び負荷２２→接続点Ｐ→ＭＯＳＦＥＴ４０→二次巻
線１２Ｂ₁→二次巻線１２Ｂの中点→インダクタンス４
８という第２の経路を電流が流れることになり（図２の
期間Ｂにおける二次巻線電流Ｉ_B0、Ｉ_B1、二次側電流Ｉ
₀を参照）、状態Ａのときと同一の極性の直流電圧が負
荷２２に供給される。

【００４５】仮に状態ＢでＭＯＳＦＥＴ３８，４０がオ
フしていた場合、ＭＯＳＦＥＴ３８のボディダイオード
３８ａには二次巻線電流Ｉ_B0が順方向に流れ、ＭＯＳＦ
ＥＴ３８のボディダイオード３８ａには二次巻線電流Ｉ
_B1が順方向に流れることで、ボディダイオード３８ａ，
３８ｂの順方向電圧降下により損失が生ずる。しかし本
比較例では、前述のように状態ＢでＭＯＳＦＥＴ３８、
４０が各々オンしているので、ＭＯＳＦＥＴ３８のボデ
ィダイオード３８ａ及びＭＯＳＦＥＴ４０のボディダイ
オード４０ａを通って電流が流れることはなく、ボディ
ダイオード３８ａ、４０ａを電流が流れることによる損
失の発生を回避することができる。なお、状態Ｂでは二
次巻線１２Ｂ₀、１２Ｂ₁を各々電流が流れるので、二次
側電流Ｉ ₀は二次巻線電流Ｉ_B0と二次巻線電流Ｉ_B1の和
に等しい（Ｉ₀＝Ｉ_B0＋Ｉ_B1）。

【００４６】また、所定のオフ時間が経過しＤＣ−ＡＣ
インバータ回路１４が一次巻線１２Ａに負方向の電圧を
印加することで二次巻線１２Ｂ₁に電圧が誘起される
と、上述した状態Ｂから、電圧Ｖ１、Ｖ３がハイレベル
で電圧Ｖ２がローレベルとなっている状態Ｃ（図２に示
す期間Ｃにおける状態）へ切り替わり、電圧Ｖ４がハイ
レベルとなることでＭＯＳＦＥＴ４０はオンし、電圧Ｖ
５がローレベルとなることでＭＯＳＦＥＴ３８はオフす
る。

【００４７】これにより、トランス１２の二次巻線１２
Ｂの中点→インダクタンス４８→コンデンサ５０及び負
荷２２→接続点Ｐ→ＭＯＳＦＥＴ４０→二次巻線１２Ｂ
₁という経路で電流が流れ、状態Ａ及び状態Ｂのときと
同一の極性の直流電圧が負荷２２に供給されると共に、
平滑回路１８のインダクタンス４８にエネルギーが蓄積
される。

【００４８】なお、このときＭＯＳＦＥＴ３８はオフし
ており、二次巻線１２Ｂ₀は逆電圧が誘起された状態と
なっているので、二次巻線１２Ｂのうち二次巻線１２Ｂ
₀側の端部の電位は接続点Ｐの電位Ｖ_Pと比較して高電位
になっている。従って、接続点ＰからＭＯＳＦＥＴ３８
のボディダイオード３８ａを通って電流が流れることは
なく、ボディダイオード３８ａを電流が流れることで損
失が生ずることはない。状態Ｃでは二次巻線１２Ｂ₀に
電流が流れない（二次巻線電流Ｉ_B0＝０）ので、二次側
電流Ｉ₀は二次巻線電流Ｉ_B1に等しくなる。

【００４９】図２からも明らかなように、電源回路１０
の二次側回路（同期整流回路１６及び平滑回路１８）
は、電源回路１０が動作している間、状態がＡ→Ｂ→Ｃ
→Ｂ→Ａ→…と順次切り替わるが、上述したように、状
態Ａ乃至状態Ｃの何れの状態においてもＭＯＳＦＥＴ３
８、４０のボディダイオード３８ａ、４０ａに電流が流
れることはないので、ボディダイオードを電流が流れる
ことで損失が生ずることを回避することができる。

【００５０】また、本比較例では、ＤＣ−ＡＣインバー
タ回路１４によってトランス１２の一次巻線１２Ａに電
圧が印加されている期間にＭＯＳＦＥＴ３８、４０を交
互にオンさせると共に、一次巻線１２Ａへの電圧の印加
が停止されている期間にＭＯＳＦＥＴ３８、４０を各々
オンさせることを、二次巻線１２Ｂの両端の電位（電圧
Ｖ２、Ｖ３）を反転回路４２、４４で反転させてＭＯＳ
ＦＥＴ３８、４０のゲートに入力する、という簡易な構
成で実現しているので、電源装置１０の構成の簡略化、
低コスト化を実現できる。

【００５１】なお、ＭＯＳＦＥＴ３８、４０のオンオフ
を制御する制御手段は、図３又は図４に示したように構
成することも可能である。例として図３に示した電源装
置７２では、電圧Ｖ２、Ｖ３を反転する反転回路４２、
４４に代えて、入力端が二次巻線１２Ｂの中点に接続さ
れた反転回路７４が設けられている。反転回路７４の出
力端は、ＯＲ回路７６の２個の入力端の一方、及びＯＲ
回路７８の２個の入力端の一方に各々接続されている。

【００５２】ＯＲ回路７６の２個の入力端の他方は二次
巻線１２Ｂのうち二次巻線１２Ｂ₁側の端部に接続され
ており、ＯＲ回路７６の出力端はＭＯＳＦＥＴ３８のゲ
ートに接続されている。また、ＯＲ回路７８の２個の入
力端の他方は二次巻線１２Ｂのうち二次巻線１２Ｂ₀側
の端部に接続されており、ＯＲ回路７８の出力端はＭＯ
ＳＦＥＴ４０のゲートに接続されている。

【００５３】ＯＲ回路７６は、電圧Ｖ１（図２参照）が
反転回路７４によって反転されて入力されると共に電圧
Ｖ２が入力され、双方の信号の論理和に相当する信号を
出力するので、ＯＲ回路７６から出力される信号は図２
に示す電圧Ｖ５と同一の波形となる。また、ＯＲ回路７
８は、電圧Ｖ１が反転回路７４によって反転されて入力
されると共に電圧Ｖ３が入力され、双方の信号の論理和
に相当する信号を出力するので、ＯＲ回路７８から出力
される信号は図２に示す電圧Ｖ４と同一の波形となる。

【００５４】従って、図３に示す電源回路７２のＭＯＳ
ＦＥＴ３８、４０は、ＤＣ−ＡＣインバータ回路１４に
よる一次巻線１２Ａへの電圧の印加に対し、図１に示す
電源回路１０のＭＯＳＦＥＴ３８、４０と同一のタイミ
ングでオンオフされることになるので、電源装置１０と
同様にＭＯＳＦＥＴ３８、４０のボディダイオードを電
流が流れることで損失が生ずることを回避することがで
きる。また、ＭＯＳＦＥＴ３８、４０のオンオフを制御
することを、反転回路７４、ＯＲ回路７６、７８から成
る簡易な回路構成で実現しているので、電源装置７２の
構成の簡略化、低コスト化を実現できる。

【００５５】また、図４に示す電源装置８２では、図３
に示したＯＲ回路７６、７８に代えてダイオード８４
Ａ、８４Ｂ、８６Ａ、８６Ｂを用いている。すなわち反
転回路７４の出力端はダイオード８４Ａ、８６Ａのアノ
ードに各々接続されている。また、ダイオード８４Ｂの
アノードは二次巻線１２Ｂのうち二次巻線１２Ｂ₁側の
端部に接続されており、ダイオード８６Ｂのアノードは
二次巻線１２Ｂのうち二次巻線１２Ｂ₀側の端部に接続
されている。そして、ダイオード８４Ａ、８４Ｂのカソ
ードはＭＯＳＦＥＴ３８のゲートに接続されており、ダ
イオード８６Ａ、８６ＢのカソードはＭＯＳＦＥＴ４０
のゲートに接続されている。

【００５６】上記構成により、ＭＯＳＦＥＴ３８のゲー
トに入力される信号は図２に示す電圧Ｖ５と同一の波形
となり、ＭＯＳＦＥＴ４０のゲートに入力される信号は
図２に示す電圧Ｖ４と同一の波形となるので、電源回路
８２のＭＯＳＦＥＴ３８、４０についても、ＤＣ−ＡＣ
インバータ回路１４による一次巻線１２Ａへの電圧の印
加に対し、図１に示す電源回路１０のＭＯＳＦＥＴ３
８、４０と同一のタイミングでオンオフされることにな
る。従って、ＭＯＳＦＥＴ３８、４０のボディダイオー
ドを電流が流れることで損失が生ずることを回避するこ
とができる。

【００５７】また、ＭＯＳＦＥＴ３８、４０のオンオフ
を制御することを、反転回路７４、ダイオード８４Ａ、
８４Ｂ、８６Ａ、８６Ｂから成る簡易な回路構成で実現
しているので、電源装置８２の構成の簡略化、低コスト
化を実現できる。

【００５８】〔実施形態〕次に本発明の実施形態につい
て説明する。なお、比較例と同一の部分には同一の符号
を付し、説明を省略する。図５には本実施形態に係る電
源装置９０が示されている。

【００５９】電源装置９０では、ＭＯＳＦＥＴ３８をオ
ンオフさせる駆動信号を出力する制御部９２ＡがＭＯＳ
ＦＥＴ３８のゲートに接続されており、ＭＯＳＦＥＴ４
０をオンオフさせる駆動信号を出力する制御部９２Ｂが
ＭＯＳＦＥＴ４０のゲートに接続されている。制御部９
２Ａ、９２Ｂとしては、例えば従来と同様に、ＭＯＳＦ
ＥＴ３８を、二次巻線１２Ｂ₀に電圧が誘起される期間
Ａ（図２参照）にのみオンさせ、ＭＯＳＦＥＴ４０を、
二次巻線１２Ｂ₁に電圧が誘起される期間Ｃにのみオン
させる駆動信号を発生させる構成を採用することができ
る。

【００６０】上記の構成は、例えばＭＯＳＦＥＴ３８の
ゲートに電圧Ｖ２が入力されるように、二次巻線１２Ｂ
のうち二次巻線１２Ｂ₁側の端部とＭＯＳＦＥＴ３８の
ゲートを接続する接続線によって制御部９２Ａを構成
し、ＭＯＳＦＥＴ４０のゲートに電圧Ｖ３が入力される
ように、二次巻線１２Ｂのうち二次巻線１２Ｂ₀側の端
部とＭＯＳＦＥＴ４０のゲートを接続する接続線によっ
て制御部９２Ｂを構成することで実現できる。なお、制
御部９２Ａ、９２Ｂは請求項１に記載の制御手段に対応
している。

【００６１】また、二次巻線１２Ｂの中点にはＮ型のＭ
ＯＳＦＥＴ９４のドレインが接続されており、ＭＯＳＦ
ＥＴ９４のソースは接続点Ｐに接続されている。なお、
図５ではＭＯＳＦＥＴ９４のボディダイオードを「９４
ａ」の符号を付して示している。また、二次巻線１２Ｂ
の中点には反転回路９６の入力端が接続されており、反
転回路９６の出力端はＭＯＳＦＥＴ９４のゲートに接続
されている。

【００６２】なお、ＭＯＳＦＥＴ９４はオン状態で二次
巻線１２Ｂの中点と接続点Ｐを短絡するので、請求項１
に記載の第２スイッチング素子に対応している。また、
反転回路９６及び反転回路９６を接続する接続線は請求
項１に記載の短絡制御手段に対応している。

【００６３】次に本実施形態の作用を説明する。本実施
形態に係る電源装置９０のＭＯＳＦＥＴ３８、４０は一
次巻線１２Ａに電圧が印加されていないとき（すなわち
期間Ｂ）に各々オフされるので、一次巻線１２Ａに電圧
が印加されていない期間Ｂに、平滑回路１８のインダク
タンス４８に蓄積されたエネルギーによりＭＯＳＦＥＴ
３８、４０のボディダイオード３８ａ、４０ａに電流が
流れる。

【００６４】これに対し、ＭＯＳＦＥＴ９４のゲートに
は、二次巻線１２Ｂの中点の電圧Ｖ１の電圧の高低（ハ
イレベル／ローレベル）が反転回路９６によって反転さ
れて入力されるので、図２に示すＶ１の変化からも明ら
かなように、ＭＯＳＦＥＴ９４は一次巻線１２Ａに電圧
が印加されていない期間Ｂにのみオンする。これによ
り、二次巻線１２Ｂの中点と接続点Ｐが短絡されるの
で、インダクタンス４８に蓄積されたエネルギーによる
電流はインダクタンス４８→コンデンサ５０及び負荷２
２→ＭＯＳＦＥＴ９４→インダクタンス４８という経路
を流れる。

【００６５】従って、ＭＯＳＦＥＴ３８、４０のボディ
ダイオード３８ａ、４０ａ及びＭＯＳＦＥＴ９４のボデ
ィダイオード９４ａを電流が流れることが阻止され、Ｍ
ＯＳＦＥＴ３８、４０、９４のボディダイオードを電流
が流れることで損失が生ずることを回避することができ
る。また、実施形態に係る電源装置９０では、一次巻線
１２Ａに電圧が印加されていない期間Ｂに二次巻線１２
Ｂを電流が流れることも阻止されるので、二次巻線１２
Ｂを電流が流れることで銅損が発生することも回避する
ことができ、比較例で説明した電源装置と比較して、電
源装置の効率を更に向上させることができる。また、Ｍ
ＯＳＦＥＴ３８、４０、９４のボディダイオードを電流
が流れることを阻止することを、ＭＯＳＦＥＴ９４及び
反転回路９６から成る簡易な回路構成で実現しているの
で、電源装置９０の構成の簡略化及び低コスト化を実現
できる。

【００６６】例えば反転回路９６は、例として図６に示
すように抵抗１００、１０２、１０４とトランジスタ１
０６で構成することができる。すなわち、抵抗１００の
一端はインダクタンス４８と負荷２２の間に接続されて
おり、抵抗１００の他端はＭＯＳＦＥＴ９４のゲートに
接続されている。また、抵抗１０２の一端はＭＯＳＦＥ
Ｔ９４のドレインに接続されており、抵抗１０２の他端
は抵抗１０４の一端及びトランジスタ１０６のベースに
各々接続されている。トランジスタ１０６のコレクタは
ＭＯＳＦＥＴ９４のゲートに接続されており、トランジ
スタ１０６のエミッタ及び抵抗１０４の他端はＭＯＳＦ
ＥＴ９４のソースに接続されている。

【００６７】上述した構成の反転回路において、抵抗１
００を介してＭＯＳＦＥＴ９４のゲートに至る経路は反
転回路の給電線に相当し、ＭＯＳＦＥＴ９４のゲートに
は負荷２２に供給される直流電圧が抵抗１００を介して
入力される。

【００６８】ここで、ＤＣ−ＡＣインバータ回路１４が
一次巻線１２Ａに電圧を印加している期間（期間Ａ及び
期間Ｃ）は、二次巻線１２Ｂの中点の電圧Ｖ１が高電位
とされるので、トランジスタ１０６のベースが電圧Ｖ１
を抵抗１０２、１０４で分圧した電位になりベースに電
流が流れることでトランジスタ１０６がオンし、給電線
の電位は低電位とされる。従って、二次巻線１２Ｂの中
点の電圧Ｖ１が高電位とされている間はＭＯＳＦＥＴ９
４はオフ状態とされる。

【００６９】また、ＤＣ−ＡＣインバータ回路１４が一
次巻線１２Ａへの電圧の印加を休止している期間（期間
Ｂ）は、二次巻線１２Ｂの中点の電圧Ｖ１が低電位とさ
れるので、トランジスタ１０６がオフすることで給電線
の電位は高電位とされ、ＭＯＳＦＥＴ９４がオン状態に
なることで二次巻線１２Ｂの中点と接続点Ｐが短絡され
る。反転回路９６は上記のように非常に簡易な回路構成
で実現できるので、電源装置９０の構成の簡略化及び低
コスト化を実現できる。

【００７０】なお、図５ではＭＯＳＦＥＴ３８、４０の
ドレインを二次巻線１２Ｂに接続した例を示したが、こ
れに限定されるものではなく、図７に示すように、ＭＯ
ＳＦＥＴ３８のソースを二次巻線１２Ｂの二次巻線１２
Ｂ₀側の端部に接続すると共に、ＭＯＳＦＥＴ４０のソ
ースを二次巻線１２Ｂの二次巻線１２Ｂ₁側の端部に接
続するようにしてもよい。図７に示す電源装置１１０で
は、ＭＯＳＦＥＴ３８、４０のドレインが接続点を介し
て互いに接続されており、この接続点ＰにはＭＯＳＦＥ
Ｔ９４のドレイン、反転回路９６の入力端及びインダク
タンス４８の一端が接続されている。また、ＭＯＳＦＥ
Ｔ９４のソースは二次巻線１２Ｂの中点に接続されてい
る。

【００７１】この電源装置１１０は、二次巻線１２Ｂ₀
に電圧が誘起される期間Ａ（図２参照）にＭＯＳＦＥＴ
３８をオンさせたときに、二次巻線１２Ｂ₀→ＭＯＳＦ
ＥＴ３８→接続点Ｐ→インダクタンス４８→コンデンサ
５０及び負荷２２→二次巻線１２Ｂの中点、という経路
で電流が流れ、二次巻線１２Ｂ₁に電圧が誘起される期
間ＣにＭＯＳＦＥＴ４０をオンさせたときに、二次巻線
１２Ｂ₁→ＭＯＳＦＥＴ４０→接続点Ｐ→インダクタン
ス４８→コンデンサ５０及び負荷２２→二次巻線１２Ｂ
の中点、という経路で電流が流れる点以外の動作は電源
装置９０と同じである。

【００７２】電源装置１１０の反転回路９６及び反転回
路９６を接続する接続線は、請求項１に記載の短絡制御
手段に対応している。

【００７３】また、短絡制御手段は、図５乃至図７に示
した構成に代えて、図８に示す構成を採用することも可
能である。すなわち、図８に示した電源装置１１４は、
一端がＭＯＳＦＥＴ９４のソースに接続され他端が接続
点Ｐ（又は二次巻線１２Ｂの中点）に接続された抵抗１
１６と、マイナス端子が接続点Ｐ（又は二次巻線１２Ｂ
の中点）に接続された基準電圧源１１８と、２個の入力
端の一方が基準電圧源１１８のプラス端子に、他方がＭ
ＯＳＦＥＴ９４のソースに接続され、出力端がＭＯＳＦ
ＥＴ９４のゲートに接続された比較器１２０と、で構成
されている。

【００７４】比較器１２０はＭＯＳＦＥＴ９４のソース
に接続された入力端を介して入力される電圧が、基準電
圧源１１８に接続された入力端を介して入力される電圧
よりも大きい場合には、出力端を介して出力する信号の
レベル（電位）をハイレベル（高電位）とし、上記の場
合以外のときには出力信号のレベル（電位）をローレベ
ル（低電位）とする。

【００７５】なお、ＭＯＳＦＥＴ９４は請求項３に記載
の第２スイッチング素子に対応しており、比較器１２０
は請求項３に記載の比較器に対応している。そして、上
記構成の短絡制御手段は、請求項３に記載の短絡制御手
段に対応している。

【００７６】電源装置１１４では、一次巻線１２Ａへの
電圧の印加が休止されると、インダクタンス４８に蓄え
られていたエネルギーによる電流が、ＭＯＳＦＥＴ９４
のボディダイオード９４ａを流れるが、ＭＯＳＦＥＴ９
４のソースの電位は抵抗１１６によって所定値以上とな
る。ここで、ＭＯＳＦＥＴ９４のソースに接続された入
力端を介して比較器１２０に入力される電圧が、基準電
圧源１１８に接続された入力端を介して比較器１２０に
入力される電圧よりも大きくなると、比較器１２０から
出力される信号のレベルがハイレベルとなり、ＭＯＳＦ
ＥＴ９４がオンする。

【００７７】これにより、二次巻線１２Ｂの中点と接続
点Ｐが短絡されるので、インダクタンス４８に蓄積され
たエネルギーによる電流はインダクタンス４８→コンデ
ンサ５０及び負荷２２→抵抗１１６→ＭＯＳＦＥＴ９４
→インダクタンス４８という経路を流れる。従って、Ｍ
ＯＳＦＥＴ３８、４０のボディダイオード３８ａ、４０
ａ及びＭＯＳＦＥＴ９４のボディダイオード９４ａを電
流が流れることが阻止され、ＭＯＳＦＥＴ３８、４０、
９４のボディダイオードを電流が流れることで損失が生
ずることを回避することができる。

【００７８】また、ＭＯＳＦＥＴ３８、４０、９４のボ
ディダイオードを電流が流れることを阻止することを、
ＭＯＳＦＥＴ９４と抵抗１１６、基準電圧源１１８及び
比較器１２０から成る簡易な回路構成で実現しているの
で、電源装置１１４の構成の簡略化及び低コスト化を実
現できる。

【００７９】なお、電源装置１１４の短絡制御手段は、
ＭＯＳＦＥＴ９４のボディダイオード９４ａに電流が流
れたことを検知してＭＯＳＦＥＴ９４をオンさせるの
で、ＭＯＳＦＥＴ９４がオンされる迄の間はＭＯＳＦＥ
Ｔ９４のボディダイオード９４ａに電流が流れることに
なるが、ＭＯＳＦＥＴ９４のボディダイオード９４ａに
電流が流れ始めてから比較器１２０の出力信号のレベル
が切り替わる迄の期間の長さは、抵抗１１６の値や基準
電圧源１１８で発生される電圧等のパラメータを適切に
選択することで非常に短くすることができ、ボディダイ
オードを電流が流れることによる損失を極めて小さくす
ることができる。

【００８０】なお、上記では第１スイッチング素子及び
第２スイッチング素子としてＮ型のＭＯＳＦＥＴを適用
した場合を説明したが、これに限定されるものではな
く、第１スイッチング素子や第２スイッチング素子とし
て、Ｐ型のＭＯＳＦＥＴや他のトランジスタを用いても
よい。

【００８１】また、上記では電圧印加手段としてハーフ
ブリッジ型のインバータ回路を用いた例を説明したが、
これに限定されるものではなく、例えばフルブリッジ型
のインバータ回路等を適用してもよいことは言うまでも
ない。

【００８２】

【発明の効果】以上説明したように請求項１記載の発明
は、制御信号入力端の電位が高電位のときにオン状態、
低電位のときにオフ状態となる第２スイッチング素子
を、オン状態でトランスの二次巻線の中点と接続点とを
短絡するように設け、二次巻線の中点又は接続点の電位
が高電位とされている間は第２スイッチング素子の制御
信号入力端の電位を低電位とし、二次巻線の中点又は接
続点の電位が低電位とされている間は第２スイッチング
素子の制御信号入力端の電位を高電位とするので、簡易
な構成で損失を低減することができる、という優れた効
果を有する。

【００８３】請求項３記載の発明は、オン状態でトラン
スの二次巻線の中点と接続点とを短絡するように設けら
れ、トランスの一次巻線に電圧が印加されていない期間
に順方向電圧が印加されるダイオードが並列に設けられ
た第２スイッチング素子の制御信号入力端に、ダイオー
ドを介して流れる電流が所定値以上のときに出力信号を
高電位とする比較器から出力された信号を入力すること
で、一次巻線への電圧の印加が停止されている期間に第
２スイッチング素子をオンさせるので、簡易な構成で損
失を低減することができる、という優れた効果を有す
る。

【図面の簡単な説明】

【図１】 比較例に係る電源装置の構成の一例を示す回
路図である。

【図２】 比較例に係る電源装置の動作を説明するため
のタイミングチャートである。

【図３】 比較例に係る電源装置の他の構成例を示す回
路図である。

【図４】 比較例に係る電源装置の他の構成例を示す回
路図である。

【図５】 本実施形態に係る電源装置の構成の一例を示
す回路図である。

【図６】 図５に示す電源装置のうち反転回路の詳細を
示す回路図である。

【図７】 本実施形態に係る電源装置の他の構成例を示
す回路図である。

【図８】 本実施形態に係る電源装置の他の構成例を示
す回路図である。

【符号の説明】

１０，７２，８２，９０，１１０，１１４ 電源装置 １２ トランス １４ ＤＣ−ＡＣインバータ回路（電圧印加手段） ３８，４０ ＭＯＳＦＥＴ（第１スイッチング素子） ９４ ＭＯＳＦＥＴ（第２スイッチング素子） ９６ 反転回路（短絡制御手段） １００，１０２，１０４，１１６ 抵抗（短絡制御手
段） １０６ トランジスタ（短絡制御手段） １１８ 基準電圧源（短絡制御手段） １２０ 比較器（短絡制御手段）

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 一次巻線と、中点が設けられた二次巻線
   とを備えたトランスと、 前記トランスの一次巻線に一方向の電圧を印加した後に
   電圧の印加を所定期間停止し、前記一次巻線に他方向の
   電圧を印加した後に電圧の印加を所定期間停止すること
   を繰り返す電圧印加手段と、 前記トランスの二次巻線の両端と接続点との間に各々設
   けられ、各々ダイオードが並列に設けられた一対の第１
   スイッチング素子と、 前記二次巻線の中点と前記接続点との間に設けられた平
   滑回路と、 前記一次巻線に電圧が印加されている期間に前記一対の
   第１スイッチング素子を交互にオンさせる制御手段と、 制御信号入力端の電位が高電位のときにオン状態、低電
   位のときにオフ状態となり、オン状態で前記二次巻線の
   中点と前記接続点とを短絡するように設けられた第２ス
   イッチング素子と、 前記二次巻線の中点又は接続点の電位が高電位とされて
   いる間は前記第２スイッチング素子の制御信号入力端の
   電位を低電位とし、前記二次巻線の中点又は接続点の電
   位が低電位とされている間は、前記平滑回路の出力を抵
   抗を介して前記第２スイッチング素子の制御信号入力端
   に接続する給電線から供給されるエネルギーにより、前
   記第２スイッチング素子の制御信号入力端の電位を高電
   位とする短絡制御手段と、 を含む電源装置。
2. 【請求項２】 前記短絡制御手段は、前記給電線と前記
   二次巻線の接続点又は中点の間に設けられ、前記二次巻
   線の中点又は接続点の電位を分圧した電圧に応じてオン
   オフされるトランジスタを含むことを特徴とする請求項
   １記載の電源装置。
3. 【請求項３】 一次巻線と、中点が設けられた二次巻線
   とを備えたトランスと、 前記トランスの一次巻線に一方向の電圧を印加した後に
   電圧の印加を所定期間停止し、前記一次巻線に他方向の
   電圧を印加した後に電圧の印加を所定期間停止 すること
   を繰り返す電圧印加手段と、 前記トランスの二次巻線の両端と接続点との間に各々設
   けられ、各々ダイオードが並列に設けられた一対の第１
   スイッチング素子と、 前記二次巻線の中点と前記接続点との間に設けられた平
   滑回路と、 前記一次巻線に電圧が印加されている期間に前記一対の
   第１スイッチング素子を交互にオンさせる制御手段と、 オン状態で前記二次巻線の中点と前記接続点とを短絡す
   るように設けられ、前記一次巻線に電圧が印加されてい
   ない期間に順方向電圧が印加されるダイオードが並列に
   設けられた第２スイッチング素子と、 前記ダイオードを介して流れる電流が所定値以上のとき
   に出力信号を高電位とする比較器を含んで構成され、該
   比較器から出力された信号を前記第２スイッチング素子
   の制御信号入力端に入力することで、前記一次巻線への
   電圧の印加が停止されている期間に第２スイッチング素
   子をオンさせる短絡制御手段と、 を含む電源装置。