JPS6035308Y2 - トランジスタスイツチング回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、少くとも２個のトランジスタを並列接続し、
同時にオフとなる期間を有して交互にオンオフさせるト
ランジスタスイッチング回路、特にチョッパ回路、イン
バータ回路等に適用されるスイッチング回路に関する。

第１図に従来のトランジスタスイッチング回路を示す。

該図において、１．１’はトランジスタ、２，２′は夫
々該トランジスタ１，１′の駆動トランスである。

該駆動トランス２，２′は夫々制御巻線３，３′、ベー
ス巻線４，４′及び帰還巻線５，５′を有し、前記トラ
ンジスタ１，１′とともに、電流帰還形駆動回路を構成
している。

尚、前記制御巻線３，３′、ベース巻線４，４′及び帰
還巻線５，５′に付された黒点は同一極性端子を示す。

又前記トランジスタ１，１′のコレクタ・ベース間には
夫々静電容量Ｃｏｂ、 Ｃ’ｏｂが寄生している。

このように対称的に並列接続された２個のトランジスタ
１，１′は制御巻線３．３′に接続されている駆動回路
（図示せず）により、同時にオフとなる期間を有して交
互にオンオフされる。

このように２個のトランジスタ１．１′を用いて交互に
オンオフする理由は幾つかあるが、主にトランジスタ１
．１′コレクタ損失の制限及び駆動トランス２，２′の
鉄心のリセット時間の確保の為である。

また、２個のトランジスタ１．１′が同時にオフとなる
期間を有する理由は、このスイッチング回路が単なるス
イッチとして動作するだけでなく、チョッパ回路、イン
バータ回路等に適用されるものであり、トランジスタ１
，１′のオン期間を制御することにより出力を制御する
回路である為である。

つまり、トランジスタ１．１′のオン期間が制御される
当然の結果として、トランジスタ１，１′が同時にオフ
となる期間が生ずることとなるのである。

次に第１図の回路の動作を第２図を用いて説明する。

時刻１＜０でトランジスタ１，１′が共にオフし続ける
間は、該トランジスタ１，１′のコレクタ・ベース間に
寄生している静電容１ｃｏｂ。

Ｃ’ｏｂは共に充電々圧Ｅまで充電されている。

時刻１＝０でトランジスタ１がオンすると、静電容量Ｃ
ｏｂ、 Ｃ’ｏｂに充電されていた電荷は前記トランジ
スタ１を介して放電するので静電容量Ｃｏｂ 。

Ｃ’ｏｂの電圧は共に零となる。

時刻ｔ＝ｔ１でトランジスタ１がオフすると、静電容量
Ｃｏｂ、 Ｃ’ｏｂは共に充電々圧Ｅまで充電される。

次いで時刻ｔ＝ｔ２でトランジスタ１′がオンすると、
静電容量Ｃｏｂ、 Ｃ’ｏｂに充電されていた電荷は前
記トランジスタ１′を介して放電するので静電容量Ｃｏ
ｂ 。

Ｃ’ｏｂの電圧は共に零となる。

時刻ｔ”ｊａでトランジスタ１′がオフすると、静電容
量Ｃｏｂ、 Ｃ’ｏｂは共に充電々圧Ｅまで充電される
。

この従来回路は、以上の説明からも明らかなようにトラ
ンジスタ１及び１′のいずれかがオンする毎に、該トラ
ンジスタ自身のコレクタ・ベース間に寄生している静電
容量に充電された電荷を該トランジスタを介して放電す
るのみでなく、他の一方のトランジスタのコレクタ・ベ
ース間に寄生している静電容量に充電された電荷をも同
一のトランジスタを介して放電するので該トランジスタ
のコレクタ損失は大きなものとなる。

この損失は、コレクタ・エミッタ電圧即ち充電電圧Ｅの
増加及び繰返し周波数の増加に比例して増大するので特
に大容量の高周波スイッチング回路では無視できないも
のとなる。

又、静電容量Ｃｏｂ、 Ｃ’ｏｂに充電された電荷の放
電電流はトランジスタ１゜１′のコレクタ・エミッタ抵
抗及び配線のインピーダンスにより制限されるだけであ
るから急峻なサージ電流となる。

このように静電容量Ｃｏｂ 。Ｃ’ｏｂに充電された電
荷はトランジスタ１，１′に種々な悪影響を及ぼす。

本考案は以上の欠点を改良したトランジスタスイッチン
グ回路を提供するものである。

第３図は本考案の一実施例を示す図である。

故国において、トランジスタ１，１′の夫々のコレクタ
回路にダイオード６．６′を直列に接続している。

尚、第３図において、第１図におけると同一の記号は同
一の部材を示す。

次に第３図の動作を第４図を用いて説明する。

時刻ｔ〈＝０でトランジスタ１，１′が共にオフし続け
る間は、該トランジスタのコレクタ・ベース間に寄生し
ている静電容１ｃｏｂ、 Ｃ’ｏｂは共に充電々圧Ｅま
で充電されている。

時刻１＝０でトランジスタ１がオンすると、静電容１Ｃ
ｏｂに充電されていた電荷は前記トランジスタ１を介し
て放電するので静電容量Ｃｏｂの電圧は零となるが、静
電容量Ｃ’ｏｂに充電されていた電荷はダイオード６′
に阻止されて放電せず、静電容量Ｃ’ｏｂの電圧は充電
々圧Ｅのままである。

時刻ｔ＝ｔｔでトランジスタ１がオフすると、静電容１
ｃｏｂは充電々圧Ｅまで充電される。

次いで時刻ｔ＝ｔａでトランジスタ１′がオンすると、
静電容量Ｃ’ｏｂに充電されていた電荷は前記トランジ
スタ１′を介して放電するので静電容量Ｃ’ｏｂの電圧
は零となるが、静電容量Ｃｏｂに充電されていた電荷は
ダイオード６に阻止されて放電せず静電容量Ｃｏｂの電
圧は充電々圧Ｅのままである。

時刻ｔ＝ｔ３でトランジスタ１′がオフすると、静電容
量Ｃ’ｏｂは充電々圧Ｅまで充電される。

本考案は、以上の説明からも明らかなようにトランシタ
１及び１′のいずれかがオンする毎に、該トランジスタ
自身のコレクタ・ベース間に寄生している静電容量に充
電された電荷を該トランシタを介して放電するのみであ
り、他の一方のトランジスタのコレクタ・ベース間に寄
生している静電容量に充電された電荷の放電は該トラン
ジスタのコレクタ回路に直列接続されたダイオードによ
って阻止されるので、前記オンするトランジスタのコレ
クタ損失は従来回路に比較して略２分の１になる。

又、トランジスタスイッチング回路ではトランジスタの
オフ時のサージ電圧及びその立上りを抑制する為、第３
図に示すように例えば抵抗７又は７′とコンデンサ８又
は８′との直列回路から威るスナバ回路をトランジスタ
１又は１′のコレクタ・エミッタ回路に近接して並列接
続するのが一般的である。

この場合にはダイオード６又は６′を前記並列接続され
た回路に直列に接続することにより、コンデンサ８又は
８′に充電された電荷が夫々反対側のトランジスタ１′
又は１のオンにより放電することがなくなるので、無意
味な電力の消費を防止することができる。

尚、ダイオード６．６′をトランジスタ１，１′のエミ
ッタ側に設けても以上と同様の効果が得られる。

又、本考案は３個以上のトランジスタを並列接続して、
同時にオフとなる期間を有して順にオンさせる場合にも
適用することができる。

以上述べたように本考案は少くとも２個のトランジスタ
１，１′を並列接続し、同時にオフとなる期間を有して
交互にオンオフさせるトランジスタスイッチング回路に
おいて、前記各トランジスタ１． １’のコレクタ又は
エミッタ回路にダイオード６．６′を直列接続したこと
を特徴とするトランジスタスイッチング回路である。

本考案はこのような特徴を有する回路構成になっている
ので、トランジスタ１，１′のコレクタ・ベース間に寄
生している静電容量Ｃｏｂ、 Ｃ’ｏｂに充電された電
荷は夫々反対側のトランジスタ１′、１のオンによって
放電しない。

従って該反対側のトランジスタ１′、１は前記静電容量
Ｃｏｂ又はＣ’ｏｂにょって前述したような悪影響を何
ら受けることがなくなる。

特にその影響は、コレクタ・エミッタ電圧即ち充電々圧
の増加及び繰返し周波数の増加に比例して増大するので
本考案は特に大容量の高周波スイッチング回路に適用し
て有用である。

【図面の簡単な説明】

第１図及び第２図は従来のトランジスタスイッチング回
路を説明する為の図であり、第３図及び第４図は本考案
のトランジスタスイッチング回路の一実施例を説明する
為の図である。 １．１′・・・・・・トランジスタ、２． ２’・・・
・・・駆動トランス、３．３’・・・・・・制御巻線、
４． ４’・・・・・・ベース巻線、５，５′・・・・
・・帰還巻線、６，６′・・・・・・ダイオード、７．
７’・・・・・・抵抗、８，８’・・・・・・コンデン
サ、Ｃｏｂ、 Ｃ’ｏｂ−・・・・・静電容量、Ｅ・・
・・・・充電電圧。

Claims (1)

【実用新案登録請求の範囲】
1. 少くとも２個のトランジスタを並列接続し、同時にオフ
   となる期間を有して交互にオンオフさせるトランジスタ
   スイッチング回路において、前記各トランジスタのコレ
   クタ又はエミッタ回路にダイオードを直列接続したこと
   を特徴とするトランジスタスイッチング回路。