JPH0430820Y2 - - Google Patents
Info
- Publication number
- JPH0430820Y2 JPH0430820Y2 JP7490486U JP7490486U JPH0430820Y2 JP H0430820 Y2 JPH0430820 Y2 JP H0430820Y2 JP 7490486 U JP7490486 U JP 7490486U JP 7490486 U JP7490486 U JP 7490486U JP H0430820 Y2 JPH0430820 Y2 JP H0430820Y2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- circuit
- drive circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004804 winding Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、MOSFETの駆動回路に関し、更に
詳しくは、スイツチング電源のスイツチ素子とし
て使用されるMOSFETにおいて、ターンオフ時
のドライブ特性を改善することのできる駆動回路
に関するものである。
詳しくは、スイツチング電源のスイツチ素子とし
て使用されるMOSFETにおいて、ターンオフ時
のドライブ特性を改善することのできる駆動回路
に関するものである。
（従来の技術）
第２図は、スイツチング電源におけるスイツチ
素子と、その駆動回路の接続概念図である。図に
おいて、Vinは直流電圧源、Ｔは１次巻線n1、２
次巻線n2を有したトランス、Q1は１次巻線n1に
直流電圧Vinをスイツチングして（オン、オフし
て）与えるスイツチ素子で、MOSFETが使用さ
れている。DRはMOSFETQ1の駆動回路で、
MOSFET.Q1をターンオフ、ターンオフするため
のパルス幅信号（駆動信号）を出力する。トラン
スＴの２次巻線n2に生ずる交流電圧の大きさは、
MOSFETQ1のオン、オフ時間に対応するので、
パルス幅信号のパルス幅を調整することによつて
に２次巻線n2の出力を制御することができる。
素子と、その駆動回路の接続概念図である。図に
おいて、Vinは直流電圧源、Ｔは１次巻線n1、２
次巻線n2を有したトランス、Q1は１次巻線n1に
直流電圧Vinをスイツチングして（オン、オフし
て）与えるスイツチ素子で、MOSFETが使用さ
れている。DRはMOSFETQ1の駆動回路で、
MOSFET.Q1をターンオフ、ターンオフするため
のパルス幅信号（駆動信号）を出力する。トラン
スＴの２次巻線n2に生ずる交流電圧の大きさは、
MOSFETQ1のオン、オフ時間に対応するので、
パルス幅信号のパルス幅を調整することによつて
に２次巻線n2の出力を制御することができる。
第３図は、第２図において、MOSFET.Q1の駆
動回路DRの接続図である。パルス幅信号出力回
路PWからのパルス幅信号（駆動信号）は、ダイ
オードD1、抵抗R1を介してMOSFET.Q1のゲー
トに印加されている。Tr.１はMOSFET.Q1のゲ
ート容量に充電された電荷の放電用トランジス
タ、DZはゲート保護と、MOSFETが破損した場
合、主電源から電力が駆動回路に戻るのを防ぐた
めのツエナーダイオードである。
動回路DRの接続図である。パルス幅信号出力回
路PWからのパルス幅信号（駆動信号）は、ダイ
オードD1、抵抗R1を介してMOSFET.Q1のゲー
トに印加されている。Tr.１はMOSFET.Q1のゲ
ート容量に充電された電荷の放電用トランジス
タ、DZはゲート保護と、MOSFETが破損した場
合、主電源から電力が駆動回路に戻るのを防ぐた
めのツエナーダイオードである。
このような構成の駆動回路において、パルス幅
信号出力回路PWからの駆動信号がハイレベルと
なると、ダイオードD1を介してMOSFET.Q1の
ゲートにこれが加わつて、このMOSFET.Q1がタ
ーンオンする。この期間、トランジスタTr.１は
逆バイアスされていてオフとなつている。駆動信
号がローレベルとなると、MOSFET.Q1をターン
オフし、また、トランジスタTr.１はオンし、
MOSFET.Q1のゲート容量に蓄積されていた電荷
を抵抗R1を介して放電する。
信号出力回路PWからの駆動信号がハイレベルと
なると、ダイオードD1を介してMOSFET.Q1の
ゲートにこれが加わつて、このMOSFET.Q1がタ
ーンオンする。この期間、トランジスタTr.１は
逆バイアスされていてオフとなつている。駆動信
号がローレベルとなると、MOSFET.Q1をターン
オフし、また、トランジスタTr.１はオンし、
MOSFET.Q1のゲート容量に蓄積されていた電荷
を抵抗R1を介して放電する。
（考案が解決しようとする問題点）
前記したような従来の駆動回路は、抵抗R1と
MOSFET.Q1の入力容量による時定数によつてス
イツチング・スピードが決まる。抵抗R1の値は、
出力ノイズ・レベルと効率の両者が満足する値に
設定されるもので、余り小さくすることはでき
ず、それ故に、ターンオフ時のスピードが遅いと
いう問題点がある。
MOSFET.Q1の入力容量による時定数によつてス
イツチング・スピードが決まる。抵抗R1の値は、
出力ノイズ・レベルと効率の両者が満足する値に
設定されるもので、余り小さくすることはでき
ず、それ故に、ターンオフ時のスピードが遅いと
いう問題点がある。
本考案は、このような問題点に鑑みてなされた
もので、その目的は、ターンオフ時のスピードを
向上させることのできるMOSFETの駆動回路を
実現しようとするものである。
もので、その目的は、ターンオフ時のスピードを
向上させることのできるMOSFETの駆動回路を
実現しようとするものである。
（問題点を解決するための手段）
前記した問題点を解決する本考案は、
MOSFETのゲートに駆動信号を与え当該
MOSFETをオン、オフさせる駆動回路におい
て、前記駆動信号を前記MOSFETのゲートに与
えるためのダイオードとコンデンサとの直列回路
と、ゲートとコモンとの間に接続した抵抗と、前
記ダイオードとコンデンサとの共通接続点とコモ
ンとの間に接続され前記MOSFETがターンオフ
する時オンとなるトランジスタとを備えたことを
特徴とする。
MOSFETのゲートに駆動信号を与え当該
MOSFETをオン、オフさせる駆動回路におい
て、前記駆動信号を前記MOSFETのゲートに与
えるためのダイオードとコンデンサとの直列回路
と、ゲートとコモンとの間に接続した抵抗と、前
記ダイオードとコンデンサとの共通接続点とコモ
ンとの間に接続され前記MOSFETがターンオフ
する時オンとなるトランジスタとを備えたことを
特徴とする。
（実施例）
第１図は本考案に係る駆動回路の一例を示す接
続図である。
続図である。
本考案においては、駆動信号をダイオードD1及
びコンデンサＣ１を介してMOSFET.Q1のゲート
に与えるようにするとともに、ゲートとコモンの
間に抵抗R1を接続するようにしたものである。
他の回路構成は第２図のものと同様である。
びコンデンサＣ１を介してMOSFET.Q1のゲート
に与えるようにするとともに、ゲートとコモンの
間に抵抗R1を接続するようにしたものである。
他の回路構成は第２図のものと同様である。
このように構成した回路によれば、パルス幅信
号発生回路PWからの駆動信号がハイレベルにな
ると、ダイオードD1、コンデンサC1を介してゲ
ートに印加され、MOSFET.Q1がターンオンす
る。この期間、コンデンサＣ１に電荷がチヤージ
される。
号発生回路PWからの駆動信号がハイレベルにな
ると、ダイオードD1、コンデンサC1を介してゲ
ートに印加され、MOSFET.Q1がターンオンす
る。この期間、コンデンサＣ１に電荷がチヤージ
される。
駆動信号がローレベルになると、MOSFET.Q1
がターンオフする。この時、トランジスタTr.１
はオンとなり、コンデンサＣ１に蓄えられていた
電荷は、急激にトランジスタTr.１を介して放電
され、MOSFETQ1を逆バイアスするように作用
する。これによつて、MOSFETQ1のターンオフ
時間を短かくできる。
がターンオフする。この時、トランジスタTr.１
はオンとなり、コンデンサＣ１に蓄えられていた
電荷は、急激にトランジスタTr.１を介して放電
され、MOSFETQ1を逆バイアスするように作用
する。これによつて、MOSFETQ1のターンオフ
時間を短かくできる。
なお、上記の実施例ではＮチヤンネル
MOSFETを用いる場合を想定したものである
が、ＰチヤンネルMOSFETを用いてもよい。こ
の場合、ダイオードD1、トランジスタTr.１の接
続極性は逆となる。
MOSFETを用いる場合を想定したものである
が、ＰチヤンネルMOSFETを用いてもよい。こ
の場合、ダイオードD1、トランジスタTr.１の接
続極性は逆となる。
（考案の効果）
以上説明したように、本考案はMOSFETのタ
ーンオフ時におけるドライブ特性が、抵抗の値に
依存することがない。従つて、本考案によれば、
簡単な構成で、ターンオフ時のスピードを向上さ
せることのできるMOSFETの駆動回路が実現で
きる。
ーンオフ時におけるドライブ特性が、抵抗の値に
依存することがない。従つて、本考案によれば、
簡単な構成で、ターンオフ時のスピードを向上さ
せることのできるMOSFETの駆動回路が実現で
きる。
第１図は本考案駆動回路の一例を示す接続図、
第２図はスイツチング電源におけるスイツチ素子
とその駆動回路の接続概念図、第３図は従来の
MOSFETの駆動回路の接続図である。 Q1……MOSFET、Tr.１……トランジスタ、
Ｒ，R1……抵抗、C1……コンデンサ、D1……ダ
イオード。
第２図はスイツチング電源におけるスイツチ素子
とその駆動回路の接続概念図、第３図は従来の
MOSFETの駆動回路の接続図である。 Q1……MOSFET、Tr.１……トランジスタ、
Ｒ，R1……抵抗、C1……コンデンサ、D1……ダ
イオード。
Claims (1)
- 【実用新案登録請求の範囲】 MOSFETのゲートに駆動信号を与え当該
MOSFETをオン、オフさせる駆動回路におい
て、 前記駆動信号を前記MOSFETのゲートに与え
るためのダイオードとコンデンサとの直列回路
と、ゲートとコモンとの間に接続した抵抗と、前
記ダイオードとコンデンサとの共通接続点とコモ
ンとの間に接続され前記MOSFETがターンオフ
する時オンとなるトランジスタとを備えたことを
特徴とするMOSFETの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7490486U JPH0430820Y2 (ja) | 1986-05-19 | 1986-05-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7490486U JPH0430820Y2 (ja) | 1986-05-19 | 1986-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186530U JPS62186530U (ja) | 1987-11-27 |
| JPH0430820Y2 true JPH0430820Y2 (ja) | 1992-07-24 |
Family
ID=30920554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7490486U Expired JPH0430820Y2 (ja) | 1986-05-19 | 1986-05-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430820Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080371B2 (ja) * | 1988-08-29 | 2000-08-28 | 株式会社日立製作所 | スイツチ回路及び表示装置 |
-
1986
- 1986-05-19 JP JP7490486U patent/JPH0430820Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62186530U (ja) | 1987-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2267544A1 (en) | Gate control circuit for voltage drive switching element | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| JPH08149796A (ja) | 電圧駆動型スイッチ素子のドライブ回路 | |
| JPH0430820Y2 (ja) | ||
| JPH0430819Y2 (ja) | ||
| JPS601781B2 (ja) | 双方向スイツチ | |
| US3938027A (en) | Electrical thyristor circuit | |
| ATE162017T1 (de) | Treiberschaltung für sperrwandler mit brückenangeordneten schalttransistoren | |
| JPS6035308Y2 (ja) | トランジスタスイツチング回路 | |
| GB2313495A (en) | Synchronous/driving circuit for a synchronous rectifier | |
| JPH0638493Y2 (ja) | Ｉｇｂｔ駆動回路 | |
| JPS61230425A (ja) | Ｍｏｓ型ｆｅｔのゲ−トドライブ回路 | |
| JPH054347Y2 (ja) | ||
| JP2962072B2 (ja) | ブリッジ型インバータ回路 | |
| SU1081796A1 (ru) | Транзисторный ключ | |
| SU1624680A1 (ru) | Ключ посто нного тока | |
| SU650180A1 (ru) | Конвертор | |
| SU828336A1 (ru) | Инвертор | |
| SU552678A1 (ru) | Блокинг-генератор | |
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| SU1376216A1 (ru) | Ультразвуковой генератор | |
| SU738126A1 (ru) | Формирователь коротких пр моугольных импульсов чередующейс пол рности | |
| JPH0231912Y2 (ja) | ||
| JPH02276306A (ja) | 電圧駆動素子の駆動回路 | |
| JPH01114115A (ja) | 電圧駆動形パワー素子のドライブ回路 |