JPS601781B2 - 双方向スイツチ - Google Patents
双方向スイツチInfo
- Publication number
- JPS601781B2 JPS601781B2 JP5197179A JP5197179A JPS601781B2 JP S601781 B2 JPS601781 B2 JP S601781B2 JP 5197179 A JP5197179 A JP 5197179A JP 5197179 A JP5197179 A JP 5197179A JP S601781 B2 JPS601781 B2 JP S601781B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- electrodes
- source
- bidirectional switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は交流電力を制御する双方向スイッチ特にＩＧＦ
ＥＴ（絶縁ゲート形電界効果トランジスタ）を用いた双
方向スイッチに関する。
ＥＴ（絶縁ゲート形電界効果トランジスタ）を用いた双
方向スイッチに関する。
具体的には、例えば、商用電力により動作するモータや
照明器具などを制御するのに用いられる。ＩＧＦＥＴは
ドレィン電流の温度係数が負であり熱暴走による破壊が
ないこと、少数キャリアを用いないので高速スイッチン
グが可能なこと、入力インピーダンスが高くゲート駆動
電力が小さくても済むなどの利点を有しており大電力の
スイッチング素子として期待されている。
照明器具などを制御するのに用いられる。ＩＧＦＥＴは
ドレィン電流の温度係数が負であり熱暴走による破壊が
ないこと、少数キャリアを用いないので高速スイッチン
グが可能なこと、入力インピーダンスが高くゲート駆動
電力が小さくても済むなどの利点を有しており大電力の
スイッチング素子として期待されている。
ＩＧＦＥＴの一種であるＭＯＳＦＥＴでは高ドレィン耐
圧、高ルイン電流河能な素子構造としてはオフセット形
構造やＶＭＯＳ構造が開発され現在ドレィン耐圧２００
Ｖ以上、オン抵抗数○以下の素子が実用化されつつある
。第１図は交流電源の電圧振幅Ｖｐより大きな正負の制
御電圧を用いて、オン状態、オフ状態を制御する双方向
スイッチの従来例である。
圧、高ルイン電流河能な素子構造としてはオフセット形
構造やＶＭＯＳ構造が開発され現在ドレィン耐圧２００
Ｖ以上、オン抵抗数○以下の素子が実用化されつつある
。第１図は交流電源の電圧振幅Ｖｐより大きな正負の制
御電圧を用いて、オン状態、オフ状態を制御する双方向
スイッチの従来例である。
第１図における二つのＩＧＦＥＴ，Ｔｒ，， Ｔｒ２と
して例えばドレイン耐圧８０Ｖ、オン抵抗３０程度のｎ
チャンネルＶＭＯＳ構造のＭＯＳＦＥＴが用いられる。
双方向スイッチは，Ｔ… Ｔｒ２の基板電極１，２とソ
ース電極３，４とが一点で接続され、ドレィン電極５，
６を被制御端、ゲート電極７，８同志が接続された端子
を制御端することにより構成されている。被制御端、即
ちドレィン端子５，６には交流電源９と負荷１０とが直
列接続されている。制御信号源１１の１端は制御端、す
なわちゲート電極７，８に接続され、他の一端は交流電
源９と負荷１０との接続点に酸ながれている。今、ドレ
ィン電極５に加わる交流電圧が正の周期を考える。この
ときＴｒ２のドレイン電極６と基板電極２との間のｐ−
ｎ接合が順方向バイアスされるためスイッチ作用はＴｒ
．が受け持つ。スイッチ作用を果すＴｒ，、負荷１０、
交流電源９、制御信号源１１はソースフオ。ワ回路を構
成しているから、Ｔｒ，をオン状態にするためには、制
御信号源１１はゲート電極７に、交流電源９の交流振幅
をＶｐとし、Ｔｒ，の関値をＶｔとすると、Ｖｐ十Ｖｔ
より大きな正の電圧を印加する必要がある。一方Ｔｒ，
をオフ状態にするには、制御信号源１１からゲート電極
７にＶｔ以下の電圧を印加すれば良い。
して例えばドレイン耐圧８０Ｖ、オン抵抗３０程度のｎ
チャンネルＶＭＯＳ構造のＭＯＳＦＥＴが用いられる。
双方向スイッチは，Ｔ… Ｔｒ２の基板電極１，２とソ
ース電極３，４とが一点で接続され、ドレィン電極５，
６を被制御端、ゲート電極７，８同志が接続された端子
を制御端することにより構成されている。被制御端、即
ちドレィン端子５，６には交流電源９と負荷１０とが直
列接続されている。制御信号源１１の１端は制御端、す
なわちゲート電極７，８に接続され、他の一端は交流電
源９と負荷１０との接続点に酸ながれている。今、ドレ
ィン電極５に加わる交流電圧が正の周期を考える。この
ときＴｒ２のドレイン電極６と基板電極２との間のｐ−
ｎ接合が順方向バイアスされるためスイッチ作用はＴｒ
．が受け持つ。スイッチ作用を果すＴｒ，、負荷１０、
交流電源９、制御信号源１１はソースフオ。ワ回路を構
成しているから、Ｔｒ，をオン状態にするためには、制
御信号源１１はゲート電極７に、交流電源９の交流振幅
をＶｐとし、Ｔｒ，の関値をＶｔとすると、Ｖｐ十Ｖｔ
より大きな正の電圧を印加する必要がある。一方Ｔｒ，
をオフ状態にするには、制御信号源１１からゲート電極
７にＶｔ以下の電圧を印加すれば良い。
次にドレィン電極５に負の交流電圧が加わる周期を考え
る。
る。
このときＴｒ，のドレィン電極５と基板電極１との間の
ｐ−ｎ接合が順方向バイアスされるため、スイッチ作用
はＴｒ２が受け持つ。Ｔｒ２の閥値をＶｔとすると、制
御信号源１１からゲート電極８にＶｔ−Ｖｐより小な電
圧を印加すれば、Ｔｒ２のゲート電極８と、ソース電極
４との電位差は関値Ｖｔ以下となり、Ｔｒ２はオフ状態
となる。一方、制御信号源１１からゲート電極８にＶｔ
−Ｖｐより大きな電圧を印加すればＴｒ２はオン状態と
なる。以上のことより交流の全周期に渡って、双方向ス
イッチをオン状態にするためには、制御信号源１１はゲ
ート電極７，８にＶｐ＋Ｖｔ以上の電圧を印加する必要
があり、交流の全周期に渡って双方向スイッチをオフ状
態にするためには制御信号源１１はゲート電極７，８に
Ｖｔ−Ｖｐ以下の電圧を印加する必要がある。
ｐ−ｎ接合が順方向バイアスされるため、スイッチ作用
はＴｒ２が受け持つ。Ｔｒ２の閥値をＶｔとすると、制
御信号源１１からゲート電極８にＶｔ−Ｖｐより小な電
圧を印加すれば、Ｔｒ２のゲート電極８と、ソース電極
４との電位差は関値Ｖｔ以下となり、Ｔｒ２はオフ状態
となる。一方、制御信号源１１からゲート電極８にＶｔ
−Ｖｐより大きな電圧を印加すればＴｒ２はオン状態と
なる。以上のことより交流の全周期に渡って、双方向ス
イッチをオン状態にするためには、制御信号源１１はゲ
ート電極７，８にＶｐ＋Ｖｔ以上の電圧を印加する必要
があり、交流の全周期に渡って双方向スイッチをオフ状
態にするためには制御信号源１１はゲート電極７，８に
Ｖｔ−Ｖｐ以下の電圧を印加する必要がある。
即ち第１図の従来例においては双方向スイッチのオン状
態、オフ状態を連続的に維持できる反面、双方向スイッ
チの制御に当って交流電源の電圧振幅より大きな正負の
制御電圧を必要とする大きな欠点があった。
態、オフ状態を連続的に維持できる反面、双方向スイッ
チの制御に当って交流電源の電圧振幅より大きな正負の
制御電圧を必要とする大きな欠点があった。
また必然的に，Ｔｒ，， Ｔｒ２のゲート耐圧も交流電
源の電圧振幅以上必要となるため、通常のＩＧＦＥＴで
は数ｌｏｗの双方向スイッチを第１図の従来例に基づい
て構成することは困難であった。
源の電圧振幅以上必要となるため、通常のＩＧＦＥＴで
は数ｌｏｗの双方向スイッチを第１図の従来例に基づい
て構成することは困難であった。
第２図は双方向スイッチのオン状態をパルス的に生起さ
せ、交流電源から負荷へのエネルギー供給を制御する従
来例である。第２図において，Ｔｒ，，Ｔｒ２の基板電
極１，２、ソース電極３，４をパルストランス１２の２
次側の他一端に後続し、ゲート電極７，８をパルストラ
ンス１２の２次側の他の一端に接続し、該パルストラン
スの１次側を制御様とし、，Ｔｒ，，Ｔｒ２の２つのド
レィン電極５，６を被制御端とすることにより双方向ス
イッチが構成されている。
せ、交流電源から負荷へのエネルギー供給を制御する従
来例である。第２図において，Ｔｒ，，Ｔｒ２の基板電
極１，２、ソース電極３，４をパルストランス１２の２
次側の他一端に後続し、ゲート電極７，８をパルストラ
ンス１２の２次側の他の一端に接続し、該パルストラン
スの１次側を制御様とし、，Ｔｒ，，Ｔｒ２の２つのド
レィン電極５，６を被制御端とすることにより双方向ス
イッチが構成されている。
仮にパルストランス１２の巻線比を１とすると、制御信
号源１１から出たパルス電圧はそのまま，Ｔ川 Ｔｒ２
のゲート電極７，８とソース電極３，４との間に加わる
。従って制御信号源１１から，Ｔ川 Ｔｒ２の閥値Ｖｔ
のＩＮ旨程度のパルス電圧をパルストランス１２を通し
ゲート電極７，８が正極性となるように印加すれば、双
方向スイッチはパルス的にオン状態となる。
号源１１から出たパルス電圧はそのまま，Ｔ川 Ｔｒ２
のゲート電極７，８とソース電極３，４との間に加わる
。従って制御信号源１１から，Ｔ川 Ｔｒ２の閥値Ｖｔ
のＩＮ旨程度のパルス電圧をパルストランス１２を通し
ゲート電極７，８が正極性となるように印加すれば、双
方向スイッチはパルス的にオン状態となる。
この様に第２図の従来例においては正の一極性で高々Ｔ
ｒ，，Ｔｒ２の閣僚Ｖｔの数〜十倍程度のパルス電圧を
用いることにより双方向スイッチのオン状態をパルス的
に生起し交流電源９から負荷１０へのェネルギの供給を
制御できる。
ｒ，，Ｔｒ２の閣僚Ｖｔの数〜十倍程度のパルス電圧を
用いることにより双方向スイッチのオン状態をパルス的
に生起し交流電源９から負荷１０へのェネルギの供給を
制御できる。
この場合負荷１０の周波数応答が制御信号源から印加さ
れるパルス電圧の周期に比べ遅ければ、双方向スイッチ
は連続的にオン状態を保っているのと等価である。
れるパルス電圧の周期に比べ遅ければ、双方向スイッチ
は連続的にオン状態を保っているのと等価である。
また、第２図の従来例においては制御回路系と被制御回
路系がパルストランス１２により絶縁分離されている利
点がある。
路系がパルストランス１２により絶縁分離されている利
点がある。
さらに、，Ｔｒ・，Ｔｒ２のゲート耐圧は、閥値Ｖｔの
数１ぴ音程度であれば良い。一方第２図の従来例におい
てはパルストランス１２を用いる必要があるため、双方
向スイッチの低価格化、小形、軽量化、特にハイブリッ
ド集積が困難であるという大きな欠点を有していた。
数１ぴ音程度であれば良い。一方第２図の従来例におい
てはパルストランス１２を用いる必要があるため、双方
向スイッチの低価格化、小形、軽量化、特にハイブリッ
ド集積が困難であるという大きな欠点を有していた。
本発明の目的は、上述の欠点を取り除き小形、軽量化特
にハイブリッド集積化に通した低価格な交流電力制御用
双方向スイッチを提供することにある。本発明によれば
、同一導電形の２個の絶縁ゲート形電界効果トランジス
タの基板電極、ソース電極を抵抗の一端に接続し制御信
号の入力端子の一端とし、ゲート電極を該抵抗の他の一
端に接続し、二つのドレィン電極を各々被制御端子とし
、制御信号の出力端子の一端と該ゲート電極との間に静
電容量を接続し、該出力端子の他の一端と該ソース電極
との間に静電容量を接続したことを特徴とする双方向ス
イッチを得ることができる。
にハイブリッド集積化に通した低価格な交流電力制御用
双方向スイッチを提供することにある。本発明によれば
、同一導電形の２個の絶縁ゲート形電界効果トランジス
タの基板電極、ソース電極を抵抗の一端に接続し制御信
号の入力端子の一端とし、ゲート電極を該抵抗の他の一
端に接続し、二つのドレィン電極を各々被制御端子とし
、制御信号の出力端子の一端と該ゲート電極との間に静
電容量を接続し、該出力端子の他の一端と該ソース電極
との間に静電容量を接続したことを特徴とする双方向ス
イッチを得ることができる。
以下に本発明の動作原理を第３図の本発明の一実施例を
基に説明する。第３図は絶縁ゲート形電界効果トランジ
スタとしてｎチャンネルののＭＯＳＦＥＴを用いた場合
について示してある。
基に説明する。第３図は絶縁ゲート形電界効果トランジ
スタとしてｎチャンネルののＭＯＳＦＥＴを用いた場合
について示してある。
，Ｔｒ，，Ｔｒ２の基板電極１，２、ソース電極３，４
は抵抗１３の一端に接続され、ゲート電極７，８は抵抗
１３の他の一端に接続されている。ドレィン電極５，６
は双方向スイッチの被制御端であり、交流電源９と負荷
１０が直列接続される。ゲート電極７，８に静電容量１
５が接続され「制御信号の入力端子の一端となっており
、ソース電極３，４に静電容量１４が接続されて制御信
号の入力端子の他の一端となっている。入力端子には制
御信号源１１が接続される。なお、制御信号の入力端子
の他の一端とソース電極３，４とを接続している静電容
量１４はなくても動作可能である。静電容量１４がない
場合、制御信号源１１から入力端子の一端を通し静電容
量１５および抵抗１３に流れ込んだパルス電流はソース
電極３，４と入力端子の他の一端との間の浮遊容量を通
り制御信号源１１に戻ると考えられる、即ち浮遊容量が
静電容量１４の代りの役目を果している。制御信号源１
１から印加されるパルス電圧のパルス幅に比べ抵抗１３
と静電容量１４および１５で決まる時定数を大きく選べ
ばパルス電圧はその波形を変えることなく抵抗１３の両
端に現われる。，Ｔｒ，， Ｔｒ２をオン状態にするに
はソース電極３，４に対してゲート電極７，８の電位を
関値Ｖｔに比べて十分大きくすれば良い。制御信号源１
１のパルス電圧の極性を静電容量１５が接続された側の
端子の電位から、静電容量１４が接続された側の電位を
引いた時の符号で定義し、その振幅をＶとする。制御信
号１１からパルス電圧がデューテイ比ｄで印加されると
するとＣＲ回路の性質により抵抗１３のゲート電極７，
８側端子には正負の極性に変化するパルス電圧が表われ
る。このパルス電圧の内、ソース電極３，４側端子に対
してゲート電極７，８が正極性になる分はＶ（１−ｄ）
となる。従ってこの電圧がＶｔに比べて十分大きくなる
ようにＶ，ｄが選ばれれば良い。制御信号源１１からパ
ルス電圧が印加されないときは、抵抗１３がゲート電極
７，８とソース電極３，４を短絡しているので，Ｔｒ，
，Ｔｒ２はオフ状態となる。
は抵抗１３の一端に接続され、ゲート電極７，８は抵抗
１３の他の一端に接続されている。ドレィン電極５，６
は双方向スイッチの被制御端であり、交流電源９と負荷
１０が直列接続される。ゲート電極７，８に静電容量１
５が接続され「制御信号の入力端子の一端となっており
、ソース電極３，４に静電容量１４が接続されて制御信
号の入力端子の他の一端となっている。入力端子には制
御信号源１１が接続される。なお、制御信号の入力端子
の他の一端とソース電極３，４とを接続している静電容
量１４はなくても動作可能である。静電容量１４がない
場合、制御信号源１１から入力端子の一端を通し静電容
量１５および抵抗１３に流れ込んだパルス電流はソース
電極３，４と入力端子の他の一端との間の浮遊容量を通
り制御信号源１１に戻ると考えられる、即ち浮遊容量が
静電容量１４の代りの役目を果している。制御信号源１
１から印加されるパルス電圧のパルス幅に比べ抵抗１３
と静電容量１４および１５で決まる時定数を大きく選べ
ばパルス電圧はその波形を変えることなく抵抗１３の両
端に現われる。，Ｔｒ，， Ｔｒ２をオン状態にするに
はソース電極３，４に対してゲート電極７，８の電位を
関値Ｖｔに比べて十分大きくすれば良い。制御信号源１
１のパルス電圧の極性を静電容量１５が接続された側の
端子の電位から、静電容量１４が接続された側の電位を
引いた時の符号で定義し、その振幅をＶとする。制御信
号１１からパルス電圧がデューテイ比ｄで印加されると
するとＣＲ回路の性質により抵抗１３のゲート電極７，
８側端子には正負の極性に変化するパルス電圧が表われ
る。このパルス電圧の内、ソース電極３，４側端子に対
してゲート電極７，８が正極性になる分はＶ（１−ｄ）
となる。従ってこの電圧がＶｔに比べて十分大きくなる
ようにＶ，ｄが選ばれれば良い。制御信号源１１からパ
ルス電圧が印加されないときは、抵抗１３がゲート電極
７，８とソース電極３，４を短絡しているので，Ｔｒ，
，Ｔｒ２はオフ状態となる。
抵抗１３が大きすぎると雑音電圧などによりＶｔ以上の
電圧がゲート電極７，８ソース電極３，４間に現われや
すく誤動作の原因となる。例えば、闇値が約ＩＶのＩＧ
ＦＥＴを用い双方向スイッチのオン状態をパルス幅１〆
ｓｅｃ繰り返し２００ＫＨｚで生起する場合、抵抗１３
は１０皿○、静電容量１４，１５は各々１００ｐＦに選
ばれる。
電圧がゲート電極７，８ソース電極３，４間に現われや
すく誤動作の原因となる。例えば、闇値が約ＩＶのＩＧ
ＦＥＴを用い双方向スイッチのオン状態をパルス幅１〆
ｓｅｃ繰り返し２００ＫＨｚで生起する場合、抵抗１３
は１０皿○、静電容量１４，１５は各々１００ｐＦに選
ばれる。
この時の制御信号源１１のパルス電圧は１肌程度で十分
なオン状態が得られる。ここに挙げた抵抗、静電容量の
数値例は全てハイブリッド集積化に適した形状で耐圧も
数ｌｏｗ以上のものが入手可能であり、本発明による双
方向スイッチのハイブリッド集積化は容易に行なえる。
なオン状態が得られる。ここに挙げた抵抗、静電容量の
数値例は全てハイブリッド集積化に適した形状で耐圧も
数ｌｏｗ以上のものが入手可能であり、本発明による双
方向スイッチのハイブリッド集積化は容易に行なえる。
この様に本発明による双方向スイッチの入力端子に高々
ＩＧＦＥＴの閥値Ｖｔの約１Ｍ音程度の片側極性（この
場合正極性）だけのパルス電圧を印加することにより、
双方向スイッチのオン状態をパルス的に生起し、交流電
源から負荷へのエネルギーの供給を制御できる。
ＩＧＦＥＴの閥値Ｖｔの約１Ｍ音程度の片側極性（この
場合正極性）だけのパルス電圧を印加することにより、
双方向スイッチのオン状態をパルス的に生起し、交流電
源から負荷へのエネルギーの供給を制御できる。
この場合負荷の周波数応答が制御信号源から印加される
パルス電圧の周期に比べ遅ければ双方向スイッチは、連
続的にオン状態を保っているのと等価である。
パルス電圧の周期に比べ遅ければ双方向スイッチは、連
続的にオン状態を保っているのと等価である。
０ また本発明によれば、制御回路系と被制御回路系と
が絶縁分離されているため、制御回路系と被制御回路系
とが任意の電位関係を取れるという利点がある。
が絶縁分離されているため、制御回路系と被制御回路系
とが任意の電位関係を取れるという利点がある。
さらにＩＧＦＥＴのゲート耐圧は高々閥値Ｖｔの数１の
音あれば良い。タ 以上本発明によれば、小形、軽量Ｌ
低価格、特にハイブリッド集積化に適した双方向スイッ
チが得られる。
音あれば良い。タ 以上本発明によれば、小形、軽量Ｌ
低価格、特にハイブリッド集積化に適した双方向スイッ
チが得られる。
なお本発明の一実施例中に述べた数値は何等本発明を制
限するものではない。
限するものではない。
０ 第１図、第２図は従来の双方向スイッチの回路図で
あり、第３図は本発明による双方向スイッチの一実施例
を示したものである。 図において、１，２は基板電極、３，４はソース電極、
５，６はドレィン電極、７，８はゲート電極、９は交流
タ電源、１０‘ま負荷、１１は制御信号源、１２はパル
ストランス、１３は抵抗、１４，１５は静電容量を示す
。オー図 オ２図 オ３図
あり、第３図は本発明による双方向スイッチの一実施例
を示したものである。 図において、１，２は基板電極、３，４はソース電極、
５，６はドレィン電極、７，８はゲート電極、９は交流
タ電源、１０‘ま負荷、１１は制御信号源、１２はパル
ストランス、１３は抵抗、１４，１５は静電容量を示す
。オー図 オ２図 オ３図
Claims (1)
- １ 同一導電形の２個の絶縁ゲート形電果効果トランジ
スタの基板電極、ソース電極を抵抗の一端に接続し、ゲ
ート電極を該抵抗の他の一端に接続し、二つのドレイン
電極を各々被制御端子とし、制御信号の出力端子の一端
と該ゲート電極との間に静電容量を接続し、該出力端子
の他の一端と該ソース電極との間に静電容量を接続した
ことを特徴とする双方向スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197179A JPS601781B2 (ja) | 1979-04-26 | 1979-04-26 | 双方向スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197179A JPS601781B2 (ja) | 1979-04-26 | 1979-04-26 | 双方向スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55143837A JPS55143837A (en) | 1980-11-10 |
| JPS601781B2 true JPS601781B2 (ja) | 1985-01-17 |
Family
ID=12901748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197179A Expired JPS601781B2 (ja) | 1979-04-26 | 1979-04-26 | 双方向スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601781B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118277U (ja) * | 1984-07-04 | 1986-02-01 | フジテツク株式会社 | エレベ−タかご天井構造 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225A (ja) * | 1982-06-25 | 1984-01-05 | Nec Corp | 双方向性制御回路 |
| US4491750A (en) * | 1982-09-28 | 1985-01-01 | Eaton Corporation | Bidirectionally source stacked FETs with drain-referenced common gating |
| JPS61224726A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 双方向スイツチ |
| JPH0612873B2 (ja) * | 1985-05-31 | 1994-02-16 | 株式会社日立製作所 | 両極性リニアスイツチ |
| EP0698966B1 (en) * | 1994-07-29 | 1998-10-07 | STMicroelectronics S.r.l. | MOS transistor switch without body effect |
| JP2011199591A (ja) * | 2010-03-19 | 2011-10-06 | Roland Corp | 電子スイッチ装置 |
-
1979
- 1979-04-26 JP JP5197179A patent/JPS601781B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118277U (ja) * | 1984-07-04 | 1986-02-01 | フジテツク株式会社 | エレベ−タかご天井構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55143837A (en) | 1980-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316243A (en) | Power FET inverter drive circuit | |
| JPH054849B2 (ja) | ||
| JP2718416B2 (ja) | 電流制限回路付き直流電圧変換器 | |
| US5635867A (en) | High performance drive structure for MOSFET power switches | |
| EP0102689A2 (en) | Constant volt-second regulator apparatus | |
| CA2267544A1 (en) | Gate control circuit for voltage drive switching element | |
| KR840004835A (ko) | 집적가능 반도체계 전기용 회로 | |
| JPS601781B2 (ja) | 双方向スイツチ | |
| JPS6348207B2 (ja) | ||
| JPH0812990B2 (ja) | 高速制御回路 | |
| US6870405B2 (en) | Method for driving an insulated gate semiconductor device using a short duration pulse | |
| JPS601780B2 (ja) | 双方向スイツチ | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| JPS6322149B2 (ja) | ||
| EP1264402B1 (en) | Drive circuit and method for mosfet | |
| JP3448143B2 (ja) | 同期整流回路 | |
| KR900000644B1 (ko) | Fet게이트 구동회로 | |
| JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
| JPH01155715A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JPH08149826A (ja) | 電力変換装置 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH0430819Y2 (ja) | ||
| JP2788986B2 (ja) | 電圧変換用ｉｃ | |
| JPH0518286U (ja) | スイツチングレギユレータ | |
| JPH0450662Y2 (ja) |