JPS5938767Y2 - 信号絶縁伝送装置 - Google Patents
信号絶縁伝送装置Info
- Publication number
- JPS5938767Y2 JPS5938767Y2 JP2364777U JP2364777U JPS5938767Y2 JP S5938767 Y2 JPS5938767 Y2 JP S5938767Y2 JP 2364777 U JP2364777 U JP 2364777U JP 2364777 U JP2364777 U JP 2364777U JP S5938767 Y2 JPS5938767 Y2 JP S5938767Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- switch
- capacitor
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
【考案の詳細な説明】
この考案は例えば直流アナログ信号を直流的に絶縁して
伝送するようにした信号絶縁伝送装置に関する。
伝送するようにした信号絶縁伝送装置に関する。
この種信号絶縁伝送装置は例えば第1図に示すように絶
縁トランス11の1次コイルは第1スイツチ12を通じ
て入力端子13.14間に接続され、かつこの入力端子
13.14間にはコンデンサ15が接続される。
縁トランス11の1次コイルは第1スイツチ12を通じ
て入力端子13.14間に接続され、かつこの入力端子
13.14間にはコンデンサ15が接続される。
絶縁トランス1102次コイルは第2 F’ETスイッ
チ16を通じて出力端子17及び18間に接続され、こ
れ等端子17゜18間にコンデンサ19が接続される。
チ16を通じて出力端子17及び18間に接続され、こ
れ等端子17゜18間にコンデンサ19が接続される。
入力端子13及び14間にアナログ入力信号が印加され
てコンデンサ15にその入力電圧が充電されている。
てコンデンサ15にその入力電圧が充電されている。
第1FETスイツチ12及び第2FETスイツチ16は
そのゲートに互に逆位相の制御信号21゜22がそれぞ
れ印加される。
そのゲートに互に逆位相の制御信号21゜22がそれぞ
れ印加される。
この信号により第1FETスイツチ12が導通状態にあ
り、第2FETスイツチ16が不導通状態にある場合は
第1珂汀スイツチ12を通じてコげンサ15に蓄えられ
た電荷が絶縁トランス1101次巻線に印加される。
り、第2FETスイツチ16が不導通状態にある場合は
第1珂汀スイツチ12を通じてコげンサ15に蓄えられ
た電荷が絶縁トランス1101次巻線に印加される。
次に第1FET スイッチ12が不導通となり第2FE
Tスイツチ16が導通すると絶縁トランス11に発生す
る逆起電力がコンデンサ19に充電され、これが出力端
子17.18間に得られる。
Tスイツチ16が導通すると絶縁トランス11に発生す
る逆起電力がコンデンサ19に充電され、これが出力端
子17.18間に得られる。
この絶縁伝送動作の様子を第3図の波形図を用いて説明
する。
する。
第3図Aは第1FETスイツチ12に供給する駆動信号
、第3図Bは第2FETスイツチ16に供給する駆動信
号を示す。
、第3図Bは第2FETスイツチ16に供給する駆動信
号を示す。
これら駆動信号により第1FETスイツチ12と第2F
ET スイッチ16は互に逆にオン、オフ動作する。
ET スイッチ16は互に逆にオン、オフ動作する。
第3図C及びDは絶縁トランス11の一次巻線と二次巻
線に流れる電流波形を示す。
線に流れる電流波形を示す。
−次巻線を流れる電流11と二次巻線3を流れる電流■
2は第1図に示す矢印の向を正方向の極性としている。
2は第1図に示す矢印の向を正方向の極性としている。
また入力電圧E1 と出力電圧E2 も第1図に示す
極性とする。
極性とする。
第1FETスイツチ12がオンのとき一次巻線に第3図
Cに示すように電流■1が流れる。
Cに示すように電流■1が流れる。
入力端子13−14間に第3図Eに示すように直流の入
力電圧E、が与えられると、電流■1 が正方向に流れ
る。
力電圧E、が与えられると、電流■1 が正方向に流れ
る。
つ1り入力電圧E1 と出刃側コンデンサ19に蓄えら
れる出力電圧E2 との差が有るとき、−次電流■1が
流れ、−次電流■1に比例して二次電流■2が流れる。
れる出力電圧E2 との差が有るとき、−次電流■1が
流れ、−次電流■1に比例して二次電流■2が流れる。
二次電流■2はコンデンサ19に流入しコンデンサ19
を充電する。
を充電する。
出力電圧E2は第3図Fに示すように二次電流■2が流
れる毎に漸次上昇する。
れる毎に漸次上昇する。
スイッチ12と16をオン、オフ駆動する駆動パルス(
第3図A、B)のデユティが50%のとき、出力電モE
2は入力電圧E1 と等しくなった時点で平衡状態と
なる。
第3図A、B)のデユティが50%のとき、出力電モE
2は入力電圧E1 と等しくなった時点で平衡状態と
なる。
平衡状態では一次電流■1 と二次電流■2は正と負
に対称なつ1り平均値がゼロとなる波形となり絶縁トラ
ンス11の一次巻線と二次巻線との間で授受されるエネ
ルギの量はゼロとなる。
に対称なつ1り平均値がゼロとなる波形となり絶縁トラ
ンス11の一次巻線と二次巻線との間で授受されるエネ
ルギの量はゼロとなる。
この状態に釦いて入力電圧E1 が変化すると、その変
化した方向に対応した方向に電流が流れ出力側コンデン
サ19の電圧を変化させる。
化した方向に対応した方向に電流が流れ出力側コンデン
サ19の電圧を変化させる。
つ−19例えば入力電圧E1 が時点T1 に釦いて込
の値に減少したとすると、電流■1 、T2は逆向に流
れ、コンデンサ19に充電されていた電気エネルギはト
ランス11を介して入力側コンデンサ15に戻される。
の値に減少したとすると、電流■1 、T2は逆向に流
れ、コンデンサ19に充電されていた電気エネルギはト
ランス11を介して入力側コンデンサ15に戻される。
このエネルギの逆流により出力側コンデンサ19の充電
電圧E2は減少し娑E2に安定する。
電圧E2は減少し娑E2に安定する。
・このようにして入力電圧E1 がゼロになると出力電
圧E2もゼロとなる。
圧E2もゼロとなる。
また入力電圧E1が負の電圧が入力されると出力電圧E
2も負電圧となる。
2も負電圧となる。
このようにして従来においては第1FETスイツチ12
、第2FET スイッチ16をそれぞれ制御する制御信
号21.22のデユティが50%の場合、入力端子13
.14間の入力アナログ信号と同一レベルのアナログ信
号が出力端子17及び18間に得られ、しかも効率の良
い伝送が行なわれ、これ等入力端子及び出力端子間はト
ランス11により直流的に遮断されており、従って共通
電位が異なる個所間の信号伝送にこの信号絶縁伝送装置
は非常に有効である。
、第2FET スイッチ16をそれぞれ制御する制御信
号21.22のデユティが50%の場合、入力端子13
.14間の入力アナログ信号と同一レベルのアナログ信
号が出力端子17及び18間に得られ、しかも効率の良
い伝送が行なわれ、これ等入力端子及び出力端子間はト
ランス11により直流的に遮断されており、従って共通
電位が異なる個所間の信号伝送にこの信号絶縁伝送装置
は非常に有効である。
この考案はこの秀れた信号絶縁伝送装置にむいてその入
力側及び出力側のスイッチを制御する信号のデユティを
変更することによって入力アナログ信号に対し出力アナ
ログ信号の伝送利得を適当な値に変更できるようにし、
しかもこの利得をデジタル信号に応じて制御できるよう
にするものである。
力側及び出力側のスイッチを制御する信号のデユティを
変更することによって入力アナログ信号に対し出力アナ
ログ信号の伝送利得を適当な値に変更できるようにし、
しかもこの利得をデジタル信号に応じて制御できるよう
にするものである。
このようにすることによって非常に簡単に伝送利得を変
更することができる。
更することができる。
即ち第1図において第1スイツチ12が導通、不導通を
繰逸すことによつ1絶縁トランス1101次巻線にエネ
ルギが注入される。
繰逸すことによつ1絶縁トランス1101次巻線にエネ
ルギが注入される。
第2スイツチ16は第1スイツチがオンの時オフとなる
ように逆位相で駆動されるが、このスイッチ16がオン
の時の絶縁トランス11のエネルギはコンデンサ19に
充電される。
ように逆位相で駆動されるが、このスイッチ16がオン
の時の絶縁トランス11のエネルギはコンデンサ19に
充電される。
第3図Eに示すように入力電圧E1が与えられると、−
次電流■1はテユテイ期間上昇を続ける。
次電流■1はテユテイ期間上昇を続ける。
1次電流I1の初期値をil 5tar t s最終値
を1tend。
を1tend。
1次巻線のインダクタンスをLl、デユティ期間の時間
幅をT1とするとき で与えられる。
幅をT1とするとき で与えられる。
jlendの値は、2次側電流の初期値j 2star
tへ引き継がれる。
tへ引き継がれる。
これはインダクタンスの電流保持特性による本質的な作
用である。
用である。
2次側電圧がゼロの時は、そのデユティ期間2次側電流
は変化せず2次電流I2の最終値12endはj
をはビその11保持する。
は変化せず2次電流I2の最終値12endはj
をはビその11保持する。
2次電流2 s ta rt
T2が流れるデユティ期間に出力電圧E2は微増する。
その出力電圧E2の微増量を例えばElの10000分
の1程度に選ぶとき、出力電圧E2がT2に変化を与え
る1デユティ期間の出力電圧E2の値として、微増量に
着目することなくその期間の平均値をE2として2次電
流I2の変化を見てさしつかえない。
の1程度に選ぶとき、出力電圧E2がT2に変化を与え
る1デユティ期間の出力電圧E2の値として、微増量に
着目することなくその期間の平均値をE2として2次電
流I2の変化を見てさしつかえない。
すなわち
L2は2次巻線のインダクタンス、T2は第2スイツチ
16がオンになっている期間、Ll−L2のとき、l’
2 endの値は’ 15tartへ引き継がれ、次の
期間のi は更に上昇した値となり、end j 2startへ引き継がれる。
16がオンになっている期間、Ll−L2のとき、l’
2 endの値は’ 15tartへ引き継がれ、次の
期間のi は更に上昇した値となり、end j 2startへ引き継がれる。
頭初ゼロで提供される12start と12end
との差は、E2の微増の繰り返しで第3図C及びD
に示すように出力電圧E2が上昇するにつれ、増加する
。
との差は、E2の微増の繰り返しで第3図C及びD
に示すように出力電圧E2が上昇するにつれ、増加する
。
こXで1次、2次の電圧の極性は第1図のようであり、
1次及び2次電流11 、T2の極性も第1図の方向を
基準にして表わされている。
1次及び2次電流11 、T2の極性も第1図の方向を
基準にして表わされている。
’ 25tartとj2endとの差の増加は、’ x
start。
start。
値へ次第に低い値を引き継ぐ形となり、安定状態すなわ
ち、 j1end″ −’ 2end +j 2start
= −jt 5tartの状態へ向う。
ち、 j1end″ −’ 2end +j 2start
= −jt 5tartの状態へ向う。
この安定への推移はスイッチ駆動信号を第4図A、Bに
示すようにデユティを2:1にした場合に唱いても同様
に起る。
示すようにデユティを2:1にした場合に唱いても同様
に起る。
第5図は安定状態での第3図の■1 、■2の拡大図で
あり、1:1の各デユティ期間■1と■2の変化勾配は
逆極性の同値となる。
あり、1:1の各デユティ期間■1と■2の変化勾配は
逆極性の同値となる。
第6図は第4図の■1.I2の拡大図であり、2次電流
■2の勾配は1次電流■1の2倍となる。
■2の勾配は1次電流■1の2倍となる。
仮9に2次電流■2の勾配が第6図鎖線のようにゆるや
かであるときは、1次電流■1が同図鎖線のように上昇
に向い、2次電流■2からの引き継ぎを受ける。
かであるときは、1次電流■1が同図鎖線のように上昇
に向い、2次電流■2からの引き継ぎを受ける。
すなわち電流■1 、■2の勾配値がデユティに逆比例
して平衡しない限り、電流値は安定へ向って変化し続け
る。
して平衡しない限り、電流値は安定へ向って変化し続け
る。
任意期間における各デユティ期間の電流■1■2の変化
量△■1.△■2は で与えられ、安定状態では△■1=△■2 となりEt
: ′FJ2−Tt : T2の値に本質的に正
確に比例する。
量△■1.△■2は で与えられ、安定状態では△■1=△■2 となりEt
: ′FJ2−Tt : T2の値に本質的に正
確に比例する。
このようにスイッチ12.16を制御するパルス幅T1
.T2によってコンデンサ19の電圧が変化することに
なり、第2スイツチ16が導通している期間が第1スイ
ツチ12を導通させている期間よりも狭くなる程、コン
デンサ19の電圧が犬となり、即ち伝送利得が大きくな
る。
.T2によってコンデンサ19の電圧が変化することに
なり、第2スイツチ16が導通している期間が第1スイ
ツチ12を導通させている期間よりも狭くなる程、コン
デンサ19の電圧が犬となり、即ち伝送利得が大きくな
る。
また逆に第2スイツチ16が導通している期間が第1ス
イツチ12を導通させている期間より広くなるとコンデ
ンサ19の電圧が小となり伝送利得が小さくなる。
イツチ12を導通させている期間より広くなるとコンデ
ンサ19の電圧が小となり伝送利得が小さくなる。
このようにスイッチ12.16の制御デユティを変化す
ることによって伝送利得を制御するが、その制御はデジ
タル信号によって行なうことができる。
ることによって伝送利得を制御するが、その制御はデジ
タル信号によって行なうことができる。
第2図に第1図と対応する部分に同一符号を付けて示す
ように、パルス発生手段23を設ける。
ように、パルス発生手段23を設ける。
このパルス発生手段23は、レジスタ24に蓄積された
制御デジタル信号に応じたパルス幅のパルス信号を発生
するものである。
制御デジタル信号に応じたパルス幅のパルス信号を発生
するものである。
このレジスタ24には例えばバス25を通じてコンピュ
ータからの指令によって制御デジタル信号が与えられる
。
ータからの指令によって制御デジタル信号が与えられる
。
パルス発生手段23においては入力された制御デジタル
信号に応じた基準電圧を基準電圧発生回路26によって
作る。
信号に応じた基準電圧を基準電圧発生回路26によって
作る。
基準電圧発生回路26は例えばレジスタ24のデジタル
信号の各デジットに対応した端子27,28,29の出
力がPNP型トランジスタ30,31,32のベースに
与えられ、これ等トランジスタ30,31 .32のコ
レクタは共通の抵抗器33を通じて共通電位点に接続さ
れ、各エミッタはそれぞれ抵抗器34,35゜36を通
じて電源端子37に接続する。
信号の各デジットに対応した端子27,28,29の出
力がPNP型トランジスタ30,31,32のベースに
与えられ、これ等トランジスタ30,31 .32のコ
レクタは共通の抵抗器33を通じて共通電位点に接続さ
れ、各エミッタはそれぞれ抵抗器34,35゜36を通
じて電源端子37に接続する。
これ等抵抗器34,35,36の各抵抗値をR,2R。
4Rのようにその入力制御デジタル信号の各対応デジッ
トのウエートに応じて選定される。
トのウエートに応じて選定される。
このようにしてこれ等端子27乃至29の各出力が全て
論理+1111の場合はトランジスタ30乃至32は全
て導通し、これ等導通電流が抵抗器33に共通に流れ、
つtりこれ等電流が加算される。
論理+1111の場合はトランジスタ30乃至32は全
て導通し、これ等導通電流が抵抗器33に共通に流れ、
つtりこれ等電流が加算される。
この各コレクタ電流は上述のようにウエート付けられた
ものとなっているから、端子27乃至29に与えられる
デジタル信号の内容によって共通抵抗器33に流れを電
流値が変化し、この抵抗器の電圧降下が基準電圧として
比較回路38の反転入力端子に供給される。
ものとなっているから、端子27乃至29に与えられる
デジタル信号の内容によって共通抵抗器33に流れを電
流値が変化し、この抵抗器の電圧降下が基準電圧として
比較回路38の反転入力端子に供給される。
比較回路38の非反転入力端子には鋸歯状波発生回路3
9からの鋸歯状波電圧が供給されている。
9からの鋸歯状波電圧が供給されている。
従って反転入力端子38に与えられる基準電圧に応じた
パルス幅のパルスが比較回路38の出力即ちパルス発生
手段23の出力として得られる。
パルス幅のパルスが比較回路38の出力即ちパルス発生
手段23の出力として得られる。
この出力パルスのデユティは制御デジタル信号により変
化することになる。
化することになる。
この比較回路38の出力は第2FETスイツチ16のゲ
ートに与えられ、更に比較回路38の出力はトランス等
による直流絶縁機能を持ち二つのスイッチ12と16を
互に絶縁して駆動することができる駆動回路41を通じ
て第1FET スイッチ12のベースに供給される。
ートに与えられ、更に比較回路38の出力はトランス等
による直流絶縁機能を持ち二つのスイッチ12と16を
互に絶縁して駆動することができる駆動回路41を通じ
て第1FET スイッチ12のベースに供給される。
よってレジスタ24に与えられる制御デジタル信号に応
じて第1スイツチ12、第2スイツチ160オン、オフ
制御のデユティ比が逆に変化される。
じて第1スイツチ12、第2スイツチ160オン、オフ
制御のデユティ比が逆に変化される。
この変化によって先に述べたように出力端子17及び1
8間の電圧が変化する。
8間の電圧が変化する。
以上述べたようにこの考案によれば直流信号を直流的に
絶縁して伝送することができ、その場合にスイッチのオ
ン、オフデユティ化を変化させることにより、伝送利得
を制御し、出力直流信号のレベルを変更することができ
る。
絶縁して伝送することができ、その場合にスイッチのオ
ン、オフデユティ化を変化させることにより、伝送利得
を制御し、出力直流信号のレベルを変更することができ
る。
尚パルス発生手段23におけるデユティ比の設定手段と
しては先に述べたようにアナログ的に行なう場合のみな
らず、例えばシフトレジスタを使用しシフトレジスタに
取込んだディジタル符号をクロックパルスによって循環
させることにより任意のデユティ比を持つパルスを得る
ように構成することもできる。
しては先に述べたようにアナログ的に行なう場合のみな
らず、例えばシフトレジスタを使用しシフトレジスタに
取込んだディジタル符号をクロックパルスによって循環
させることにより任意のデユティ比を持つパルスを得る
ように構成することもできる。
第1図は従来の信号絶縁伝送装置を示す接続図、第2図
はこの考案による信号伝送装置の一例な示す接続図、第
3図は第1図の動作を説明するための波形図、第4図乃
至第6図はこの考案の動作を説明するための波形図であ
る。 11:絶縁トランス、13,14:入力端子、12:第
1スイツチ、16:第2スイツチ、15゜19:コンデ
ンサ、17.18:出力端子、23:パルス発生手段、
24:制御デジタル信号記憶レジスタ、41:駆動回路
。
はこの考案による信号伝送装置の一例な示す接続図、第
3図は第1図の動作を説明するための波形図、第4図乃
至第6図はこの考案の動作を説明するための波形図であ
る。 11:絶縁トランス、13,14:入力端子、12:第
1スイツチ、16:第2スイツチ、15゜19:コンデ
ンサ、17.18:出力端子、23:パルス発生手段、
24:制御デジタル信号記憶レジスタ、41:駆動回路
。
Claims (1)
- 入力信号が蓄積される第1コンデンサと、−次巻線と二
次巻線とを有する絶縁トランスと、前記第1コンデンサ
に前記−次巻線と共に直列に接続された第1スイツチと
、前記二次巻線に第2スイツチを介して接続された第2
コンデンサと、伝送利得を制御する制御信号に対応した
デユティ比を有する第1パルスを発生するパルス発生手
段と、前記第1パルスとは逆位相の第2パルスを発生す
る駆動手段と、前記第1パルスと前記第2パルスが各々
前記第1スイツチと前記第2スイツチに与えられ、前記
制御信号により前記入力信号に対する前記第2コンデン
サの両端に得られる出力信号の伝送利得を変更すること
を特徴とする信号絶縁伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2364777U JPS5938767Y2 (ja) | 1977-02-28 | 1977-02-28 | 信号絶縁伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2364777U JPS5938767Y2 (ja) | 1977-02-28 | 1977-02-28 | 信号絶縁伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53119816U JPS53119816U (ja) | 1978-09-22 |
JPS5938767Y2 true JPS5938767Y2 (ja) | 1984-10-29 |
Family
ID=28860642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2364777U Expired JPS5938767Y2 (ja) | 1977-02-28 | 1977-02-28 | 信号絶縁伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5938767Y2 (ja) |
-
1977
- 1977-02-28 JP JP2364777U patent/JPS5938767Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53119816U (ja) | 1978-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4618812A (en) | Direct current power control on selectable voltage step-up and step-down | |
US4758937A (en) | DC-DC converter | |
TW200415454A (en) | Closed loop diode emulator for DC-DC converter | |
JPS6042519Y2 (ja) | 積分回路 | |
US4144751A (en) | Square wave signal generator | |
US5519307A (en) | DC/DC converter for outputting multiple signals | |
JPS593892A (ja) | 低電圧白熱電球等の負荷に対する電源装置 | |
JPS5938767Y2 (ja) | 信号絶縁伝送装置 | |
US3932800A (en) | Direct current power control circuit | |
JPS5918767Y2 (ja) | 信号絶縁伝送装置 | |
JPH036032Y2 (ja) | ||
SU813635A1 (ru) | Преобразователь напр жени | |
JPS6035308Y2 (ja) | トランジスタスイツチング回路 | |
JP2652584B2 (ja) | スィツチング電源装置 | |
JPH0430820Y2 (ja) | ||
SU1293800A1 (ru) | Преобразователь посто нного напр жени в посто нное с умножением напр жени | |
SU980187A1 (ru) | Устройство задержки | |
JPS62118766A (ja) | 両極性スイツチング電源 | |
RU2490692C1 (ru) | Вторичный источник питания | |
JPS6127145Y2 (ja) | ||
JPH0419868Y2 (ja) | ||
JPS6343521Y2 (ja) | ||
SU1767649A1 (ru) | Однотактный преобразователь посто нного напр жени | |
JPH06276724A (ja) | ゲート駆動回路 | |
JPS61230425A (ja) | Mos型fetのゲ−トドライブ回路 |