SU980187A1 - Устройство задержки - Google Patents

Description

Изобретение относится к устройствам, обеспечивающим формирование на выходе импульса напряжения с задержкой на заданное время по отношению ко времени поступления на вход входного импульса, используемое, например, в измерительной технике при определении временных интервалов, фазы сигнала, для создания временных анализаторов, в блоках первичной обработки ^ιυ информации, и т.д. и относится к устройствам задержкивыполненным на основе релаксаторов..

Известно устройство задержки, выполненное на основе ждущего мульти- 15 вибратора с коллекторно-базовой · связью W

Однако устройство имеет недостаточ ную точность.

Известны также устройства, обеспечивающие более высокий результат, в которых применены пусковые каскады на транзисторах, а также использованы токозадающие транзисторы £2}.

Недостатками устройства задержки являются его сложность из-за исполь>'эования большого числа деталей,отсутствие на выходах импульсов разной полярности, а также плавной регулировки времени задержки импульсов при помощи изменения амплитуды напряжения управляющего сигнала, малая крутизна переднего фронта выходного импульса и малая нагрузочная способность.

Цель изобретения - расширение функциональных возможностей.

Указанная цель достигается тем, что в устройстве задержки, содержащем первый и второй транзисторы, эмиттер последнего соединен с общей шиной, конденсатор, первый резистор, включенный в коллекторную цепь второго транзистора, второй резистор, включенный в базовую цепь первого транзистора, третий резистор, соединенный первым выводом с шиной источника питания, дополнительно введены четыре диода и прибор с S-образной вольт-амперной характеристикой, напрймер динистор, первый вывод которого соединен с вторым выводом третьего резистора, через первый диод с коллектором второго транзистора и через второй диод с клеммой первого выхода, а второй вывод соединен с коллектором первого транзистора, через третий диод с эмиттером первого транзистора и с первым выводом конденсатора, второй вывод которого соединен .с клеммой второго выхода, а база первого транзистора соединена через четвертый диод с клеммой управляющего сигнала.

На чертеже приведена принципиальная электрическая схема.

Схема содержит устройство 1 за- держки, клемму 2, на которую подается подлежащий задержке импульсный сигнал, клемму 3 с выхода элемента задержки, на котором формируется задержанный сигнал в противофазе по отношению к входному импульсу, клемму 4, на которой формируется задержанный сигнал в фазе с входным·, т.е. той же полярности, клемму 5, на которую подается напряжение управления временем задержки, клеммы 6 и 7 подачи напряжения питания, напряжения источника 8 управления длительностью времени задержки каждой ячейки, которое может быть общим для всех ячеек, источники 9 и 10 питания, нагрузочные элементы 11 и 12 источника 13 входного импульса, транзисторы 14 и 15,диоды 16 - 19,резнеторы 20 - 22, конденсатор 23, прибор с S-обраэной характеристикой, например динистор 24, зарядный элемент 25, например диод или резистор.

После подачи на ячейки напряжений источников 9 и 10, 8 эти ячейки устанавливаются в исходное состояние, при котором динистор 24 находится в проводящем состоянии за счет тока резистора 21,. конденсатор 23 заряжен до напряжения, близкого напряжению источника 10 питания, транзистор 14 насыщен, а транзистор 15 закрыт·, диоды 16 и 19 смещены в обратном направлении и тока не проводят.

При приходе на клемму 2 импульса тока от источника 13 отрицательной полярности на время длительности импульса насыщается транзистор 15, напряжение на катоде динистора 24 становится равным нулю и он выключается, так как оказывается под действием обратного напряжения заряда конденсатора 23. В данной схеме момент запирания динистора определяется передним фронтом источника входного импульса и не зависит ни от длительности этого импульса, ни от его амплитуда, т.е. эти параметры не влияют на длительность задержки. После запирания динистора 24 начинает перезаряжаться конденсатор 23 через эмиттер насыщенного .транзистора 14 от источника 9 и разрядный элемент 25, если в качестве него использован резистор или диод. Перезаряд конденсатора 23 происходит током, равным сумме токов через резисторы 20 и 21, а поэтому время перезаряда конденсатора 23 практически не зависит от влияния параметров 'транзисторов 14 и 15.По мере перезаряда конденсатора 23 увеличивается разность напряжения между анодом и катодом динистора 24. Напряжение источника 10 выбирается заведомо меньше напряжения включения динистора, поэтому при разряде конденсатора 23 до нуля динистор 24 не включается. Максимальная величина управляющего напряжения источника 8 и в сумме с величиной напряжения источника питания 10 также выбирают заведомо меньше напряжения включения динистора 24. Напряжение на конденсаторе переходит через нуль, конденсатор 23 продолжает заряжаться от источника 9. Когда напряжение на базе насыщенного транзистора 14 достигнет величины открытия диода 16, т.е. напряжение на базе превысит величину напряжения управления временем задержки, ток через резистор 20 начнет протекать через диод 16 и |Транзистор 14 начнет запираться, заряд конденсатора 23 практически прекращается. Вследствие запирания транзистора 14 напряжение на его коллекторе стремительно нарастает, а так как сумма напряжений источников 10 и 9 выбирается значительно большей величины напряжения включения динистора 24, динистор 24 включается. Заметим, что параметры динистора 24 практически не влияют на величину напряжения заряда конденсатора 23, так как она только зависит от величины источника 8 управляющего напряжения. После включения динистора койденсатор 23 разряжается через малое сопротивление динистора на нагрузочные элементы 11 и 12, при этом на нагрузочном элементе 11 формируется положительный выходной импульс, а на нагрузочном элементе 12 - импульс отрицательной полярности. Время задержки импульса равно времени перезаряда конденсатора 23 от напряжения источника 10 до напряжения источника 8.

Если клемму у предыдущей ячейки соединить с клеммой 2 последующей ячейки, то задержанный сигнал будет сдвинут во времени относительно сигнала запуска на сумму времени задержки первой ячейки и времени задержки последующей ячейки.

Если клемму 4 последней ячейки соединить с клеммой 2 первой ячейки, то предлагаемое устройство может обеспечить непрерывную генерацию разнополярных импульсов через разные интервалы времени.

Claims (2)

1. ;54) УСТРОЙСТВО ЗАДЕРЖКИ Изобретение относитс  к устройст вам, обеспечивающим формирование на выходе импульса напр жени  с задержкой на заданное врем  по отношению ко времени поступлени  на вход входного импульса, используемое, наприме в измерительной технике при определе нии временных интервалов, фазы сигна ла, дл  создани  временных анализато ров, в блоках первичной обработки информации, и т.д. и относитс  к устройствам задержки,. выполненным на основе релаксаторов.. Известн.о устройство задержки, выполненное на основе ждущего мультивибратора с коллекторно-базовой св зью с 3 Однако устройство имеет недостато ную точность. Известны также устройства, обеспечивающие более высокий результат в которых применены пусковые каскады на транзисторах, а также использованы токозадающие транзисторы L2J. Недостатками устройства задержки  вл ютс  его сложность из-за использовани  больиого числа деталей,отсутствие на выходах импульсов разной пол рности, а плавной регулировки времени задержки импульсов при помощи изменени  амплитуды напр жени  управл ющего сигнала, мала  крутизна переднего фронта выходного импульса и мала  нагрузочна  способность . Цель изобретени  - расширение функциональных возможностей. Указанна  цель достигаетс  тем, что в устройстве задержки, содержащем первый и второй транзисторы, эмиттер последнего соединен с общей шиной, конденсатор, первый резистор, включенный в коллекторную цепь второго транзистора, второй резистор, включенный в базовую цепь первого транзистора, третий резистор, соединенный первым выводом с шиной источника питани , дополнительно введены четыре диода и прибор с S-образной вольт-амперной характеристикой, например диннстор, первый вывод которого соединен с вторым выводом третьего резистора, через первый диод с коллектором второго транзистора и через второй диод с клеммой первого выхода, а второй вывод соединен с коллектором первого транзистора, через третий диод с эмиттером первого транзистора и с первым выводом конденсатора, второй вывод которого соединен .с клеммой второго выхода, а база первого транзистора соединена через четвертый диод с клеммой у равл ющего сигнгша. На чертеже приведена принципиальна  электрическа  схема. Схема содержит устройство 1 задержки , клемму 2, на которую подает с  подлежащий задержке импульсный сигнал, клемму 3 с выхода элемента задержки, на котором формируетс  за держангелй сигнал в противофазе по отношению к йходному импульсу, клем . му 4, на которой формируетс  задержанный сигнал в фазе с входные, т.е той же пол рности, кпемму 5, на которую подаетс  напр жение управлени  временем задержки, клем1 и б и 7 подачи напр жени  питани , напр жени  источника 8 управлени  длительностью времени задержки каждой  чейки, которое может быть обвд м дл  всех  чеек источники 9 и 10 пит ни , нагрузочные элементы 11 и 12 источника 13 входного импульса, тра зисторы 14 и 15,диоды 16 - 19,резисторы 20 - 22, конденсатор 23, прибор с S-образной характеристикой, например динистор 24, зар дный элемент 25, например диод «ли резистор После подачи на  чейки напр жеНИИ источников 9 и 10, 8 эти  чейки устанавливаютс  в исходное состо ние , при котором динистор 24 находитс  в провод щем состо нии за счет тока резистора 21 конденсатор 23 зар жен, до напр жени близкого напр жению источника 10 пи тани , транзистор 14 насыщен, а тра зистор 15 закрыт-, диоды 16 и 19 сме щены в обратном направлении и тока не провод т. При приходе на клемму 2 импульса тока от источника 13 отрицательной пол рности на врем  длительности импульса насыщаетс  транзисто 15, напр жение на катоде динистора становитс  равным нулю и он выключаетс , так как оказываетс  под действием обратного напр жени  зар  да конденсатора 23. В данной схеме момент запирани  динистора определ  етс  передним фронтом источника входного импульса и не зависит ни от длительности этого импульса, ни от его амплитуды, т.е. эти параметры не вли ют на длительность задерж ки. После запирани  динистора 24 н чи-нает перезар жатьс  конденсатор 23 через эмиттер насыщенного .транзистора 14 от источника 9 и разр дный элемент 25, если в качестве него использован резистор или диод. Перезар д конденсатора 23 происходит током, равным сумме токов через резисторы 20 и 21, а поэтому врем  перезар да конденсатора 23 практически не зависит от вли ни  параметров транзисторов 14 и 15.По мере перезар да конденсатора 23 увеличиваетс  разность напр жени  между анодом и катодом динистора 24. Напр жение источника 10 выбираетс  заведомо меныае напр жени  включени  динистора, поэтому при разр де конденсатора 23 до нул  динистор 24 не включаетс . Максимальна  величина управл квдего напр жени  источника В и в сумме с величиной напр жени  источника питани  10 также выбирают заведомо меньше напр жени  включени  динистора 24. Напр жение на конденсаторе переходит через нуль, конденсатор 23 продолжает зар жатьс  от источника 9. Когда напр жение на базе насыщенного транзистора 14 достигнет величины открыти  диода 16, т.е. напр жение на базе превысит величину напр жени  управлени  временем задержки, ток через резистор 20 начнет протекать через диод 16 и транзистор 14 начнет запиратьс , зар д конденсатора 23 практически прекращаетс . Вследствие запирани  транзистора 14 напр жение на его коллекторе стремительно нарастает, а так как сумма напр жений источников 10 и 9 выбираетс  значительно большей величины напр жени  включени  динистора 24, динистор 24 включаетс . Заметим, что параметры динистора 24 практически не вли ют на величину напр жени  зар да конденсатора 23, так как она только зависит от величины источника 8 управл ющего напр жени . После включени  динистора койденсатор 23 разр жаетс  через малое сопротивление динистора на нагрузочные элементы 11 и 12, при этом на нагрузочном элементе 11 формируетс  положительный выходной импульс, а на нагрузочном элементе 12 - импульс отрицательной пол рности. Врем  задержки импульса равно времени перезар да конденсатора 23 от напр жени  источника 10 до напр жени  источника 8. Если клемму у предыдущей  чейки соединить с клеммой 2 последующей  чейки, то задержанный сигнал будет сдвинут во времени относительно сигнала запуска на сумму времени задержки первой  чейки и времени задержки последующей  чейки. Если кле1«му 4 последней  чейки соединить с клеммой 2 первой  чейки, то предлагаемое устройство может обеспечить непрерывную генерацию разнопол рных импульсов через разные интервалы времени. Формула изобретени  Устройство задержки, содержащее первый и второй транзисторы, эмйттер последнего соединен с общей шиной, конденсатор, первый резистор, включенный в коллекторную цепь второго транзистора, второй резистор, включенный в базовую цепь первого транзистора, третий резистор, соединенный первый выводом с шиной источника питани , отличающеес  тем, что, с целью расширени  функциональных возможностей, в него введены четыре диода и прибор с Sобразной вольт-амперной характеристикой , например динистор, первый вывод которого соединен с вторлм выводом третьего резистора, через первый диод с коллектором второго транзис ,то1эа и через второй диод с клеммой

   первого выхода, а второй вывод соединен с коллектором первого транзистора , через третий диод с эмиттером первого транзистора и с первым ; выводом конденсатора, второй вывод которого соединен с клеммой второго выхода, а база первого транзистора соединена через четвертый диод с клеммой управл ющего сигнала.

   Источники информации,

   прин тые во внимание при экспертизе 1. Самойлов Л.К. Задержка информации в дискретной технике. - Сов,радио . М., 1973, с. 83, рис. 3,15.
2. 2. Там же, с. 85, рис. 3.16 (прототип ).

   Т- -н

   Г

   П